JPH10278390A - プリンタ装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＦＩＦＯメモリ内のデータを確実にプリント
処理できるとともに、ソフトウェアの負荷を軽減し、高
速なプリント処理が可能なプリンタ装置を提供する。 【解決手段】 タイマ回路３３には、ホスト装置がＦＩ
ＦＯメモリ２１へデータを書き込む際のストローブ信
号、および、プリント処理部のＣＰＵがＦＩＦＯメモリ
２１のデータを読み出す際のリード信号がＯＲ回路３４
を介して入力され、タイマが起動される。設定時間が経
過すると、タイマ回路３３はＣＰＵに対してＦＩＦＯタ
イムアウト割り込みを発する。その際にタイマ回路３３
から出力されるＦＩＦＯタイムアウト割り込み信号をＯ
Ｒ回路３４を介してタイマ回路３３に入力し、タイマを
再起動する。ＦＩＦＯメモリ２１に対する読み書きがな
く、設定時間以上経過後も、設定時間ごとにＦＩＦＯタ
イムアウト割り込みが発生し、ＦＩＦＯメモリ２１から
のデータ転送を行なうことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ホスト装置からの
データをＦＩＦＯメモリで受信し、ＦＩＦＯメモリから
内部の受信バッファへのデータを転送するプリンタ装置
に関するものである。

【０００２】

【従来の技術】近年、ホスト装置とプリンタ装置間のデ
ータ転送速度の高速化のために、プリンタ装置のデータ
受信部に受信バッファとは別にＦＩＦＯメモリを設ける
ことが一般的になっている。このようなプリンタ装置に
おいては、ＦＩＦＯメモリに一定数以上のデータが蓄積
された時点で受信バッファにデータをブロック転送す
る。これによって、データを受信するたびにソフトウェ
アが受信処理を行なう場合に比べ、受信処理を簡略化し
て高速なデータ転送を実現することができる。

【０００３】ＦＩＦＯメモリから受信バッファへの受信
データの転送は、ＦＩＦＯメモリに一定数以上のデータ
が蓄積された時に、例えば、プリンタ装置内のＣＰＵ
（以下、プリンタＣＰＵと呼ぶ）に対して割り込み信号
を発生したり、あるいは、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅ
ｍｏｒｙ Ａｃｃｅｓｓ）転送要求信号を発生してＤＭ
Ａコントローラを起動し、ブロック転送を行なってい
る。しかし、ＦＩＦＯメモリ内のデータ数が一定数に達
する前に、印字データの後端に到達するなどしてホスト
装置からのデータ転送が終了すると、ブロック転送を要
求するプリンタＣＰＵへの割り込み信号またはＤＭＡコ
ントローラの起動信号が発生せず、一定数未満のデータ
がＦＩＦＯメモリ内に残り、データの取りこぼしが発生
する。この問題を解決するために、例えば特開平３−２
０８１２１号公報では、ＦＩＦＯメモリに一定時間（以
下、ＦＩＦＯタイムアウト時間と呼ぶ）以上、ホスト装
置からデータ転送がなかった場合に、プリンタＣＰＵに
対してＦＩＦＯメモリからのデータ読み出しを促す割り
込み（以下、ＦＩＦＯタイムアウト割り込みと呼ぶ）信
号を発生し、ＦＩＦＯメモリ内に残留しているデータを
受信バッファへ転送している。

【０００４】また近年、高速データ転送が可能なインタ
フェース規格の出現や、ホスト装置とプリンタ装置間の
ハンドシェイク制御のハードウェア化などにより、ホス
ト装置からのデータ転送速度の高速化が図られている。
そのため、プリンタ装置において処理に時間を要する印
字データが転送された場合、プリンタ装置における印字
データの処理速度がホスト装置とプリンタ装置間のデー
タ転送速度を下回り、ＦＩＦＯメモリからのデータを一
時保管する受信バッファが満杯の状態が発生し、ＦＩＦ
Ｏメモリ内のデータを受信バッファへ転送できなくなる
場合がある。この場合、ＦＩＦＯメモリが満杯になるま
ではホスト装置からのデータを受信することができる。
この間、ＦＩＦＯメモリ内のデータ量が一定数となると
割り込みやＤＭＡ転送要求等が発生するが、受信バッフ
ァの空きが無ければデータ転送を行なわずに転送処理を
終了する。ＦＩＦＯメモリも満杯になるとプリンタ装置
はホスト装置からデータを受信することができなくな
る。プリンタ装置は、ホスト装置との通信方式に従っ
て、ホスト装置からのデータの送出を停止させる。

【０００５】プリンタ装置内では、ＦＩＦＯメモリが満
杯となってホスト装置からのデータの送出が停止した状
態が一定時間以上続くと、上述のＦＩＦＯタイムアウト
割り込みが発生する。このとき、受信バッファに空きが
できていれば、ＦＩＦＯメモリ内のデータを受信バッフ
ァに転送して、再びホスト装置からのデータ転送を受け
ることができる。しかし、多くの場合には、ＦＩＦＯタ
イムアウト割り込みが発生した時点でも受信バッファは
満杯の状態である。このような状態に陥ると、ＦＩＦＯ
メモリ内のデータ数に変化が生じないため、ＦＩＦＯメ
モリからのブロック転送を要求する割り込み信号やＤＭ
Ａコントローラの起動信号は発生しない。さらに、上述
の特開平３−２０８１２１号公報における構成では、一
度ＦＩＦＯタイムアウト割り込みが発生すると、次にホ
スト装置からＦＩＦＯメモリへの書き込みがないとＦＩ
ＦＯタイムアウト割り込みは発生しないので、ＦＩＦＯ
メモリへのアクセスを要求する割り込み信号が発生しな
くなる。したがって、プリンタＣＰＵによる処理が進ん
で受信バッファに空きが生じ、データを受け付けること
ができるようになり、ＦＩＦＯメモリからデータを読み
出すことが可能となった後も、ＦＩＦＯメモリ内のデー
タを受信バッファに転送するための割り込みやＤＭＡコ
ントローラの起動信号が発生せず、ＦＩＦＯメモリから
データを読み出すことができなくなるという問題があっ
た。

【０００６】この問題を解決する一つの方法として、Ｆ
ＩＦＯタイムアウト割り込みが発生した時に受信バッフ
ァが満杯であると、プリンタＣＰＵはＦＩＦＯメモリへ
のアクセスのきっかけを得るためにソフトウェアにより
タイマを起動して、一定時間が経過すると受信バッファ
のステータスの確認を行ない、受信バッファがデータ受
入可能となった時点でデータをＦＩＦＯメモリから読み
出す方法がある。

【０００７】図５は、従来のプリンタ装置におけるＦＩ
ＦＯタイムアウト発生時の割り込み処理の一例を示すフ
ローチャートである。ＦＩＦＯタイムアウト割り込みが
発生した場合、プリンタＣＰＵで実行されるソフトウェ
アは、例えば図５に示すように、まずＳ４１において受
信バッファが満杯か否かを判定し、空きがあればＳ４２
においてＦＩＦＯメモリ内のデータを受信バッファに転
送する。もし受信バッファが満杯の場合には、Ｓ４３に
おいて、タイマを起動して一定時間後にＦＩＦＯタイム
アウト割り込みがかかるように設定し、割り込み処理を
終了する。一定時間経過後、再びＦＩＦＯタイムアウト
割り込みが発生し、図５に示す処理が実行される。これ
によって、受信バッファが満杯の状態の間は一定時間ご
とに受信バッファの状態を監視し、受信バッファに空き
が発生していたらＦＩＦＯメモリ内のデータを受信バッ
ファへ転送することができる。そのため、ＦＩＦＯメモ
リからデータを読み出すことができなくなるということ
はない。

【０００８】しかし、このようなソフトウェアによって
タイマを起動する方法の場合、タイマを起動する処理に
よりソフトウェアの負荷が増大し、割り込み処理の時間
が長くなって他の処理を圧迫し、プリンタ装置の印刷時
間の増大を招くという問題がある。

【０００９】

【発明が解決しようとする課題】本発明は、上述した事
情に鑑みてなされたもので、ＦＩＦＯメモリ内のデータ
を確実にプリント処理できるとともに、ソフトウェアの
負荷を軽減し、高速なプリント処理が可能なプリンタ装
置を提供することを目的とするものである。

【００１０】

【課題を解決するための手段】本発明は、ホスト装置か
らのデータをＦＩＦＯメモリを介してプリント処理部で
受け取り、プリントを行なうプリント装置において、タ
イマは、ホスト装置からＦＩＦＯメモリへの書き込み時
に起動され、所定時間経過後にプリント処理部に対して
タイムアウト信号を発するので、ＦＩＦＯメモリ内にデ
ータが存在する状態で所定時間以上ホスト装置からＦＩ
ＦＯメモリに対してデータの書き込みがない場合にタイ
ムアウト信号が出力されてプリント処理部が起動され
る。そのため、ＦＩＦＯメモリ内に所定数未満のデータ
が残っている場合でも、ＦＩＦＯメモリ内のデータを取
りこぼすことなく、確実にプリント処理部で処理するこ
とができる。また、本発明では、タイマは自己が発する
タイムアウト信号で再起動するので、ＦＩＦＯメモリが
満杯であり、タイムアウト信号発生時までにＦＩＦＯメ
モリ内のデータをプリント処理部が読み出せない状態で
あっても、タイムアウト信号発生後に自動的にタイマが
起動される。そのため、ホスト装置からＦＩＦＯメモリ
に対してデータの書き込みがなくても、繰り返しタイム
アウト信号が発せられる。従って、例えばタイムアウト
信号によって割り込み処理を行なう場合、割り込み処理
のためのソフトウェアはタイムアウト信号による割り込
みのたびにＦＩＦＯメモリの読み出しが可能か否かの判
断を行ない、可能な場合だけＦＩＦＯメモリから受信バ
ッファへデータ転送を行なえばよく、従来に比べてソフ
トウェアの負荷が軽減される。そのため、多くをソフト
ウェアで行なっているプリント処理を高速化し、高速な
プリンタ装置を実現することができる。

【００１１】さらに、タイマが起動されてからタイムア
ウト信号を発するまでの所定時間を可変とすることによ
り、例えばＦＩＦＯメモリからのデータ取りこぼしを防
ぐためのタイムアウト信号は短時間で発生し、その後の
ＦＩＦＯメモリの読み出しが可能か否かを確認するため
のタイムアウト信号は、ある程度の時間が経ってから発
生させるというように、タイムアウト信号を発生させる
時間間隔を最適化することができる。

【００１２】

【発明の実施の形態】図２は、本発明のプリンタ装置の
実施の一形態を示すブロック構成図である。図中、１は
ホスト装置、２はプリンタ装置、３はプリント処理部、
４はホストインタフェース、１１はＣＰＵ、１２はプロ
グラムＲＯＭ、１３はフォントＲＯＭ、１４はＲＡＭ、
１５は操作パネル、１６はパネルインタフェース、１７
はプリンタエンジン、１８はエンジンインタフェース、
１９はバス、２０は受信バッファである。プリンタ装置
２には、ホスト装置１が直接あるいは間接的に接続され
ている。ホスト装置１とプリンタ装置２の間を直接接続
するためのインタフェースとしては、パーソナルコンピ
ュータ、ワークステーション、ワードプロセッサなどと
直接１対１に接続するもの、例えば、ＳＣＳＩ、ＩＥＥ
Ｅ１２８４、ＩＥＥＥ１３９４、ＵＳＢなどがある。ま
た、間接的に接続するためのインタフェースとしては、
例えばＥｔｈｅｒｎｅｔなどのネットワークを介して接
続するものがある。

【００１３】プリンタ装置２は、ホストインタフェース
３及びプリント処理部４を有している。ホストインタフ
ェース３は、ホスト装置１とデータや制御コマンドなど
のやり取りを行なうとともに、ホスト装置１から送られ
てきたデータをプリント処理部４へ受け渡す。

【００１４】プリント処理部４は、ＣＰＵ１１、プログ
ラムＲＯＭ１２、フォントＲＯＭ１３、ＲＡＭ１４、パ
ネルインタフェース１６、エンジンインタフェース１８
を有し、これらの構成ブロックをアドレス線、データ
線、制御線からなるバス１９で接続している。また、パ
ネルインタフェース１６には操作パネル１５が、エンジ
ンインタフェース１８にはプリンタエンジン１７がそれ
ぞれ接続されている。

【００１５】ＣＰＵ１１は、プログラムＲＯＭ１２内の
プログラムに従って動作し、プリンタ装置２内の動作を
制御する。特に、ＣＰＵ１１はホストインタフェース３
が受信したデータをＲＡＭ１４へ転送するとともに、デ
ータを解析し、フォントＲＯＭ１３を用いるなどしてプ
リントイメージを生成し、エンジンインタフェース１８
を介してプリンタエンジン１７に生成したイメージをプ
リントさせる。プログラムＲＯＭ１２は、ＣＰＵ１１の
動作を規定したプログラムが格納されている。フォント
ＲＯＭ１３には、文字コードに対応した文字イメージを
プリントするための文字イメージそのものあるいは文字
の外郭をベクトル化したアウトラインデータ等が格納さ
れている。ＲＡＭ１４は、ＣＰＵ１１の作業用に主に用
いられる。特にホスト装置１から送られてきたデータを
格納する受信バッファ２０の領域が、このＲＡＭ１４内
に確保されている。また、プリントされるまでの各段階
のイメージデータなども格納される。

【００１６】操作パネル１５は、ユーザからの指示を受
け付けるとともに、ユーザに対するメッセージや状態の
表示などを行なう。パネルインタフェース１６は、操作
パネル１５をバス１９に接続する。プリンタエンジン１
７は、実際にプリントを行なう。エンジンインタフェー
ス１８は、プリンタエンジン１７をバス１９に接続す
る。

【００１７】図３は、ホストインタフェース３の一例を
示すブロック構成図である。図中、２１はＦＩＦＯメモ
リ、２２はハンドシェイクコントローラ、２３は割り込
みコントローラである。ＦＩＦＯメモリ２１は、ホスト
装置１から送られてくるデータを一時保持するためのメ
モリである。ハンドシェイクコントローラ２２は、ホス
ト装置１に対応したインタフェース規格を満足し、ホス
ト装置１とハンドシェイクを行ない、ホスト装置１から
のデータをＦＩＦＯメモリ２１内に書き込む。

【００１８】割り込みコントローラ２３は、ＦＩＦＯメ
モリ２１内のデータ数を監視し、データ数が設定値にな
ると、ＦＩＦＯメモリ２１からのデータ転送を要求する
割り込み信号をＣＰＵ１１に対して発する。また、ＦＩ
ＦＯメモリ２１に対するホスト装置１からのデータの書
き込み、および、ＦＩＦＯメモリ２１からのデータ読み
出しが一定時間以上ない場合には、ＦＩＦＯタイムアウ
ト割り込み信号を発生する。これらの割り込み信号によ
り、ＣＰＵ１１に対してＦＩＦＯメモリ２１内のデータ
をＲＡＭ１４内に確保された受信バッファ２０に転送す
るように促す。

【００１９】図１は、割り込みコントローラ２３の一例
を示すブロック構成図である。図中、３１はＦＩＦＯデ
ータカウンタ、３２はコンパレータ、３３はタイマ回
路、３４はＯＲ回路である。ＦＩＦＯデータカウンタ３
１は、ホスト装置１からのストローブ信号ごとにカウン
トアップし、ＣＰＵ１１からのリード信号ごとにカウン
トダウンし、ＦＩＦＯメモリ２１内のデータ数を計数す
る。コンパレータ３２は、ＣＰＵ１１からのデータ及び
ライト信号によって設定値を記憶し、記憶している設定
値とＦＩＦＯデータカウンタ３１の値が等しくなった時
にＣＰＵ１１に対して割り込み信号を発生し、ＦＩＦＯ
メモリ２１からのデータの読み出しを促す。

【００２０】タイマ回路３３は、ＣＰＵ１１からのデー
タ及びライト信号によって設定値を記憶し、ＯＲ回路３
４を介して、ホスト装置１からのストローブ信号、ＣＰ
Ｕ１１からのリード信号、もしくは自身が出力するＦＩ
ＦＯタイムアウト割り込み信号のいずれかにより時間計
測を開始する。そして、計測値が設定値に到達すると、
ＦＩＦＯタイムアウト割り込み信号を発生する。発生し
たＦＩＦＯタイムアウト割り込み信号は、ＯＲ回路３４
に入力され、タイマ回路３３の時間計測を再び開始させ
る。これによって、ＦＩＦＯタイムアウト割り込み信号
は、ＣＰＵ１１によって設定されている設定時間ごと
に、繰り返し発生する。

【００２１】次に本発明のプリンタ装置の実施の一形態
における動作の一例を説明する。割り込みコントローラ
２３内のコンパレータ３２及びタイマ回路３３には、Ｃ
ＰＵ１１によって設定値が書き込まれている。

【００２２】ホスト装置１からプリンタ装置２にデータ
を転送する場合、ホスト装置１はデータ線上にデータを
セットし、ストローブ信号を発する。ハンドシェイクコ
ントローラ２２は、ホスト装置１からのストローブ信号
に応じてデータ線上のデータをＦＩＦＯメモリ２１に取
り込み、ホスト装置１に対して必要なハンドシェイクを
返す。このときのストローブ信号は割り込みコントロー
ラ２３およびＯＲ回路３４にも入力される。

【００２３】割り込みコントローラ２３内のＦＩＦＯデ
ータカウンタ３１は、ストローブ信号の入力によってカ
ウントアップする。ＦＩＦＯデータカウンタ３１のカウ
ント値はコンパレータ３２において設定値と比較され
る。カウント値すなわちＦＩＦＯメモリ２１内のデータ
数が設定値と等しくなった時、コンパレータ３２はＣＰ
Ｕ１１に対して割り込み信号を発し、ＦＩＦＯメモリ２
１から受信バッファ２０へのデータの転送を要求する。

【００２４】ホスト装置１からＦＩＦＯメモリ２１にデ
ータを転送したときにストローブ信号がＯＲ回路３４に
入力され、これによってタイマ回路３３が起動される。
ＦＩＦＯメモリ２１内のデータ数が設定値に達する前
に、印字データの後端に達してホスト装置１からデータ
が送られなくなった場合、コンパレータ３２からの割り
込み信号は発生しないが、ＦＩＦＯメモリ２１へのデー
タ書き込み後、設定時間経過後にタイマ回路３３からＦ
ＩＦＯタイムアウト割り込みをＣＰＵ１１に対して発す
る。これによってホスト装置１から送られてきたデータ
がＦＩＦＯメモリ２１内に取り残されることなく、デー
タの後端まで受信バッファ２０に転送することができ
る。

【００２５】図４は、本発明のプリンタ装置の実施の一
形態におけるＦＩＦＯタイムアウト発生時の割り込み処
理の一例を示すフローチャートである。ＣＰＵ１１は、
割り込みコントローラ２３からＦＩＦＯタイムアウト割
り込みを受けると、まずＳ４１において受信バッファ２
０が満杯か否かを判定し、空きがあればＳ４２において
ＦＩＦＯメモリ２１からデータを読み出して受信バッフ
ァ２０へ転送する。この転送は、ＦＩＦＯメモリ２１内
のデータがなくなるか、あるいは受信バッファ２０が満
杯になるまで行なわれる。ＦＩＦＯメモリ２１からデー
タを読み出す際には、ＦＩＦＯメモリ２１に対してリー
ド信号を送る。このリード信号は割り込みコントローラ
２３のＦＩＦＯデータカウンタ３１にも入力され、ＦＩ
ＦＯデータカウンタ３１のダウンカウントに用いられ
る。それとともに、リード信号はＯＲ回路３４にも入力
され、タイマ回路３３を起動する。これによって、受信
バッファ２０が満杯で転送を打ち切る場合、設定時間後
に再びＦＩＦＯタイムアウト割り込みを発生させること
ができる。

【００２６】ＦＩＦＯタイムアウト割り込みが発生した
が、Ｓ４１において受信バッファ２０が満杯と判定さ
れ、ＦＩＦＯメモリ２１からの転送を行なうことができ
ない場合、ＣＰＵ１１はＦＩＦＯメモリ２１からデータ
を読み出さずにそのまま割り込みを解除して処理を終了
する。しかし、ＦＩＦＯタイムアウト割り込み信号がＯ
Ｒ回路３４を介してタイマ回路３３に入力されており、
ＦＩＦＯタイムアウト割り込みと同時にタイマ回路３３
はリセットされて新たに時間計測を開始する。そして、
さらに一定時間以上ＦＩＦＯメモリ２１に対するホスト
装置１からのデータの書き込み、及び、ＣＰＵ１１から
のＦＩＦＯメモリ２１内のデータの読み出しがなく、タ
イマ回路３３の時間計測値が設定値に達すると、再びＦ
ＩＦＯタイムアウト割り込みを発生する。再びＣＰＵ１
１は、図４に示したフローチャートに従って受信バッフ
ァ２０の状態を確認し、受信バッファ２０に空きがある
時は、ＦＩＦＯメモリ２１からデータを読み出して受信
バッファ２０に転送し、受信バッファ２０が満杯である
時、ＣＰＵ１１はＦＩＦＯメモリ２１からデータを読み
出さずに、割り込みを解除して処理を終了する。以下、
受信バッファ２０に空きができるまで、このような動作
を繰り返すことになる。なお、コンパレータ３２におい
てＦＩＦＯメモリ２１内のデータ数が所定値となって割
り込みが発生した場合も、ＣＰＵ１１は図４に示した処
理と同様の処理を行なうことができる。

【００２７】受信バッファ２０が満杯の状態でも、ホス
ト装置１からのデータの転送が続いている間は、ホスト
装置１からのストローブ信号がＯＲ回路３４を介してタ
イマ回路３３に入力され、タイマ回路３３のリセット及
び時間計測を開始させるので、ＦＩＦＯタイムアウト割
り込みは発生しない。ＦＩＦＯメモリ２１内のデータ数
が所定値となった時点でコンパレータ３２から割り込み
信号が出力され、ＣＰＵ１１に割り込みがかかるが、こ
の場合も図４と同様の処理によって、受信バッファ２０
の状態を確認し、受信バッファ２０に空きがある時はＦ
ＩＦＯメモリ２１からデータを読み出して受信バッファ
２０に転送し、受信バッファ２０が満杯である時は処理
を終了する。受信バッファ２０が満杯の状態でさらにホ
スト装置１からのデータ転送が続き、ＦＩＦＯメモリ２
１も満杯となると、ハンドシェイクコントローラ２２は
ホスト装置１に対してデータの転送を停止させる。デー
タ転送が停止する直前にＦＩＦＯメモリ２１にデータを
書き込んだ際のストローブ信号でタイマ３３が起動して
おり、データ転送停止後、設定時間後にＦＩＦＯタイム
アウト割り込みが発生する。これによって上述の図４に
示した処理が実行される。この時点でまだ受信バッファ
２０が満杯の状態の場合には、ＦＩＦＯタイムアウト割
り込みによってタイマ回路３３が起動され、受信バッフ
ァ２０に空きができるまで設定時間ごとにＦＩＦＯタイ
ムアウト割り込みが発生することになる。

【００２８】このような動作によって、受信バッファ２
０が満杯になり、その状態のままＦＩＦＯメモリ２１内
のデータ数が所定値になっても転送できず、さらにＦＩ
ＦＯメモリ２１が満杯となって所定時間経過後にＦＩＦ
Ｏタイムアウト割り込みが発生しても転送できない場合
であっても、本発明ではＦＩＦＯタイムアウト割り込み
信号によって再びタイマ回路３３を起動するので、繰り
返しＣＰＵ１１に対してＦＩＦＯタイムアウト割り込み
がかかり、受信バッファ２０に空きができた時点で転送
を開始することができる。また、このときのＣＰＵ１１
の動作は、図４に示すように、従来の図５に示す処理に
比べてソフトウェアによってタイマを起動する処理が不
要である。そのため、ソフトウェアの負荷を軽減するこ
とができる。ＣＰＵ１１は、負荷が軽減された分だけ、
データの解析やイメージ化およびイメージ処理等を行な
うことができ、受信バッファ２０が満杯になっている時
間を短縮することができる。これによってホスト装置１
との間での転送を停止する時間を短縮して、全体の転送
速度を向上させることができる。あるいは、ソフトウェ
アの負荷が軽減された分だけ、より複雑な画像処理等を
行なうことも可能となる。

【００２９】上述の例では、タイマ回路３３にはＣＰＵ
１１から予め設定値を書き込んでおいたが、これに限ら
ず、任意のタイミングで設定値を書き換えることもでき
る。例えば、ホスト装置１からＦＩＦＯメモリ２１に書
き込むデータがなくなったとき、あるいは、ＣＰＵ１１
によるＦＩＦＯメモリ２１からのデータの読み出しがな
くなったときに、最初のＦＩＦＯタイムアウト割り込み
までの設定時間は短く、ＦＩＦＯタイムアウト割り込み
後に次のＦＩＦＯタイムアウト割り込みまでの設定時間
は長くなるように設定することもできる。このようなタ
イマ回路３３の設定は、例えば図４のＳ４１で受信バッ
ファ２０が満杯の場合にタイマ回路３３へ設定値をデー
タとして与えるとともにライト信号を与えることによっ
て行なうことができる。このように、タイマ回路３３に
設定する設定値を制御し、最適化することによって、例
えば受信バッファ２０が満杯で、ＣＰＵ１１によるデー
タ処理が追いつかない状況では、なるべくＦＩＦＯタイ
ムアウト割り込みを少なくしてＣＰＵ１１の処理を優先
して全体の処理効率を向上させ、ひいては全体のデータ
転送速度を向上させることができる。また、データの終
端などでデータの取りこぼしを防ぐ場合には、なるべく
早くＦＩＦＯタイムアウト割り込みをかけることによっ
て、転送終了までに要する時間を短縮することができ、
全体としてデータ転送速度を向上させることができる。

【００３０】上述の例ではＣＰＵ１１がＦＩＦＯメモリ
２１から受信バッファ２０へのデータ転送を行なう例を
示したが、例えばＤＭＡによってデータ転送を行なう場
合も同様である。

【００３１】

【発明の効果】以上の説明から明らかなように、本発明
によれば、ＦＩＦＯメモリに所定数のデータが蓄積され
た場合及びＦＩＦＯメモリに少なくともデータの書き込
みがなされなくなって所定時間経過後にプリント処理部
に割り込みをかけるとともに、ＦＩＦＯメモリに少なく
ともデータの書き込みがなされなくなって所定時間経過
後のＦＩＦＯタイムアウト割り込み信号でタイマを再起
動するので、受信バッファ及びＦＩＦＯメモリが満杯の
状態でＦＩＦＯメモリへの書き込みがない状態であって
も、所定時間ごとにプリント処理部に割り込みがかか
り、受信バッファが空いたらばデータの転送を開始する
ことができる。

【００３２】また、タイマの再起動はＦＩＦＯタイムア
ウト割り込み信号を用いて行なうので、ソフトウェアで
タイマを再起動する必要がなく、ソフトウェアの負荷を
軽減することができる。これにより、ホスト装置とプリ
ンタ装置の間の通信に関するソフトウェアの負荷が減少
した分だけ、プリント処理を行なうことができ、プリン
ト速度を向上させることができる。あるいは、ソフトウ
ェアの負荷が軽減された分だけ、画像処理等にソフトウ
ェアの負荷を割り振ることができ、より複雑な画像処理
を行なうことも可能となる。

【００３３】さらに、ＦＩＦＯタイムアウト割り込みが
発生するまでのタイマに設定する時間を可変とすること
により、ＦＩＦＯタイムアウト割り込みの発生する間隔
を最適化することができ、これにより全体のデータ転送
速度を高速化することが可能であるという効果がある。

【図面の簡単な説明】

【図１】 本発明のプリンタ装置の実施の一形態におけ
る割り込みコントローラ２３の一例を示すブロック構成
図である。

【図２】 本発明のプリンタ装置の実施の一形態を示す
ブロック構成図である。

【図３】 本発明のプリンタ装置の実施の一形態におけ
るホストインタフェース３の一例を示すブロック構成図
である。

【図４】 本発明のプリンタ装置の実施の一形態におけ
るＦＩＦＯタイムアウト発生時の割り込み処理の一例を
示すフローチャートである。

【図５】 従来のプリンタ装置におけるＦＩＦＯタイム
アウト発生時の割り込み処理の一例を示すフローチャー
トである。

【符号の説明】

１…ホスト装置、２…プリンタ装置、３…プリント処理
部、４…ホストインタフェース、１１…ＣＰＵ、１２…
プログラムＲＯＭ、１３…フォントＲＯＭ、１４…ＲＡ
Ｍ、１５…操作パネル、１６…パネルインタフェース、
１７…プリンタエンジン、１８…エンジンインタフェー
ス、１９…バス、２０…受信バッファ、２１…ＦＩＦＯ
メモリ、２２…ハンドシェイクコントローラ、２３…割
り込みコントローラ、３１…ＦＩＦＯデータカウンタ、
３２…コンパレータ、３３…タイマ回路、３４…ＯＲ回
路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ホスト装置から送られてくるデータに従
   ってプリントを行なうプリンタ装置において、前記ホス
   ト装置からのデータを受信して保持するＦＩＦＯメモリ
   と、前記ＦＩＦＯメモリからデータを読み出し該データ
   に従ってプリントを行なうプリント処理部と、少なくと
   も前記ホスト装置から前記ＦＩＦＯメモリへの書き込み
   時に起動され所定時間経過後に前記プリント処理部に対
   してタイムアウト信号を発するタイマを有し、前記タイ
   マは、前記タイムアウト信号によって再起動されること
   を特徴とするプリンタ装置。
2. 【請求項２】 前記タイマにおいて、起動されてから前
   記タイムアウト信号を発するまでの所定時間が可変であ
   ることを特徴とする請求項１に記載のプリンタ装置。