JPH1027802A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1027802A JPH1027802A JP18211496A JP18211496A JPH1027802A JP H1027802 A JPH1027802 A JP H1027802A JP 18211496 A JP18211496 A JP 18211496A JP 18211496 A JP18211496 A JP 18211496A JP H1027802 A JPH1027802 A JP H1027802A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrodes
- electrode
- light
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置のガラス基板上に駆動用の半導
体チップが直接搭載されてなるＣＯＧ型の液晶表示装置
に搭載するチップの製造方法の改善に関する。 【解決手段】 回路素子が形成された活性領域AA及び回
路素子と電気的に接続された電極2A，2Bを表面に有する
半導体基板１上にパッシベーション膜５を形成し、電極
2A，2Bの形成領域のパッシベーション膜５に開口を形成
して電極2A，2Bを露出し、電極2A，2B上に、これと電気
的に接続するバッファメタル3A，3Bを選択形成し、全面
に顔料分散型の着色レジスト膜６を形成し、これを露光
・現像して開口を形成してバッファメタル3A，3Bを露出
し、着色レジスト膜６をマスクにして、バッファメタル
3A，3Bの形成領域に、これと電気的に接続されたバンプ
電極4A，4Bを選択的に形成すること。
体チップが直接搭載されてなるＣＯＧ型の液晶表示装置
に搭載するチップの製造方法の改善に関する。 【解決手段】 回路素子が形成された活性領域AA及び回
路素子と電気的に接続された電極2A，2Bを表面に有する
半導体基板１上にパッシベーション膜５を形成し、電極
2A，2Bの形成領域のパッシベーション膜５に開口を形成
して電極2A，2Bを露出し、電極2A，2B上に、これと電気
的に接続するバッファメタル3A，3Bを選択形成し、全面
に顔料分散型の着色レジスト膜６を形成し、これを露光
・現像して開口を形成してバッファメタル3A，3Bを露出
し、着色レジスト膜６をマスクにして、バッファメタル
3A，3Bの形成領域に、これと電気的に接続されたバンプ
電極4A，4Bを選択的に形成すること。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、更に詳しく言えば、液晶表示装置のガラス基
板上に駆動用の半導体チップが直接搭載されてなるＣＯ
Ｇ（Chip On Glass）型の液晶表示装置に搭載するチッ
プの製造方法の改善に関する。
法に関し、更に詳しく言えば、液晶表示装置のガラス基
板上に駆動用の半導体チップが直接搭載されてなるＣＯ
Ｇ（Chip On Glass）型の液晶表示装置に搭載するチッ
プの製造方法の改善に関する。
【０００２】
【従来の技術】以下で、従来例に係る半導体装置の製造
方法について図面を参照しながら説明する。この半導体
装置は、いわゆるフェイスダウン型ＣＯＧ（Chip On Gl
ass）用のチップであって、液晶表示装置の透明基板上
に直接搭載される目的のものである。
方法について図面を参照しながら説明する。この半導体
装置は、いわゆるフェイスダウン型ＣＯＧ（Chip On Gl
ass）用のチップであって、液晶表示装置の透明基板上
に直接搭載される目的のものである。
【０００３】このチップは、図６に示すように、シリコ
ン基板（１１）上に、駆動回路を構成する所定の回路素
子を有する活性領域（ＡＡ）が設けられ、シリコン基板
（１１）上の一部領域に引出電極となるアルミ電極（１
２Ａ，１２Ｂ）が形成され、アルミ電極（１２Ａ，１２
Ｂ）上に、アルミと金との密着性を良くするためのバッ
ファメタル（１３Ａ，１３Ｂ）を介して金などからなる
バンプ電極（１４Ａ，１４Ｂ）が形成されており、アル
ミ電極（１２Ａ，１２Ｂ），バッファメタル（１３Ａ，
１３Ｂ）及びバンプ電極（１４Ａ，１４Ｂ）の形成領域
以外の領域に、酸化膜などからなるパッシベーション膜
（１５）が選択形成されて成る。
ン基板（１１）上に、駆動回路を構成する所定の回路素
子を有する活性領域（ＡＡ）が設けられ、シリコン基板
（１１）上の一部領域に引出電極となるアルミ電極（１
２Ａ，１２Ｂ）が形成され、アルミ電極（１２Ａ，１２
Ｂ）上に、アルミと金との密着性を良くするためのバッ
ファメタル（１３Ａ，１３Ｂ）を介して金などからなる
バンプ電極（１４Ａ，１４Ｂ）が形成されており、アル
ミ電極（１２Ａ，１２Ｂ），バッファメタル（１３Ａ，
１３Ｂ）及びバンプ電極（１４Ａ，１４Ｂ）の形成領域
以外の領域に、酸化膜などからなるパッシベーション膜
（１５）が選択形成されて成る。
【０００４】以下でこのチップの製造方法について図７
〜図９を参照しながら説明する。まず、不図示の回路素
子が活性領域（ＡＡ）上に形成され、アルミ電極（１２
Ａ）が所定の領域が形成された半導体基板（１１）上
に、SiO2などからなるパッシベーション膜（１５）を形
成した後にパターニングしてアルミ電極（１２Ａ）を露
出したのちに、図７に示すように全面にバッファメタル
（１３）を形成する。
〜図９を参照しながら説明する。まず、不図示の回路素
子が活性領域（ＡＡ）上に形成され、アルミ電極（１２
Ａ）が所定の領域が形成された半導体基板（１１）上
に、SiO2などからなるパッシベーション膜（１５）を形
成した後にパターニングしてアルミ電極（１２Ａ）を露
出したのちに、図７に示すように全面にバッファメタル
（１３）を形成する。
【０００５】次に、全面にフォトレジストを塗布し、フ
ォトリソグラフィ法により、バンプを形成する領域すな
わちアルミ電極（１２Ａ）の形成領域に開口を形成して
レジスト膜（１６）を形成したのちに、図８に示すよう
に無電解めっきなどにより金からなるバンプ電極（１４
Ａ）を選択的に形成する。次いで、レジスト膜（１６）
を除去し、バンプ電極をマスクとしてバッファ層をエッ
チングする。また、バンプ電極（１４Ａ）の形成領域に
新たなレジスト膜（不図示）をフォトリソグラフィ法に
よって選択形成したのちに、これをマスクにしてバッフ
ァメタル（１３）をエッチング・除去し、図９に示すよ
うにバンプ電極（１６）の形成領域にバッファメタル
（１３Ａ）を選択形成する事もできる。これにより図６
に示すようなチップが完成する。
ォトリソグラフィ法により、バンプを形成する領域すな
わちアルミ電極（１２Ａ）の形成領域に開口を形成して
レジスト膜（１６）を形成したのちに、図８に示すよう
に無電解めっきなどにより金からなるバンプ電極（１４
Ａ）を選択的に形成する。次いで、レジスト膜（１６）
を除去し、バンプ電極をマスクとしてバッファ層をエッ
チングする。また、バンプ電極（１４Ａ）の形成領域に
新たなレジスト膜（不図示）をフォトリソグラフィ法に
よって選択形成したのちに、これをマスクにしてバッフ
ァメタル（１３）をエッチング・除去し、図９に示すよ
うにバンプ電極（１６）の形成領域にバッファメタル
（１３Ａ）を選択形成する事もできる。これにより図６
に示すようなチップが完成する。
【０００６】次に、上述の図６に示すチップが直接搭載
された液晶表示装置について図１０を参照しながら説明
する。この液晶表示装置は図１０に示すように、透明電
極（１７Ａ，１７Ｂ）や不図示の配向膜が上面に形成さ
れた第１の透明基板（１７）上に、透明電極（１８Ａ）
や不図示の配向膜が表面に形成された第２の透明基板
（１８）が対向して形成され、両者がシール材（２０）
で固着され、その間に液晶層（ＬＣ）が封入され、背面
にバックライト（１９）が形成されて成る液晶表示パネ
ルに、図５に示すようなチップが搭載されて成る。
された液晶表示装置について図１０を参照しながら説明
する。この液晶表示装置は図１０に示すように、透明電
極（１７Ａ，１７Ｂ）や不図示の配向膜が上面に形成さ
れた第１の透明基板（１７）上に、透明電極（１８Ａ）
や不図示の配向膜が表面に形成された第２の透明基板
（１８）が対向して形成され、両者がシール材（２０）
で固着され、その間に液晶層（ＬＣ）が封入され、背面
にバックライト（１９）が形成されて成る液晶表示パネ
ルに、図５に示すようなチップが搭載されて成る。
【０００７】この液晶表示パネルには外部の駆動回路と
のコンタクトをとるための透明電極（１７Ａ，１７Ｂ）
が第１の透明基板（１７）上に形成されており、これら
を被覆するように異方性導電膜（ＣＦ）が選択形成され
ている。チップはこの異方性導電膜（ＣＦ）上に熱圧着
で固着され、かつバンプ電極（１４Ａ，１４Ｂ）と透明
電極（１７Ａ，１７Ｂ）とのコンタクトがとられてい
る。
のコンタクトをとるための透明電極（１７Ａ，１７Ｂ）
が第１の透明基板（１７）上に形成されており、これら
を被覆するように異方性導電膜（ＣＦ）が選択形成され
ている。チップはこの異方性導電膜（ＣＦ）上に熱圧着
で固着され、かつバンプ電極（１４Ａ，１４Ｂ）と透明
電極（１７Ａ，１７Ｂ）とのコンタクトがとられてい
る。
【０００８】上記の液晶表示装置によれば、第１の透明
基板（１７）上に一体化して形成されたチップの駆動回
路が、所定の電界を透明電極（１７Ａ，１８Ａ）間に印
加して、液晶層（ＬＣ）の液晶分子を駆動し、背面に形
成されたバックライト（１９）からの光を透過／遮断す
ることによって、所定の画像表示をしていた。
基板（１７）上に一体化して形成されたチップの駆動回
路が、所定の電界を透明電極（１７Ａ，１８Ａ）間に印
加して、液晶層（ＬＣ）の液晶分子を駆動し、背面に形
成されたバックライト（１９）からの光を透過／遮断す
ることによって、所定の画像表示をしていた。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来の液晶表示装置によれば、バックライト（１９）が点
灯して光（Ｌ）が発せられると、この光（Ｌ）が第１の
透明基板（１７）の面内で反射し、その一部は図１０に
示すように異方性導電膜（ＣＦ）を介してチップの活性
領域（ＡＡ）にまで達してしまう。
来の液晶表示装置によれば、バックライト（１９）が点
灯して光（Ｌ）が発せられると、この光（Ｌ）が第１の
透明基板（１７）の面内で反射し、その一部は図１０に
示すように異方性導電膜（ＣＦ）を介してチップの活性
領域（ＡＡ）にまで達してしまう。
【００１０】活性領域（ＡＡ）上にはパッシベーション
膜（１５）が形成されているものの、これには遮光の処
置が施されていないため、活性領域（ＡＡ）に光（Ｌ）
が照射されてしまい、この光（Ｌ）が原因で活性領域
（ＡＡ）の回路素子が誤動作してしまうという問題が発
生していた。これを抑止する為には、チップの活性領域
上に遮光膜を形成して、この回りこむ光が活性領域（Ａ
Ａ）に直接照射されないようにすることが考えられる
が、その分工程数が増加してしまうという事情があっ
た。
膜（１５）が形成されているものの、これには遮光の処
置が施されていないため、活性領域（ＡＡ）に光（Ｌ）
が照射されてしまい、この光（Ｌ）が原因で活性領域
（ＡＡ）の回路素子が誤動作してしまうという問題が発
生していた。これを抑止する為には、チップの活性領域
上に遮光膜を形成して、この回りこむ光が活性領域（Ａ
Ａ）に直接照射されないようにすることが考えられる
が、その分工程数が増加してしまうという事情があっ
た。
【００１１】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図２に例示するように回路素子
が形成された活性領域及び前記回路素子と電気的に接続
された電極を表面に有する半導体基板上にパッシベーシ
ョン膜を形成し、前記電極の形成領域の前記パッシベー
ション膜に開口を形成して前記電極を露出し、前記電極
上に、前記電極と電気的に接続するバッファメタルを選
択形成する工程と、図３に例示するように全面に顔料分
散型の着色レジスト膜を形成し、これを露光・現像して
開口を形成し、前記バッファメタルを露出する工程と、
図４に例示するように前記着色レジスト膜をマスクにし
て、前記バッファメタルの形成領域に、前記バッファメ
タルと電気的に接続されたバンプ電極を選択的に形成す
る工程とを有することにより、上記課題を解決するもの
である。
に鑑み成されたもので、図２に例示するように回路素子
が形成された活性領域及び前記回路素子と電気的に接続
された電極を表面に有する半導体基板上にパッシベーシ
ョン膜を形成し、前記電極の形成領域の前記パッシベー
ション膜に開口を形成して前記電極を露出し、前記電極
上に、前記電極と電気的に接続するバッファメタルを選
択形成する工程と、図３に例示するように全面に顔料分
散型の着色レジスト膜を形成し、これを露光・現像して
開口を形成し、前記バッファメタルを露出する工程と、
図４に例示するように前記着色レジスト膜をマスクにし
て、前記バッファメタルの形成領域に、前記バッファメ
タルと電気的に接続されたバンプ電極を選択的に形成す
る工程とを有することにより、上記課題を解決するもの
である。
【００１２】
【発明の実施の形態】以下で、本発明の実施例に係る半
導体装置の製造方法について図面を参照しながら説明す
る。この半導体装置は、フェイスダウンＣＯＧ用のチッ
プであって、液晶表示装置の透明基板上に直接搭載され
る目的のものである。このチップは、図１に示すよう
に、半導体基板の一例であってシリコン基板（１）上に
トランジスタなど、駆動回路を構成する所定の回路素子
を有する活性領域（ＡＡ）が形成されている。
導体装置の製造方法について図面を参照しながら説明す
る。この半導体装置は、フェイスダウンＣＯＧ用のチッ
プであって、液晶表示装置の透明基板上に直接搭載され
る目的のものである。このチップは、図１に示すよう
に、半導体基板の一例であってシリコン基板（１）上に
トランジスタなど、駆動回路を構成する所定の回路素子
を有する活性領域（ＡＡ）が形成されている。
【００１３】また、シリコン基板（１）上の一部領域に
引出電極となるアルミ電極（２Ａ，２Ｂ）が形成され、
アルミ電極（２Ａ，２Ｂ）上に、密着性を良くするため
のバッファメタル（３Ａ，３Ｂ）を介して金からなるバ
ンプ電極（４Ａ，４Ｂ）が形成されており、アルミ電極
（２Ａ，２Ｂ），バッファメタル（３Ａ，３Ｂ）及びバ
ンプ電極（４Ａ，４Ｂ）の形成領域以外の領域に、酸化
膜などからなるパッシベーション膜（５）が選択形成さ
れ、さらにパッシベーション膜（５）上に、黒色の顔料
が分散され、黒色に着色された黒色レジスト膜（６）が
形成されて成る。
引出電極となるアルミ電極（２Ａ，２Ｂ）が形成され、
アルミ電極（２Ａ，２Ｂ）上に、密着性を良くするため
のバッファメタル（３Ａ，３Ｂ）を介して金からなるバ
ンプ電極（４Ａ，４Ｂ）が形成されており、アルミ電極
（２Ａ，２Ｂ），バッファメタル（３Ａ，３Ｂ）及びバ
ンプ電極（４Ａ，４Ｂ）の形成領域以外の領域に、酸化
膜などからなるパッシベーション膜（５）が選択形成さ
れ、さらにパッシベーション膜（５）上に、黒色の顔料
が分散され、黒色に着色された黒色レジスト膜（６）が
形成されて成る。
【００１４】次いで、上述の図６に示すチップが直接搭
載された液晶表示装置について図１０を参照しながら説
明する。この液晶表示装置は図５に示すように、透明電
極（７Ａ，７Ｂ）や不図示の配向膜が上面に形成された
第１の透明基板（７）上に、透明電極（８Ａ）や不図示
の配向膜が表面に形成された第２の透明基板（８）が対
向して形成され、両者がシール材（１０）で固着され、
その間に液晶層（ＬＣ）が封入され、背面にバックライ
ト（９）が形成されて成る液晶表示パネルに、図１に示
すようなチップが搭載されて成る。
載された液晶表示装置について図１０を参照しながら説
明する。この液晶表示装置は図５に示すように、透明電
極（７Ａ，７Ｂ）や不図示の配向膜が上面に形成された
第１の透明基板（７）上に、透明電極（８Ａ）や不図示
の配向膜が表面に形成された第２の透明基板（８）が対
向して形成され、両者がシール材（１０）で固着され、
その間に液晶層（ＬＣ）が封入され、背面にバックライ
ト（９）が形成されて成る液晶表示パネルに、図１に示
すようなチップが搭載されて成る。
【００１５】この液晶表示パネルには外部の駆動回路と
のコンタクトをとるための透明電極（７Ａ，７Ｂ）が第
１の透明基板（７）上に形成されており、これらを被覆
するように異方性導電膜（ＣＦ）が選択形成されてい
る。チップはこの異方性導電膜（ＣＦ）上に熱圧着で固
着され、かつバンプ電極（４Ａ，４Ｂ）と透明電極（７
Ａ，７Ｂ）とのコンタクトがとられている。
のコンタクトをとるための透明電極（７Ａ，７Ｂ）が第
１の透明基板（７）上に形成されており、これらを被覆
するように異方性導電膜（ＣＦ）が選択形成されてい
る。チップはこの異方性導電膜（ＣＦ）上に熱圧着で固
着され、かつバンプ電極（４Ａ，４Ｂ）と透明電極（７
Ａ，７Ｂ）とのコンタクトがとられている。
【００１６】上記の液晶表示装置によれば、第１の透明
基板（７）上に一体化して形成されたチップの駆動回路
が、所定の電界を透明電極（７Ａ，８Ａ）間に印加し
て、液晶層（ＬＣ）の液晶分子を駆動し、背面に形成さ
れたバックライト（９）からの光を透過／遮断すること
によって、所定の画像表示をするが、このときバックラ
イト（９）が点灯して光（Ｌ）が発せられると、この光
（Ｌ）が第１の透明基板（７）の面内で反射し、その一
部は図４に示すように異方性導電膜（ＣＦ）を介してチ
ップの表面にまで達することは避けられない。
基板（７）上に一体化して形成されたチップの駆動回路
が、所定の電界を透明電極（７Ａ，８Ａ）間に印加し
て、液晶層（ＬＣ）の液晶分子を駆動し、背面に形成さ
れたバックライト（９）からの光を透過／遮断すること
によって、所定の画像表示をするが、このときバックラ
イト（９）が点灯して光（Ｌ）が発せられると、この光
（Ｌ）が第１の透明基板（７）の面内で反射し、その一
部は図４に示すように異方性導電膜（ＣＦ）を介してチ
ップの表面にまで達することは避けられない。
【００１７】しかしながら、本実施例に係るチップの表
面には、活性領域（ＡＡ）上に形成されたパッシベーシ
ョン膜（５）の上に、遮光膜（６）が形成されている。
このため、仮に当該チップにバックライト（９）からの
光（Ｌ）が直接当たっても、活光（Ｌ）は遮光膜（６）
によって遮断され、シリコン基板（１）表面の活性領域
（ＡＡ）にまでは達しない。
面には、活性領域（ＡＡ）上に形成されたパッシベーシ
ョン膜（５）の上に、遮光膜（６）が形成されている。
このため、仮に当該チップにバックライト（９）からの
光（Ｌ）が直接当たっても、活光（Ｌ）は遮光膜（６）
によって遮断され、シリコン基板（１）表面の活性領域
（ＡＡ）にまでは達しない。
【００１８】これにより、従来活性領域（ＡＡ）に直接
光（Ｌ）が照射されることによって生じていた、チップ
のラッチアップなどの誤動作を極力抑止することが可能
になり、当該液晶表示装置の誤動作を極力抑止すること
が可能となる。引き続いて、図１に示すチップの製造方
法について図２〜図４を参照しながら説明する。
光（Ｌ）が照射されることによって生じていた、チップ
のラッチアップなどの誤動作を極力抑止することが可能
になり、当該液晶表示装置の誤動作を極力抑止すること
が可能となる。引き続いて、図１に示すチップの製造方
法について図２〜図４を参照しながら説明する。
【００１９】まず、不図示の回路素子が活性領域（Ａ
Ａ）上に形成され、アルミ電極（２Ａ）が所定の領域が
形成された半導体基板（１）上に、SiO2などからなるパ
ッシベーション膜（５）を形成した後にパターニングし
てアルミ電極（２Ａ）を露出したのちに、上面全面にバ
ッファメタル（３）を形成し、パターニングして図２に
示すようにバッファメタル（３Ａ）を選択形成する。
Ａ）上に形成され、アルミ電極（２Ａ）が所定の領域が
形成された半導体基板（１）上に、SiO2などからなるパ
ッシベーション膜（５）を形成した後にパターニングし
てアルミ電極（２Ａ）を露出したのちに、上面全面にバ
ッファメタル（３）を形成し、パターニングして図２に
示すようにバッファメタル（３Ａ）を選択形成する。
【００２０】次に、黒色の顔料が分散され、黒色を呈す
る黒色レジスト膜（６）を全面に形成し、フォトリソグ
ラフィ法により、図３に示すようにバンプを形成する領
域すなわちアルミ電極（２Ａ）の形成領域に開口を形成
する。その後、図４に示すように無電解めっきなどの方
法により、黒色レジスト膜（６）をマスクにして金など
からなるバンプ電極（４Ａ）を選択的に形成する。これ
により、図１に示すようなチップが完成する。
る黒色レジスト膜（６）を全面に形成し、フォトリソグ
ラフィ法により、図３に示すようにバンプを形成する領
域すなわちアルミ電極（２Ａ）の形成領域に開口を形成
する。その後、図４に示すように無電解めっきなどの方
法により、黒色レジスト膜（６）をマスクにして金など
からなるバンプ電極（４Ａ）を選択的に形成する。これ
により、図１に示すようなチップが完成する。
【００２１】上記の製造方法によれば、黒色レジスト膜
（６）を、バンプ電極（４Ａ）を形成する際のマスクと
して用い、バンプ電極（４Ａ）を形成した後には従来の
ようにこれを除去せずにそのまま残し、活性領域（Ａ
Ａ）上に直接光が照射されることを防止する遮光膜とし
て用いているので、わざわざ活性領域（ＡＡ）上に遮光
膜を形成しなくともよく、工程数が増加することなく前
述の目的を達成することが可能になる。
（６）を、バンプ電極（４Ａ）を形成する際のマスクと
して用い、バンプ電極（４Ａ）を形成した後には従来の
ようにこれを除去せずにそのまま残し、活性領域（Ａ
Ａ）上に直接光が照射されることを防止する遮光膜とし
て用いているので、わざわざ活性領域（ＡＡ）上に遮光
膜を形成しなくともよく、工程数が増加することなく前
述の目的を達成することが可能になる。
【００２２】また、本実施例に係る液晶表示装置では、
半導体装置の製造方法とのコンタクトをとるために異方
性導電膜（ＣＦ）を用いて、半導体装置の製造方法の金
バンプ（４Ａ，４Ｂ）と熱圧着することによってコンタ
クトをとっているが、本発明はこれに限らず、例えばは
んだバンプを半導体装置の製造方法に搭載させ、直接透
明基板側の電極に圧着するような方式をとっても、当該
液晶表示装置がフェイスダウン型のＣＯＧでありさえす
れば、本実施例と同様の効果を奏する。
半導体装置の製造方法とのコンタクトをとるために異方
性導電膜（ＣＦ）を用いて、半導体装置の製造方法の金
バンプ（４Ａ，４Ｂ）と熱圧着することによってコンタ
クトをとっているが、本発明はこれに限らず、例えばは
んだバンプを半導体装置の製造方法に搭載させ、直接透
明基板側の電極に圧着するような方式をとっても、当該
液晶表示装置がフェイスダウン型のＣＯＧでありさえす
れば、本実施例と同様の効果を奏する。
【００２３】さらに、本実施例では透明基板にガラス基
板を用いているフェイスダウン型のＣＯＧについて説明
しているが、本発明はこれに限らず、例えば透明基板に
樹脂からなるフィルムを用いて、その上に直接チップを
搭載する型の液晶表示装置であるＣＯＦ（Chip On Fil
m）などに適用しても、同様の効果を奏する。
板を用いているフェイスダウン型のＣＯＧについて説明
しているが、本発明はこれに限らず、例えば透明基板に
樹脂からなるフィルムを用いて、その上に直接チップを
搭載する型の液晶表示装置であるＣＯＦ（Chip On Fil
m）などに適用しても、同様の効果を奏する。
【００２４】
【発明の効果】以上説明したように本発明に係る半導体
装置の製造方法によれば、半導体基板上にパッシベーシ
ョン膜を形成し、電極の形成領域のパッシベーション膜
に開口を形成して電極を露出し、電極上に、電極と電気
的に接続するバッファメタルを選択形成し、黒色を呈す
る顔料分散型の着色レジスト膜を形成し、これを露光・
現像して開口を形成し、バッファメタルを露出し、着色
レジスト膜をマスクにしてバッファメタルの形成領域
に、バッファメタルと電気的に接続されたバンプ電極を
形成している。
装置の製造方法によれば、半導体基板上にパッシベーシ
ョン膜を形成し、電極の形成領域のパッシベーション膜
に開口を形成して電極を露出し、電極上に、電極と電気
的に接続するバッファメタルを選択形成し、黒色を呈す
る顔料分散型の着色レジスト膜を形成し、これを露光・
現像して開口を形成し、バッファメタルを露出し、着色
レジスト膜をマスクにしてバッファメタルの形成領域
に、バッファメタルと電気的に接続されたバンプ電極を
形成している。
【００２５】このため、バンプ電極を選択的にバッファ
メタル上に形成する際のマスクとして用いた着色レジス
ト膜を残すことで、同時に活性領域へ光が照射されるこ
とを防止する遮光膜として用いることができ、工程数を
増加させることなく遮光膜を形成することが可能にな
る。したがって、光が照射されやすいフェイスダウン型
のＣＯＧ用のチップ等に用いた場合には特に有効であ
る。
メタル上に形成する際のマスクとして用いた着色レジス
ト膜を残すことで、同時に活性領域へ光が照射されるこ
とを防止する遮光膜として用いることができ、工程数を
増加させることなく遮光膜を形成することが可能にな
る。したがって、光が照射されやすいフェイスダウン型
のＣＯＧ用のチップ等に用いた場合には特に有効であ
る。
【図１】本発明の実施例に係る半導体装置を説明する断
面図である。
面図である。
【図２】本発明の実施例に係る半導体装置の製造方法を
説明する第１の断面図である。
説明する第１の断面図である。
【図３】本発明の実施例に係る半導体装置の製造方法を
説明する第２の断面図である。
説明する第２の断面図である。
【図４】本発明の実施例に係る半導体装置の製造方法を
説明する第３の断面図である。
説明する第３の断面図である。
【図５】本発明に係る半導体装置を搭載した液晶表示装
置の構造を説明する断面図である。
置の構造を説明する断面図である。
【図６】従来例に係る半導体装置を説明する断面図であ
る。
る。
【図７】従来例に係る半導体装置の製造方法を説明する
第１の断面図である。
第１の断面図である。
【図８】従来例に係る半導体装置の製造方法を説明する
第２の断面図である。
第２の断面図である。
【図９】従来例に係る半導体装置の製造方法を説明する
第３の断面図である。
第３の断面図である。
【図１０】従来例に係る液晶表示装置を説明する断面図
である。
である。
（１） シリコン基板（半導体基板） （２Ａ，２Ｂ） アルミ電極（電極） （３Ａ，３Ｂ） バッファメタル （４Ａ，４Ｂ） バンプ電極 （５） パッシベーション膜 （６） 黒色レジスト（着色レジスト） （７） 第１の透明基板 （７Ａ，７Ｂ） 透明電極 （８） 第２の透明基板 （８Ａ） 透明電極 （９） バックライト （１０） シール材 （ＡＡ） 活性領域 （ＣＦ） 異方性導電膜 （ＬＣ） 液晶層
Claims (2)
- 【請求項１】 回路素子が形成された活性領域及び前記
回路素子と電気的に接続された電極を表面に有する半導
体基板上にパッシベーション膜を形成し、前記電極の形
成領域の前記パッシベーション膜に開口を形成して前記
電極を露出する工程と、 前記電極上に、前記電極と電気的に接続するバッファメ
タルを選択形成する工程と、 全面に顔料分散型の着色レジスト膜を形成し、これを露
光・現像して開口を形成し、前記バッファメタルを露出
する工程と、 前記着色レジスト膜をマスクにして、前記バッファメタ
ルの形成領域に、前記バッファメタルと電気的に接続さ
れたバンプ電極を選択的に形成する工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 前記顔料分散型の着色レジスト膜を形成
する工程では、黒色の着色レジストを形成することを特
徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18211496A JPH1027802A (ja) | 1996-07-11 | 1996-07-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18211496A JPH1027802A (ja) | 1996-07-11 | 1996-07-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1027802A true JPH1027802A (ja) | 1998-01-27 |
Family
ID=16112586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18211496A Pending JPH1027802A (ja) | 1996-07-11 | 1996-07-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1027802A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11258620A (ja) * | 1998-03-11 | 1999-09-24 | Hitachi Ltd | 液晶表示装置 |
-
1996
- 1996-07-11 JP JP18211496A patent/JPH1027802A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11258620A (ja) * | 1998-03-11 | 1999-09-24 | Hitachi Ltd | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6771348B2 (en) | Displaying substrate and liquid crystal display device having the same | |
| US5798812A (en) | Active matrix substrate and display device using the same with extending protrusions between gate and source line terminals | |
| JP3738530B2 (ja) | カラー表示装置 | |
| US5705424A (en) | Process of fabricating active matrix pixel electrodes | |
| US7021983B2 (en) | Circuit array substrate for display device and method of manufacturing the same | |
| US6091467A (en) | Liquid crystal display apparatus and method of manufacturing same | |
| WO2001008128A1 (fr) | Dispositif electro-optique, son procede de fabrication et dispositif electronique | |
| US10795222B2 (en) | Display device and manufacturing method for display device | |
| JP3174497B2 (ja) | 液晶表示装置 | |
| JPH1152394A (ja) | 液晶表示装置及びその製造方法 | |
| JPH09325330A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH1062789A (ja) | 液晶表示装置及びその製造方法 | |
| JPH1164890A (ja) | 電子機器およびその作製方法 | |
| JPH09311344A (ja) | 画像表示装置 | |
| JP2005327813A (ja) | 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器 | |
| JP2007250825A (ja) | 基板の接続構造及びその製造方法 | |
| JPH08136951A (ja) | 液晶パネル用基板とその製造方法 | |
| JPH1027802A (ja) | 半導体装置の製造方法 | |
| JP3648337B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3011626B2 (ja) | 半導体装置及び液晶表示装置 | |
| JP2007057847A (ja) | 電気光学装置及びその製造方法、並びに電子機器及び接続構造 | |
| KR101006781B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP4253181B2 (ja) | 画像表示パネル、フォトマスク、画像表示装置、画像表示パネルを製造する方法 | |
| JPH06235929A (ja) | 液晶表示装置の製造方法および液晶表示装置 | |
| JP2003057677A (ja) | 電気光学装置及び電子機器 |