JPH10270720A - 高圧シリコンダイオード - Google Patents
高圧シリコンダイオードInfo
- Publication number
- JPH10270720A JPH10270720A JP6945397A JP6945397A JPH10270720A JP H10270720 A JPH10270720 A JP H10270720A JP 6945397 A JP6945397 A JP 6945397A JP 6945397 A JP6945397 A JP 6945397A JP H10270720 A JPH10270720 A JP H10270720A
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- layer
- voltage
- diode
- diode chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】ｐ+ ｎｎ+ 型またはｐ+ ｐｎ+ 型ダイオードチ
ップを積層した高圧シリコンダイオードにおいて、高周
波特性、逆耐圧耐量の向上を図る。 【解決手段】ｎ型シリコン基板の比抵抗を１５〜４０Ω
ｃｍとし、ｎベース層の厚さを３０〜１００μｍとし、
ｐ+ アノード層の厚さを６０μｍ以上としてダイオード
チップ１枚あたりの降伏電圧を８００Ｖ以上とする。急
峻な逆電圧に対するサージ耐量が強く、かつ高周波駆動
性能が向上した高圧シリコンダイオードが得られる。
ップを積層した高圧シリコンダイオードにおいて、高周
波特性、逆耐圧耐量の向上を図る。 【解決手段】ｎ型シリコン基板の比抵抗を１５〜４０Ω
ｃｍとし、ｎベース層の厚さを３０〜１００μｍとし、
ｐ+ アノード層の厚さを６０μｍ以上としてダイオード
チップ１枚あたりの降伏電圧を８００Ｖ以上とする。急
峻な逆電圧に対するサージ耐量が強く、かつ高周波駆動
性能が向上した高圧シリコンダイオードが得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、陰極管ディスプレ
ー等の高圧電源での整流用等に用いられる、例えば、ｎ
またはｐベース層をはさんで表面に向けて濃度が高くな
る高不純物濃度のｐ+ 層およびｎ+ 層を有するダイオー
ドチップを複数個積層した高圧シリコンダイオードに関
する。
ー等の高圧電源での整流用等に用いられる、例えば、ｎ
またはｐベース層をはさんで表面に向けて濃度が高くな
る高不純物濃度のｐ+ 層およびｎ+ 層を有するダイオー
ドチップを複数個積層した高圧シリコンダイオードに関
する。
【０００２】
【従来の技術】テレビジョンを始めとする陰極管ディス
プレーや電子レンジ、レントゲン装置などの数ｋＶ〜２
０ｋＶの高圧電源整流用等には、ダイオードチップを積
層した高圧シリコンダイオードが用いられている。ダイ
オードチップを積層するのは、数ｋＶ〜２０ｋＶの耐圧
のダイオードを１チップで作ることが素材のシリコン、
表面処理等の点で殆ど不可能に近く困難なためである。
プレーや電子レンジ、レントゲン装置などの数ｋＶ〜２
０ｋＶの高圧電源整流用等には、ダイオードチップを積
層した高圧シリコンダイオードが用いられている。ダイ
オードチップを積層するのは、数ｋＶ〜２０ｋＶの耐圧
のダイオードを１チップで作ることが素材のシリコン、
表面処理等の点で殆ど不可能に近く困難なためである。
【０００３】図３は、高圧シリコンダイオードの一例の
断面図である。メサ型のダイオードチップ１が鉛−錫系
の半田２を介して積層され、両端にリード４が半田３で
ろう付けされている。５はダイオードチップの表面保護
用のパッシベーション層、６はエポキシ系の絶縁樹脂で
ある。図では、１２枚のダイオードチップが積層されて
いるが、１個のダイオードチップ１の耐圧を例えば８０
０Ｖとすれば、高圧シリコンダイオードとしては９．６
ｋＶの耐圧をもつことになり、高圧電源整流用のダイオ
ードが容易に実現できる。
断面図である。メサ型のダイオードチップ１が鉛−錫系
の半田２を介して積層され、両端にリード４が半田３で
ろう付けされている。５はダイオードチップの表面保護
用のパッシベーション層、６はエポキシ系の絶縁樹脂で
ある。図では、１２枚のダイオードチップが積層されて
いるが、１個のダイオードチップ１の耐圧を例えば８０
０Ｖとすれば、高圧シリコンダイオードとしては９．６
ｋＶの耐圧をもつことになり、高圧電源整流用のダイオ
ードが容易に実現できる。
【０００４】図２は、ダイオードチップ１の不純物濃度
プロフィルの例である。横軸はダイオードチップの厚
さ、縦軸は不純物濃度で、対数目盛りとしてある。比抵
抗１５〜４０Ωｃｍ、厚さ２８５μｍのｎ型シリコンの
両側から、それぞれほう素と燐とが約６０μｍ拡散され
て、ｐ+ アノード層とｎ+ カソード層とが形成されてい
る。両拡散層の表面不純物濃度は１０19〜１０20ｃｍ-3
である。中間の拡散されないｎベース層は１６５μｍで
あり、８００Ｖ印加したとき、空乏層はｎベース層内に
止まりｎ+ カソード層にはかからないように設計がなさ
れている。もちろんｐ型のシリコン基板を用いることも
でき、その場合はｐベース層となる。
プロフィルの例である。横軸はダイオードチップの厚
さ、縦軸は不純物濃度で、対数目盛りとしてある。比抵
抗１５〜４０Ωｃｍ、厚さ２８５μｍのｎ型シリコンの
両側から、それぞれほう素と燐とが約６０μｍ拡散され
て、ｐ+ アノード層とｎ+ カソード層とが形成されてい
る。両拡散層の表面不純物濃度は１０19〜１０20ｃｍ-3
である。中間の拡散されないｎベース層は１６５μｍで
あり、８００Ｖ印加したとき、空乏層はｎベース層内に
止まりｎ+ カソード層にはかからないように設計がなさ
れている。もちろんｐ型のシリコン基板を用いることも
でき、その場合はｐベース層となる。
【０００５】一定の定格電圧に対し、ダイオードチップ
の耐圧を高くすれば、積層するチップ数は減らせるが、
耐圧の高いダイオードチップを作るのに困難性があり、
また、ダイオードチップの耐圧を低くすれば、ダイオー
ドチップは作りやすいが、積層する枚数を増やさねばな
らない。このため、一般には８００Ｖ程度の耐圧のダイ
オードチップとされることが多い。
の耐圧を高くすれば、積層するチップ数は減らせるが、
耐圧の高いダイオードチップを作るのに困難性があり、
また、ダイオードチップの耐圧を低くすれば、ダイオー
ドチップは作りやすいが、積層する枚数を増やさねばな
らない。このため、一般には８００Ｖ程度の耐圧のダイ
オードチップとされることが多い。
【０００６】
【発明が解決しようとする課題】近年、前記のような高
電圧整流回路に使用される高耐圧シリコンダイオードに
ついて、電源周波数の高周波化、およびコンデンサ放電
等による装置内部あるいは外部放電発生時に対応するた
め、破壊耐量の向上の要求が強まってきている。すなわ
ち、非常に速い立ち上がりの逆電圧に対する破壊耐量の
向上が要求されている。
電圧整流回路に使用される高耐圧シリコンダイオードに
ついて、電源周波数の高周波化、およびコンデンサ放電
等による装置内部あるいは外部放電発生時に対応するた
め、破壊耐量の向上の要求が強まってきている。すなわ
ち、非常に速い立ち上がりの逆電圧に対する破壊耐量の
向上が要求されている。
【０００７】従来、高周波化への対応においては、ライ
フタイムキラーとして金（Ａｕ）或いは白金（Ｐｔ）等
の拡散により、高周波性能を向上させていた。また、破
壊耐量の向上のためには、ｐｎ接合を有するダイオード
チップのｎベース層（またはｐベース層）の比抵抗値を
下げ、或いはｎベース層（またはｐベース層）の厚さを
広くし、かつアバランシェ型の半導体チップとすること
で、逆方向のサージ電圧に対する破壊耐量を向上させて
いた。
フタイムキラーとして金（Ａｕ）或いは白金（Ｐｔ）等
の拡散により、高周波性能を向上させていた。また、破
壊耐量の向上のためには、ｐｎ接合を有するダイオード
チップのｎベース層（またはｐベース層）の比抵抗値を
下げ、或いはｎベース層（またはｐベース層）の厚さを
広くし、かつアバランシェ型の半導体チップとすること
で、逆方向のサージ電圧に対する破壊耐量を向上させて
いた。
【０００８】しかし、現状の高圧シリコンダイオード
は、上記のような要求に対し、必ずしも十分な高周波駆
動性能および破壊耐量を有していない。つまり、従来の
高圧シリコンダイオードの場合、特に順電流通電後に急
峻な逆電圧が加わったとき、蓄積されたキャリアのため
に、素子本来のアバランシェ電圧に達するより、はるか
に低い電圧で降伏し、電流集中が起こって破壊に至る現
象が生じることがあった。従って、ダイオードの高周波
性能を向上させるためには、ライフタイムキラーとして
金（Ａｕ）或いは白金（Ｐｔ）等を拡散するとともに、
ｎまたはｐベース層の厚さを薄くする必要がある。しか
し、ｎベース層（またはｐベース層）の厚さを薄くした
分、逆電圧に対する耐量が低下し、かつ降伏電圧も下が
ってしまう。一方、破壊耐量の向上策としてｎベース層
の比抵抗値を下げることが考えられるが、ダイオードチ
ップ１枚当たりの降伏電圧が低くなり、チップ枚数を多
くする必要が生じる。またｎベース層（またはｐベース
層）の厚さを厚くすることは、上記の高周波性能向上の
ための方策と逆行する。
は、上記のような要求に対し、必ずしも十分な高周波駆
動性能および破壊耐量を有していない。つまり、従来の
高圧シリコンダイオードの場合、特に順電流通電後に急
峻な逆電圧が加わったとき、蓄積されたキャリアのため
に、素子本来のアバランシェ電圧に達するより、はるか
に低い電圧で降伏し、電流集中が起こって破壊に至る現
象が生じることがあった。従って、ダイオードの高周波
性能を向上させるためには、ライフタイムキラーとして
金（Ａｕ）或いは白金（Ｐｔ）等を拡散するとともに、
ｎまたはｐベース層の厚さを薄くする必要がある。しか
し、ｎベース層（またはｐベース層）の厚さを薄くした
分、逆電圧に対する耐量が低下し、かつ降伏電圧も下が
ってしまう。一方、破壊耐量の向上策としてｎベース層
の比抵抗値を下げることが考えられるが、ダイオードチ
ップ１枚当たりの降伏電圧が低くなり、チップ枚数を多
くする必要が生じる。またｎベース層（またはｐベース
層）の厚さを厚くすることは、上記の高周波性能向上の
ための方策と逆行する。
【０００９】このように高周波性能と逆電圧に対する耐
量とは、一方の例えば高周波性能を向上させようとする
と、他方の逆電圧に対する耐量が低下してしまうという
トレードオフ関係にある。本発明の課題は、かかるトレ
ードオフ関係を克服し、高周波性能を向上させ、かつ急
峻な逆電圧に対する耐量を低下させない高圧シリコンダ
イオードを提供することにある。
量とは、一方の例えば高周波性能を向上させようとする
と、他方の逆電圧に対する耐量が低下してしまうという
トレードオフ関係にある。本発明の課題は、かかるトレ
ードオフ関係を克服し、高周波性能を向上させ、かつ急
峻な逆電圧に対する耐量を低下させない高圧シリコンダ
イオードを提供することにある。
【００１０】
【課題を解決するための手段】上記の課題解決のため、
本発明はｎ型シリコン基板に拡散によりｐ+ アノード層
およびｎ+ カソード層を形成したｐ+ ｎｎ+ 型ダイオー
ドチップを積層した高圧シリコンダイオードにおいて、
ｎベース層の比抵抗を１５〜４０Ωｃｍとし、ｎベース
層の厚さを３０〜１００μｍとし、ｐ+ アノード層の厚
さを６０μｍ以上としてダイオードチップ１枚当たりの
降伏電圧を８００Ｖ以上とする。
本発明はｎ型シリコン基板に拡散によりｐ+ アノード層
およびｎ+ カソード層を形成したｐ+ ｎｎ+ 型ダイオー
ドチップを積層した高圧シリコンダイオードにおいて、
ｎベース層の比抵抗を１５〜４０Ωｃｍとし、ｎベース
層の厚さを３０〜１００μｍとし、ｐ+ アノード層の厚
さを６０μｍ以上としてダイオードチップ１枚当たりの
降伏電圧を８００Ｖ以上とする。
【００１１】または、ｐ型シリコン基板に拡散によりｐ
+ アノード層およびｎ+ カソード層を形成したｐ+ ｐｎ
+ 型ダイオードチップを積層した高圧シリコンダイオー
ドにおいては、ｐベース層の比抵抗を４０〜１００Ωｃ
ｍとし、ｐベース層の厚さを３０〜１００μｍとし、ｎ
+ カソード層の厚さを６０μｍ以上としてダイオードチ
ップ１枚当たりの降伏電圧を８００Ｖ以上とする。
+ アノード層およびｎ+ カソード層を形成したｐ+ ｐｎ
+ 型ダイオードチップを積層した高圧シリコンダイオー
ドにおいては、ｐベース層の比抵抗を４０〜１００Ωｃ
ｍとし、ｐベース層の厚さを３０〜１００μｍとし、ｎ
+ カソード層の厚さを６０μｍ以上としてダイオードチ
ップ１枚当たりの降伏電圧を８００Ｖ以上とする。
【００１２】二つの項をまとめると、第一導電型シリコ
ン基板の一面に、第一導電型高濃度層、他面に第二導電
型高濃度層を形成した高圧シリコンダイオードにおい
て、第二導電型高濃度層の厚さをダイオードチップの厚
さの２５〜４０％とし、ダイオードチップ１枚当たりの
降伏電圧を８００Ｖ以上とすることになる。ｎベース層
（ｐベース層）の厚さを薄くすれば、急峻な電圧が加わ
った時も空乏層の広がりに要する時間は短くなるため、
高周波性能が向上する。しかしｎベース層（ｐベース
層）の厚さを極端に薄く例えば３０μｍより薄くする
と、ｎベース層（ｐベース層）側の空乏層の広がりが少
なく、電界強度が低くならない。
ン基板の一面に、第一導電型高濃度層、他面に第二導電
型高濃度層を形成した高圧シリコンダイオードにおい
て、第二導電型高濃度層の厚さをダイオードチップの厚
さの２５〜４０％とし、ダイオードチップ１枚当たりの
降伏電圧を８００Ｖ以上とすることになる。ｎベース層
（ｐベース層）の厚さを薄くすれば、急峻な電圧が加わ
った時も空乏層の広がりに要する時間は短くなるため、
高周波性能が向上する。しかしｎベース層（ｐベース
層）の厚さを極端に薄く例えば３０μｍより薄くする
と、ｎベース層（ｐベース層）側の空乏層の広がりが少
なく、電界強度が低くならない。
【００１３】ｐ+ アノード層（ｎ+ カソード層）の厚さ
を６０μｍ以上とすれば、接合部での不純物濃度勾配が
減少し、空乏層はｎベース層（ｐベース層）だけでな
く、ｐ + アノード層（ｎ+ カソード層）へも広がり、電
界強度が弱まって、破壊耐量が向上する。１チップ当た
りの降伏電圧も８００Ｖ以上であれば積層するチップ枚
数を多くする必要が無く、コスト、生産性も良くなる。
を６０μｍ以上とすれば、接合部での不純物濃度勾配が
減少し、空乏層はｎベース層（ｐベース層）だけでな
く、ｐ + アノード層（ｎ+ カソード層）へも広がり、電
界強度が弱まって、破壊耐量が向上する。１チップ当た
りの降伏電圧も８００Ｖ以上であれば積層するチップ枚
数を多くする必要が無く、コスト、生産性も良くなる。
【００１４】特に、シリコン基板の厚さが２５０μｍ以
下であるものとする。そのようにすれば、オン電圧の点
で有利である。
下であるものとする。そのようにすれば、オン電圧の点
で有利である。
【００１５】
【発明の実施の形態】比抵抗１５〜４０Ωｃｍ、厚さ２
４０μｍのｎ型シリコンウェハに、一面からほう素を拡
散してｐ+ アノード層を、他面から燐を拡散してｎ+ カ
ソード層を形成する。この時、予め一面にアクセプタ不
純物を含んだソースを塗布し、他面にドナー不純物を含
んだソースを塗布し、その後熱拡散を行うことにより、
ほぼ等しい厚さのｐ+ アノード層およびｎ+ カソード層
が得られ、工程時間が短縮できる。その後、ライフタイ
ムキラーとして白金を拡散したシリコンウェハを作製す
る。そのシリコンウェハにニツケルメツキをし、熱処理
後、鉛を主成分とした半田層により複数枚（例えば１２
枚）積層し、次いで両端にろう材を接着し、ワイヤーソ
ー等により切断して柱状体を形成する。この柱状体を化
学薬品処理を行い、切断歪みを除去し、柱状体の両端に
リードを接続し、さらに柱状体の側面をポリイミド等の
パッシベーション層により被覆した後、エポキシ樹脂の
ような絶縁性樹脂にて封止する。
４０μｍのｎ型シリコンウェハに、一面からほう素を拡
散してｐ+ アノード層を、他面から燐を拡散してｎ+ カ
ソード層を形成する。この時、予め一面にアクセプタ不
純物を含んだソースを塗布し、他面にドナー不純物を含
んだソースを塗布し、その後熱拡散を行うことにより、
ほぼ等しい厚さのｐ+ アノード層およびｎ+ カソード層
が得られ、工程時間が短縮できる。その後、ライフタイ
ムキラーとして白金を拡散したシリコンウェハを作製す
る。そのシリコンウェハにニツケルメツキをし、熱処理
後、鉛を主成分とした半田層により複数枚（例えば１２
枚）積層し、次いで両端にろう材を接着し、ワイヤーソ
ー等により切断して柱状体を形成する。この柱状体を化
学薬品処理を行い、切断歪みを除去し、柱状体の両端に
リードを接続し、さらに柱状体の側面をポリイミド等の
パッシベーション層により被覆した後、エポキシ樹脂の
ような絶縁性樹脂にて封止する。
【００１６】図１は、本発明によるダイオードチップの
不純物濃度プロフィルである。横軸はダイオードチップ
の厚さ、縦軸は不純物濃度で、対数目盛りとしてある。
ｐ+ アノード層の拡散深さは、７０〜７５μｍ、ｎ+ カ
ソード層の拡散深さは、７０〜９０μｍである。両拡散
層の表面不純物濃度は１０19〜１０20ｃｍ-3である。両
拡散層の間に、７５〜１００μｍのｎベース層が残る。
不純物濃度プロフィルである。横軸はダイオードチップ
の厚さ、縦軸は不純物濃度で、対数目盛りとしてある。
ｐ+ アノード層の拡散深さは、７０〜７５μｍ、ｎ+ カ
ソード層の拡散深さは、７０〜９０μｍである。両拡散
層の表面不純物濃度は１０19〜１０20ｃｍ-3である。両
拡散層の間に、７５〜１００μｍのｎベース層が残る。
【００１７】従来１４０μｍ以上あったｎベース層が１
００μｍ以下となったので、全体の空乏層幅は薄くな
り、広がりは速く、高周波性能は大幅に向上する。一
方、８００Ｖ印加したとき、空乏層はｎベース層内に止
まらず、ｎ+ カソード層にも広がる。同時にｐ+ アノー
ド層側にも広がる。しかも従来よりｐ+ アノード層の拡
散深さが深いので、ｐｎ接合での濃度勾配が小さく、空
乏層の広がり方が大きく、最大電界強度は低くなって、
電界の集中が抑えられる。
００μｍ以下となったので、全体の空乏層幅は薄くな
り、広がりは速く、高周波性能は大幅に向上する。一
方、８００Ｖ印加したとき、空乏層はｎベース層内に止
まらず、ｎ+ カソード層にも広がる。同時にｐ+ アノー
ド層側にも広がる。しかも従来よりｐ+ アノード層の拡
散深さが深いので、ｐｎ接合での濃度勾配が小さく、空
乏層の広がり方が大きく、最大電界強度は低くなって、
電界の集中が抑えられる。
【００１８】本発明の高圧シリコンダイオードは、図２
に示した不純物濃度プロフィルをもつ従来の高圧シリコ
ンダイオードに比べて、高周波駆動性能が向上した上更
に、逆サージ耐量が２０％以上増大した。上の実施例で
は、ｐ+ アノード層とｎ+ カソード層とが同時に形成さ
れてほぼ厚さが等しい例を示したが、ｎ+ カソード層を
例えば２０μｍ以下に薄くすることもできる。また、ｐ
型とｎ型とを交換した高圧シリコンダイオードについて
も全く同様の作用が成立することは勿論である。
に示した不純物濃度プロフィルをもつ従来の高圧シリコ
ンダイオードに比べて、高周波駆動性能が向上した上更
に、逆サージ耐量が２０％以上増大した。上の実施例で
は、ｐ+ アノード層とｎ+ カソード層とが同時に形成さ
れてほぼ厚さが等しい例を示したが、ｎ+ カソード層を
例えば２０μｍ以下に薄くすることもできる。また、ｐ
型とｎ型とを交換した高圧シリコンダイオードについて
も全く同様の作用が成立することは勿論である。
【００１９】次に、比抵抗２４Ω・ｃｍ、厚さ２５０μ
ｍのｎ型シリコンウェハについて、ｐ+ アノード層の厚
さを変えて同様の高圧シリコンダイオードを試作し、特
性を比較した。その結果を図４〜図７に示す。図４はｐ
+ アノード層の厚さと高周波駆動性能の一つとしての逆
回復時間（ｔrr）との関係を示した図であり、図５は破
壊耐量との関係を示した図である。図６はチップ１枚当
たりの耐圧であるチップ耐圧との関係を示した図であ
り、図７はサージ耐量との関係を示した図である。サー
ジ耐量は、所定電圧のパルスを数回印加した時に破壊に
至った数値である。
ｍのｎ型シリコンウェハについて、ｐ+ アノード層の厚
さを変えて同様の高圧シリコンダイオードを試作し、特
性を比較した。その結果を図４〜図７に示す。図４はｐ
+ アノード層の厚さと高周波駆動性能の一つとしての逆
回復時間（ｔrr）との関係を示した図であり、図５は破
壊耐量との関係を示した図である。図６はチップ１枚当
たりの耐圧であるチップ耐圧との関係を示した図であ
り、図７はサージ耐量との関係を示した図である。サー
ジ耐量は、所定電圧のパルスを数回印加した時に破壊に
至った数値である。
【００２０】図４、図５において、逆回復時間ｔrrは短
い程良く、また破壊耐量は大きい程良いが、目標値を満
たすためには、ｐ+ アノード層の厚さが、ダイオードチ
ップの厚さに対して、２５％以上必要なことがわかる。
次に図７においては、ｐ+ アノード層の厚さが、ダイオ
ードチップの厚さに対して４０％である時が、サージ耐
量が最も大きく好ましいが、一方、ダイオードチップ１
枚当たりのチップ耐圧を８００Ｖ以上とするためには、
４０％以下であることが必要なことが図６からわかる。
い程良く、また破壊耐量は大きい程良いが、目標値を満
たすためには、ｐ+ アノード層の厚さが、ダイオードチ
ップの厚さに対して、２５％以上必要なことがわかる。
次に図７においては、ｐ+ アノード層の厚さが、ダイオ
ードチップの厚さに対して４０％である時が、サージ耐
量が最も大きく好ましいが、一方、ダイオードチップ１
枚当たりのチップ耐圧を８００Ｖ以上とするためには、
４０％以下であることが必要なことが図６からわかる。
【００２１】以上を総合すると、ｐ+ アノード層の厚さ
としては、ダイオードチップの厚さに対して、２５〜４
０％の範囲にあることが良い。
としては、ダイオードチップの厚さに対して、２５〜４
０％の範囲にあることが良い。
【００２２】
【発明の効果】以上説明したように本発明によれば、ｐ
+ ｎｎ+ 型またはｐ+ ｐｎ+ 型ダイオードチップを積層
した高圧シリコンダイオードにおいて、シリコン基板の
比抵抗を選び、ベース層の厚さを３０〜１００μｍと
し、ｐ+ アノード層またはｎ+ カソード層の厚さを６０
μｍ以上としてダイオードチップ１枚当たりの降伏電圧
を８００Ｖ以上とし、或いは、ダイオードチップの厚さ
に対してｐ+ アノード層またはｎ+ カソード層の厚さを
２５〜４０％とすることにより急峻な逆電圧に対するサ
ージ耐量が強く、かつ高周波駆動性能が向上した高圧シ
リコンダイオードを得ることができる。
+ ｎｎ+ 型またはｐ+ ｐｎ+ 型ダイオードチップを積層
した高圧シリコンダイオードにおいて、シリコン基板の
比抵抗を選び、ベース層の厚さを３０〜１００μｍと
し、ｐ+ アノード層またはｎ+ カソード層の厚さを６０
μｍ以上としてダイオードチップ１枚当たりの降伏電圧
を８００Ｖ以上とし、或いは、ダイオードチップの厚さ
に対してｐ+ アノード層またはｎ+ カソード層の厚さを
２５〜４０％とすることにより急峻な逆電圧に対するサ
ージ耐量が強く、かつ高周波駆動性能が向上した高圧シ
リコンダイオードを得ることができる。
【図１】本発明の一実施例のダイオードチップの不純物
濃度分布図
濃度分布図
【図２】従来のダイオードチップの不純物濃度分布図
【図３】高圧シリコンダイオードの断面図
【図４】本発明の別の実施例の高圧シリコンダイオード
の高周波駆動性能を示した図
の高周波駆動性能を示した図
【図５】本発明の別の実施例の高圧シリコンダイオード
の破壊耐量を示した図
の破壊耐量を示した図
【図６】本発明の別の実施例の高圧シリコンダイオード
のチップ耐圧を示した図
のチップ耐圧を示した図
【図７】本発明の別の実施例の高圧シリコンダイオード
のサージ耐量を示した図
のサージ耐量を示した図
１ ダイオードチップ ２ 半田 ３ ろう材 ４ リード ５ パッシベーション層 ６ 絶縁樹脂
Claims (4)
- 【請求項１】ｎ型シリコン基板に拡散によりｐ+ アノー
ド層およびｎ+ カソード層を形成したｐ+ ｎｎ+ 型ダイ
オードチップを積層した高圧シリコンダイオードにおい
て、ｎ型シリコン基板の比抵抗を１５〜４０Ωｃｍと
し、ｎベース層の厚さを３０〜１００μｍとし、ｐ+ ア
ノード層の厚さを６０μｍ以上としてダイオードチップ
１枚当たりの降伏電圧を８００Ｖ以上としたことを特徴
とする高圧シリコンダイオード。 - 【請求項２】ｐ型シリコン基板に拡散によりｐ+ アノー
ド層およびｎ+ カソード層を形成したｐ+ ｐｎ+ 型ダイ
オードチップを積層した高圧シリコンダイオードにおい
て、ｐ型シリコン基板の比抵抗を４０〜１００Ωｃｍと
し、ｐベース層の厚さを３０〜１００μｍとし、ｎ+ カ
ソード層の厚さを６０μｍ以上としてダイオードチップ
１枚当たりの降伏電圧を８００Ｖ以上としたことを特徴
とする高圧シリコンダイオード。 - 【請求項３】第一導電型シリコン基板の一面に、第一導
電型高濃度層、他面に第二導電型高濃度層を形成したダ
イオードチップを積層した高圧シリコンダイオードにお
いて、第二導電型高濃度層の厚さをダイオードチップの
厚さの２５〜４０％とし、ダイオードチップ１枚当たり
の降伏電圧を８００Ｖ以上としたことを特徴とする高圧
シリコンダイオード。 - 【請求項４】シリコン基板の厚さが２５０μｍ以下であ
ることを特徴とする請求項１ないし３のいずれかに記載
の高圧シリコンダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6945397A JPH10270720A (ja) | 1997-03-24 | 1997-03-24 | 高圧シリコンダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6945397A JPH10270720A (ja) | 1997-03-24 | 1997-03-24 | 高圧シリコンダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270720A true JPH10270720A (ja) | 1998-10-09 |
Family
ID=13403090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6945397A Withdrawn JPH10270720A (ja) | 1997-03-24 | 1997-03-24 | 高圧シリコンダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10270720A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009038270A (ja) * | 2007-08-03 | 2009-02-19 | Sansha Electric Mfg Co Ltd | Ｐｉｎダイオード |
| JP2016063220A (ja) * | 2014-09-15 | 2016-04-25 | アーベーベー・テクノロジー・アーゲー | 高周波パワーダイオードおよび高周波パワーダイオードを製造するための製造方法 |
-
1997
- 1997-03-24 JP JP6945397A patent/JPH10270720A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009038270A (ja) * | 2007-08-03 | 2009-02-19 | Sansha Electric Mfg Co Ltd | Ｐｉｎダイオード |
| JP2016063220A (ja) * | 2014-09-15 | 2016-04-25 | アーベーベー・テクノロジー・アーゲー | 高周波パワーダイオードおよび高周波パワーダイオードを製造するための製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10784256B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP5679073B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2590284B2 (ja) | 半導体装置及びその製造方法 | |
| JP4696337B2 (ja) | 半導体装置 | |
| US9484445B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP5725083B2 (ja) | 半導体装置 | |
| TWI492375B (zh) | 用於寬能帶隙裝置之崩潰保護 | |
| US10672762B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2008271207A (ja) | フリーホイールダイオードとを有する回路装置 | |
| WO2016098199A1 (ja) | 半導体装置 | |
| CN102270640B (zh) | 大电流整晶圆全压接平板式封装的igbt及其制造方法 | |
| JP6027511B2 (ja) | 半導体装置 | |
| JP5811325B2 (ja) | 半導体素子および半導体装置 | |
| US10896961B2 (en) | Semiconductor device | |
| JP2008251679A (ja) | ダイオード | |
| JPH10270720A (ja) | 高圧シリコンダイオード | |
| JP2012227419A (ja) | ワイドギャップ半導体装置 | |
| JP2973995B2 (ja) | 高圧シリコンダイオード | |
| JPH0846221A (ja) | 半導体装置及びその製造方法 | |
| CN210182390U (zh) | 一种免封装二极管 | |
| WO2014091545A1 (ja) | 半導体装置及びその製造方法 | |
| JP6111527B2 (ja) | 逆阻止型半導体装置 | |
| TWI531040B (zh) | 靜電放電保護裝置 | |
| JPS6235660A (ja) | 積層型高圧半導体整流素子 | |
| JPS6226582B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20051011 |