JPH10268923A - 数値制御装置 - Google Patents
数値制御装置Info
- Publication number
- JPH10268923A JPH10268923A JP7003497A JP7003497A JPH10268923A JP H10268923 A JPH10268923 A JP H10268923A JP 7003497 A JP7003497 A JP 7003497A JP 7003497 A JP7003497 A JP 7003497A JP H10268923 A JPH10268923 A JP H10268923A
- Authority
- JP
- Japan
- Prior art keywords
- input
- control unit
- output
- data
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 数値制御装置においてＮＣ制御部がＰＬＣ制
御部を経由しないで直接Ｉ／Ｏ制御部と入出力を行なう
場合の信号の割り付けアドレスを変更可能にする。 【解決手段】 ＮＣ制御部１０とＩ／Ｏ制御部３０が直
接入出力を行なう場合に、パラメータテーブル５０にお
ける信号の割り付けアドレスを参照し、該アドレスは変
更可能とすることで実現する。
御部を経由しないで直接Ｉ／Ｏ制御部と入出力を行なう
場合の信号の割り付けアドレスを変更可能にする。 【解決手段】 ＮＣ制御部１０とＩ／Ｏ制御部３０が直
接入出力を行なう場合に、パラメータテーブル５０にお
ける信号の割り付けアドレスを参照し、該アドレスは変
更可能とすることで実現する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＮＣ制御部とＰＬ
Ｃ制御部とがＩ／Ｏ制御部を共有する数値制御装置に関
する。
Ｃ制御部とがＩ／Ｏ制御部を共有する数値制御装置に関
する。
【０００２】
【従来の技術】数値制御装置では入出力制御は主として
ＰＬＣ制御部（プログラマブル・ロジック・コントロー
ラ）の管轄であり、ＮＣ制御部がＩ／Ｏ制御部とデータ
のやりとりをする場合にも一旦ＰＬＣ制御部を経由して
ＰＬＣプログラムによりデータ転送を行なう方法がとら
れる場合が多い。ところが、ＮＣ制御部において必要と
なる入力データおよび出力データのうちには、このよう
に一旦ＰＬＣ制御部を経由する方法では都合の悪いデー
タが存在する。
ＰＬＣ制御部（プログラマブル・ロジック・コントロー
ラ）の管轄であり、ＮＣ制御部がＩ／Ｏ制御部とデータ
のやりとりをする場合にも一旦ＰＬＣ制御部を経由して
ＰＬＣプログラムによりデータ転送を行なう方法がとら
れる場合が多い。ところが、ＮＣ制御部において必要と
なる入力データおよび出力データのうちには、このよう
に一旦ＰＬＣ制御部を経由する方法では都合の悪いデー
タが存在する。
【０００３】例えば非常停止信号が入力された場合にＰ
ＬＣ制御部のプログラムに不具合があればＮＣ制御部ま
でデータが伝達されないという問題が発生する。またＰ
ＬＣプログラムのデバッグ中にＰＬＣの動作を停止して
いる場合にも、操作パネルのキースイッチが押された場
合にはビープ音によりキーが押されたことをユーザに知
らせることが望ましい。
ＬＣ制御部のプログラムに不具合があればＮＣ制御部ま
でデータが伝達されないという問題が発生する。またＰ
ＬＣプログラムのデバッグ中にＰＬＣの動作を停止して
いる場合にも、操作パネルのキースイッチが押された場
合にはビープ音によりキーが押されたことをユーザに知
らせることが望ましい。
【０００４】そこでＮＣ制御部とＩ／Ｏ制御部とが直接
データをやりとりする方式が実現されている。ＮＣ制御
部はＩ／Ｏ制御部の入力バッファの特定のアドレスから
特定のデータ型でデータを読み出し、出力バッファの特
定のアドレスに特定の型でデータを書き込むことで直接
データをやりとりする。
データをやりとりする方式が実現されている。ＮＣ制御
部はＩ／Ｏ制御部の入力バッファの特定のアドレスから
特定のデータ型でデータを読み出し、出力バッファの特
定のアドレスに特定の型でデータを書き込むことで直接
データをやりとりする。
【０００５】図５は従来の数値制御装置の一例を示すブ
ロック図であり、ＮＣ制御部１０と、ＰＬＣ制御部２０
と、Ｉ／Ｏ制御部３０の関係を示している。ＮＣ制御部
１０は、Ｉ／Ｏ制御部３０における入力バッファ３１の
特定のアドレスから特定のデータ型でデータを読みだ
し、ＮＣ出力バッファ３２の特定のアドレスに特定のデ
ータ型でデータを書き込む。ＰＬＣ制御部２０は、Ｉ／
Ｏ制御部３０における入力バッファ３１のデータが確立
するとその値をＰＬＣ入力２１にコピーして、ＰＬＣプ
ログラムが１スキャン実行する間データをラッチする。
またＰＬＣプログラムが１スキャン実行した後のＰＬＣ
出力２２を出力バッファ３３にコピーしてＰＬＣの出力
とする。Ｉ／Ｏ制御部３０は、外部機器４０からの入力
信号を入力バッファ３１に取り込む入力処理、およびＮ
Ｃ出力バッファ３２と出力バッファ３３の値を合成して
外部機器４０に出力する出力処理を行なう。ＮＣ出力バ
ッファ３２と出力バッファ３３の値の合成は、例えば両
者の論理和を取ることで行なう。
ロック図であり、ＮＣ制御部１０と、ＰＬＣ制御部２０
と、Ｉ／Ｏ制御部３０の関係を示している。ＮＣ制御部
１０は、Ｉ／Ｏ制御部３０における入力バッファ３１の
特定のアドレスから特定のデータ型でデータを読みだ
し、ＮＣ出力バッファ３２の特定のアドレスに特定のデ
ータ型でデータを書き込む。ＰＬＣ制御部２０は、Ｉ／
Ｏ制御部３０における入力バッファ３１のデータが確立
するとその値をＰＬＣ入力２１にコピーして、ＰＬＣプ
ログラムが１スキャン実行する間データをラッチする。
またＰＬＣプログラムが１スキャン実行した後のＰＬＣ
出力２２を出力バッファ３３にコピーしてＰＬＣの出力
とする。Ｉ／Ｏ制御部３０は、外部機器４０からの入力
信号を入力バッファ３１に取り込む入力処理、およびＮ
Ｃ出力バッファ３２と出力バッファ３３の値を合成して
外部機器４０に出力する出力処理を行なう。ＮＣ出力バ
ッファ３２と出力バッファ３３の値の合成は、例えば両
者の論理和を取ることで行なう。
【０００６】
【発明が解決しようとする課題】ところが上記の数値制
御装置では、ＮＣ制御部とＩ／Ｏ制御部とが直接データ
のやりとりをするにあたってＮＣ制御部側がＩ／Ｏ制御
部の入力バッファおよび出力バッファのどのアドレスに
どのデータ型でアクセスするかという情報を固定的に持
っているため、実際の非常停止信号やブザー出力信号を
スイッチやブザーと配線する場合の位置は固定的に運用
するしかなかった。
御装置では、ＮＣ制御部とＩ／Ｏ制御部とが直接データ
のやりとりをするにあたってＮＣ制御部側がＩ／Ｏ制御
部の入力バッファおよび出力バッファのどのアドレスに
どのデータ型でアクセスするかという情報を固定的に持
っているため、実際の非常停止信号やブザー出力信号を
スイッチやブザーと配線する場合の位置は固定的に運用
するしかなかった。
【０００７】
【課題を解決するための手段】本発明は上述のような事
情からなされたものであり、本発明の目的は、Ｉ／Ｏ制
御部の入力バッファからアドレスとデータ型を指定して
データをＮＣ制御部の入力データとして書き込むための
パラメータテーブル、およびＮＣ制御部の出力データを
アドレスとデータ型を指定してＩ／Ｏ制御部の出力バッ
ファに書き込むためのパラメータテーブルを持ち、Ｉ／
Ｏ制御部は前記パラメータテーブルに従ってＮＣ制御部
に対する入出力制御を行なうことにより、ＮＣ制御部に
おいて必要となる入力信号および出力信号のアドレスを
可変にする数値制御装置を提供することにある。
情からなされたものであり、本発明の目的は、Ｉ／Ｏ制
御部の入力バッファからアドレスとデータ型を指定して
データをＮＣ制御部の入力データとして書き込むための
パラメータテーブル、およびＮＣ制御部の出力データを
アドレスとデータ型を指定してＩ／Ｏ制御部の出力バッ
ファに書き込むためのパラメータテーブルを持ち、Ｉ／
Ｏ制御部は前記パラメータテーブルに従ってＮＣ制御部
に対する入出力制御を行なうことにより、ＮＣ制御部に
おいて必要となる入力信号および出力信号のアドレスを
可変にする数値制御装置を提供することにある。
【０００８】
【発明の実施の形態】以下、本発明の実施形態を図面を
用いて具体的に説明する。
用いて具体的に説明する。
【０００９】図１は、本発明の数値制御装置の一実施形
態を示すブロック図である。従来と同一箇所は同一符合
を付して説明を省略する。図１では、従来技術に比べて
ＮＣ入力１１、ＮＣ出力１２、パラメータテーブル５０
が追加され、ＮＣ出力バッファ３２が除去されている。
パラメータテーブル５０には入力バッファ読込パラメー
タと出力バッファ書込パラメータの両方が格納されてい
る。このパラメータテーブル５０のパラメータは、図示
しないパソコン上または数値制御装置の操作パネル上か
ら参照および設定可能となっている。
態を示すブロック図である。従来と同一箇所は同一符合
を付して説明を省略する。図１では、従来技術に比べて
ＮＣ入力１１、ＮＣ出力１２、パラメータテーブル５０
が追加され、ＮＣ出力バッファ３２が除去されている。
パラメータテーブル５０には入力バッファ読込パラメー
タと出力バッファ書込パラメータの両方が格納されてい
る。このパラメータテーブル５０のパラメータは、図示
しないパソコン上または数値制御装置の操作パネル上か
ら参照および設定可能となっている。
【００１０】Ｉ／Ｏ制御部３０は、パラメータテーブル
５０の入力バッファ読込パラメータを参照して入力バッ
ファ３１の指定アドレスおよび型のデータをＮＣ入力１
１に対して転送する。またパラメータテーブル５０の出
力バッファ書込パラメータを参照してＮＣ出力１２のデ
ータを出力バッファ３３に転送する。本発明におけるＮ
Ｃ制御部１０は、これらＮＣ入力１１およびＮＣ出力１
２をそれぞれ従来における入力バッファ３１およびＮＣ
出力バッファ３２の代わりとして動作する。
５０の入力バッファ読込パラメータを参照して入力バッ
ファ３１の指定アドレスおよび型のデータをＮＣ入力１
１に対して転送する。またパラメータテーブル５０の出
力バッファ書込パラメータを参照してＮＣ出力１２のデ
ータを出力バッファ３３に転送する。本発明におけるＮ
Ｃ制御部１０は、これらＮＣ入力１１およびＮＣ出力１
２をそれぞれ従来における入力バッファ３１およびＮＣ
出力バッファ３２の代わりとして動作する。
【００１１】図２は、本発明の入力バッファ読込パラメ
ータ、および出力バッファ書込パラメータの一実施例を
示す表である。パラメータにはそれぞれ番号と信号名
称、その信号の有効／無効を示すフラグ、信号のデータ
型、信号のバッファ先頭からのオフセット、信号のビッ
ト位置を属性として持つ。これらのうち番号と信号名
称、信号のデータ型についてはパソコンまたは数値制御
装置の操作パネル上からは参照のみ可能で、設定不可能
な属性とする。
ータ、および出力バッファ書込パラメータの一実施例を
示す表である。パラメータにはそれぞれ番号と信号名
称、その信号の有効／無効を示すフラグ、信号のデータ
型、信号のバッファ先頭からのオフセット、信号のビッ
ト位置を属性として持つ。これらのうち番号と信号名
称、信号のデータ型についてはパソコンまたは数値制御
装置の操作パネル上からは参照のみ可能で、設定不可能
な属性とする。
【００１２】図３は、本発明におけるＮＣ入力１１、お
よびＮＣ出力１２のデータフォーマットの一実施例を示
す図である。一つの信号は３２ビットの領域を持ち、デ
ータ型によって使用する領域は変化する。例えば図２に
示されるパラメータの場合は斜線で示した部分がデータ
が有効な領域である。
よびＮＣ出力１２のデータフォーマットの一実施例を示
す図である。一つの信号は３２ビットの領域を持ち、デ
ータ型によって使用する領域は変化する。例えば図２に
示されるパラメータの場合は斜線で示した部分がデータ
が有効な領域である。
【００１３】図４は、本発明においてＩ／Ｏ制御部３０
が、入力バッファ３１から図３に示したデータフォーマ
ットのＮＣ入力１１に対して、図２に示した入力バッフ
ァ読込パラメータを参照して、データを転送する際の動
作の一実施形態を示すフローチャートである。まず、入
力バッファ３１の先頭アドレスおよびＮＣ入力１１の先
頭アドレスを獲得する（ステップＳ１００〜Ｓ１１
０）。次に入力バッファ読込パラメータにアクセスする
ための信号番号を初期化＝１とする（ステップＳ１２
０）。次に該当番号の信号が有効であるかを調べ（ステ
ップＳ１３０）、無効の場合はステップＳ１８０へ進
む。信号が有効であればその信号の入力バッファ３１の
先頭からのオフセットを求め（ステップＳ１４０）、デ
ータ型がビットであるかを判定し（ステップＳ１５
０）、ビットの場合はビット位置を求めてＮＣ入力１１
の該当信号番号位置にビットをセットする（ステップＳ
１６０）。データ型がビット以外の場合はその型のサイ
ズに相当するデータをＮＣ入力１１の該当信号位置に転
送する（ステップＳ１７０）。以上で１つの信号に対す
る処理が終了するので、信号番号をインクリメントし
（ステップＳ１８０）、次の信号が最終でなければステ
ップＳ１３０に戻って処理を継続する（ステップＳ１９
０）。信号が最終の場合はデータの転送を終了する。
が、入力バッファ３１から図３に示したデータフォーマ
ットのＮＣ入力１１に対して、図２に示した入力バッフ
ァ読込パラメータを参照して、データを転送する際の動
作の一実施形態を示すフローチャートである。まず、入
力バッファ３１の先頭アドレスおよびＮＣ入力１１の先
頭アドレスを獲得する（ステップＳ１００〜Ｓ１１
０）。次に入力バッファ読込パラメータにアクセスする
ための信号番号を初期化＝１とする（ステップＳ１２
０）。次に該当番号の信号が有効であるかを調べ（ステ
ップＳ１３０）、無効の場合はステップＳ１８０へ進
む。信号が有効であればその信号の入力バッファ３１の
先頭からのオフセットを求め（ステップＳ１４０）、デ
ータ型がビットであるかを判定し（ステップＳ１５
０）、ビットの場合はビット位置を求めてＮＣ入力１１
の該当信号番号位置にビットをセットする（ステップＳ
１６０）。データ型がビット以外の場合はその型のサイ
ズに相当するデータをＮＣ入力１１の該当信号位置に転
送する（ステップＳ１７０）。以上で１つの信号に対す
る処理が終了するので、信号番号をインクリメントし
（ステップＳ１８０）、次の信号が最終でなければステ
ップＳ１３０に戻って処理を継続する（ステップＳ１９
０）。信号が最終の場合はデータの転送を終了する。
【００１４】以上、入力処理について説明してきたが、
出力処理についてもほぼ同様である。ただし同じ信号を
ＮＣ制御部１０とＰＬＣ制御部２０が共通に使う場合は
従来と同様の合成処理（例えば両者の論理和をとる）が
必要である。
出力処理についてもほぼ同様である。ただし同じ信号を
ＮＣ制御部１０とＰＬＣ制御部２０が共通に使う場合は
従来と同様の合成処理（例えば両者の論理和をとる）が
必要である。
【００１５】
【発明の効果】このようにＮＣ入力１１およびＮＣ出力
１２に対してＩ／Ｏ制御部３０がデータ転送を行なう際
にパラメータテーブル５０を参照することにより、ＮＣ
制御部１０において必要となる入力信号および出力信号
の入力バッファ３１上、または出力バッファ３３上のア
ドレスおよびビット位置を可変にした数値制御装置を提
供することができる。
１２に対してＩ／Ｏ制御部３０がデータ転送を行なう際
にパラメータテーブル５０を参照することにより、ＮＣ
制御部１０において必要となる入力信号および出力信号
の入力バッファ３１上、または出力バッファ３３上のア
ドレスおよびビット位置を可変にした数値制御装置を提
供することができる。
【図１】 本発明の数値制御装置の一実施形態を示すブ
ロック図である。
ロック図である。
【図２】 本発明の入力バッファ読込パラメータ、およ
び出力バッファ書込パラメータの一実施例を示す図であ
る。
び出力バッファ書込パラメータの一実施例を示す図であ
る。
【図３】 本発明におけるＮＣ入力１１、およびＮＣ出
力１２のデータフォーマットの一実施例を示す図であ
る。
力１２のデータフォーマットの一実施例を示す図であ
る。
【図４】 本発明においてＩ／Ｏ制御部３０が、ＮＣ入
力１１に対して、データを転送する際の動作の一実施形
態を示すフローチャートである。
力１１に対して、データを転送する際の動作の一実施形
態を示すフローチャートである。
【図５】 従来の数値制御装置の一例を示すブロック図
である。
である。
Claims (1)
- 【請求項１】 数値制御を行なうＮＣ制御部と、論理制
御を行なうＰＬＣ制御部と、外部機器に対する入出力制
御を行なうＩ／Ｏ制御部とから構成される数値制御装置
において、Ｉ／Ｏ制御部の入力バッファからアドレスと
データ型を指定してデータをＮＣ制御部の入力データと
して書き込むためのパラメータテーブル、およびＮＣ制
御部の出力データをアドレスとデータ型を指定してＩ／
Ｏ制御部の出力バッファに書き込むためのパラメータテ
ーブルを持ち、Ｉ／Ｏ制御部は前記パラメータテーブル
に従ってＮＣ制御部に対する入出力制御を行なうことを
特徴とする数値制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7003497A JPH10268923A (ja) | 1997-03-24 | 1997-03-24 | 数値制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7003497A JPH10268923A (ja) | 1997-03-24 | 1997-03-24 | 数値制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10268923A true JPH10268923A (ja) | 1998-10-09 |
Family
ID=13419917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7003497A Pending JPH10268923A (ja) | 1997-03-24 | 1997-03-24 | 数値制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10268923A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003519858A (ja) * | 2000-01-10 | 2003-06-24 | シーメンス アクチエンゲゼルシヤフト | 汎用運動制御システム |
| JP2003519859A (ja) * | 2000-01-10 | 2003-06-24 | シーメンス アクチエンゲゼルシヤフト | 汎用運動制御システム |
| JPWO2021157660A1 (ja) * | 2020-02-07 | 2021-08-12 |
-
1997
- 1997-03-24 JP JP7003497A patent/JPH10268923A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003519858A (ja) * | 2000-01-10 | 2003-06-24 | シーメンス アクチエンゲゼルシヤフト | 汎用運動制御システム |
| JP2003519859A (ja) * | 2000-01-10 | 2003-06-24 | シーメンス アクチエンゲゼルシヤフト | 汎用運動制御システム |
| JPWO2021157660A1 (ja) * | 2020-02-07 | 2021-08-12 | ||
| WO2021157660A1 (ja) * | 2020-02-07 | 2021-08-12 | ファナック株式会社 | 動作制御装置及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4648068A (en) | Memory-programmable controller | |
| JPS63240632A (ja) | 情報処理装置 | |
| JPH10268923A (ja) | 数値制御装置 | |
| JPH02310738A (ja) | マイクロプロセッサｉｃ | |
| JP2793258B2 (ja) | 位置決め制御装置のデータ設定方法 | |
| JPH01296303A (ja) | Ｐｃのデータ転送制御方式 | |
| JP3210939B2 (ja) | Ｐｉｏシミュレーションメモリ付プロセス制御装置 | |
| JP3217815B2 (ja) | アドレス変換方式 | |
| JPH1027153A (ja) | バス転送装置 | |
| JP2002318779A (ja) | デバイス装置とそのレジスタのアクセス方法 | |
| JPH0259495B2 (ja) | ||
| JPH0431939A (ja) | 外部記憶装置 | |
| JPH0293971A (ja) | メモリアクセス回路 | |
| JPH0390902A (ja) | プログラマブルコントローラのプログラム保守ツール | |
| JPS61276042A (ja) | メモリ制御装置 | |
| JPH02183331A (ja) | マイクロコンピュータ | |
| JPS61168059A (ja) | アドレス変換バツフアのアクセス方式 | |
| JPH04112251A (ja) | マイクロコンピュータ | |
| JPH07334202A (ja) | 制御用マイクロコンピュータ装置 | |
| JPS60163130A (ja) | プログラムメモリ装置 | |
| JPH01184561A (ja) | 読み出し専用メモリ | |
| JPS60201437A (ja) | マイクロプロセツサ | |
| JPS62174862A (ja) | マルチプロセツサによる制御装置 | |
| JPS6029785A (ja) | メモリ−装置 | |
| JPH02188856A (ja) | メモリアクセス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040217 Free format text: JAPANESE INTERMEDIATE CODE: A02 |