JPH10261797A

JPH10261797A - 薄膜トランジスタの製造方法及び液晶パネルの製造方法

Info

Publication number: JPH10261797A
Application number: JP6365497A
Authority: JP
Inventors: Tomoyuki Ito; 友幸伊藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1997-03-17
Filing date: 1997-03-17
Publication date: 1998-09-29

Abstract

(57)【要約】【課題】オフリーク電流のばらつきなどを低減するこ
とのでき、しかも、オフセット長が長いＴＦＴおよび液
晶表示パネル用のアクティブマトリクス基板を製造する
方法を提供すること。【解決手段】オフセットゲート構造のＴＦＴ１０を形
成するために、高温、高圧下での陽極酸化、または光エ
ネルギーを照射しながらの陽極酸化によってゲート電極
１４の側面部にオフセット長に相当する膜厚の陽極酸化
皮膜５０を形成する。次に、この陽極酸化皮膜５０を形
成したゲート電極１４をマスクとして半導体膜１２に不
純物を導入してゲート電極１４の端部からオフセット長
分だけ隔てた領域にソース・ドレイン領域１５を形成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、オフセットゲート
構造の薄膜トランジスタ（以下、ＴＦＴと称す。）の製
造方法、およびそれを利用した液晶表示パネルの製造方
法に関するものである。さらに詳しくは、オフセットゲ
ート構造のＴＦＴにおけるオフセット長の安定化技術に
関するものである。

【０００２】

【従来の技術】液晶表示パネルの駆動回路内蔵型のアク
ティブマトリクス基板において、駆動回路あるいは画素
スイッチング素子に用いられているＴＦＴをセルフアラ
イン構造で構成すると、図１３に示すように、その伝達
特性はオフリーク電流が大きいという問題点がある。図
１３において、実線Ｌ２１はソース・ドレイン電圧が４
Ｖの場合であり、点線Ｌ２２はソース・ドレイン電圧が
８Ｖの場合である。このようにオフリーク電流の大きな
ＴＦＴを画素用ＴＦＴとして用いると、コントラスト低
下、フリッカ、表示むらなどの原因となりやすい。ま
た、駆動回路用ＴＦＴでもオフリーク電流が大きいと、
無駄な電力消費、誤動作、経時劣化などの原因となりや
すい。

【０００３】そこで、各ＴＦＴをオフセットゲート構造
にしてドレイン端における電界強度を緩和し、図１４に
示すレベルまでオフリーク電流を低減する対策を講じる
ことが多い。図１４は、オフセットゲート構造のＴＦＴ
についてオフリーク電流を計測した結果であり、実線Ｌ
２３および点線Ｌ２４はそれぞれ、ソース・ドレイン電
圧が４Ｖ、８Ｖのときの計測結果である。また、大型の
基板に多数のオフセットゲート構造のＴＦＴを作り込ん
だときに、そのオフセット長と、セルフアライン構造の
ＴＦＴにおけるオフリーク電流に対するオフセットゲー
ト構造のＴＦＴにおけるオフリーク電流の比およびその
ばらつきとの関係は、図１５に示す関係にあり、オフセ
ット長が長いほど、オフリーク電流を低減する効果が大
きい。

【０００４】このようなオフセットゲート構造のＴＦＴ
は、従来、以下の方法で製造される。

【０００５】まず、図１６（Ａ）示す基板１１上に、図
１６（Ｂ）に示すようにシリコン膜１２（半導体膜）を
形成した後、図１６（Ｃ）に示すように、シリコン膜１
２をパターニングし、島状のシリコン膜１２とする。次
に、図１６（Ｄ）に示すように、シリコン膜１２の表面
にゲート絶縁膜１３を形成する。次に、その表面に導電
膜を形成した後、それをパターニングし、ゲート電極１
４を形成する。

【０００６】次に、図１６（Ｅ）に示すように、ゲート
電極１４をやや広めに覆うレジストマスク７１を形成し
た後、図１６（Ｆ）に示すように、リンイオンなどの高
濃度Ｎ型（高濃度第１導電型）の不純物をたとえば約３
×１０¹⁵ｃｍ^-2のドーズ量で打ち込む。その結果、ゲー
ト電極１４の端部から所定の寸法だけ隔てた領域に不純
物濃度が約３×１０²⁰ｃｍ^-3のソース・ドレイン領域１
５が形成される。

【０００７】次に、図１６（Ｇ）に示すように、ゲート
電極１４の表面側に層間絶縁膜１８を形成した後に、層
間絶縁膜１８にコンタクトホールを形成し、しかる後
に、層間絶縁膜１８のコンタクトホールを介してソース
・ドレイン領域１５に電気的接続するソース電極５１お
よびドレイン電極５２を形成する。

【０００８】Ｐ型（第１導電型）のＬＤＤ構造のＴＦＴ
を製造する場合には、図１６（Ｆ）に示した工程におい
て、高濃度Ｎ型（低濃度第１導電型）の不純物に代えて
ボロンイオンなどの高濃度Ｐ型（高濃度第２導電型）の
不純物をたとえば約２×１０¹⁵ｃｍ^-2のドーズ量で打ち
込む。

【０００９】

【発明が解決しようとする課題】しかしながら、図１６
を参照して説明した従来の製造方法では、図１６（Ｅ）
に示す工程でレジストマスク７１を形成する際に、レジ
ストマスク７１とゲート電極１４との間に位置合わせ誤
差が生じやすいため、オフセット長がばらつき、その結
果、オン電流やオフリーク電流もばらつくという問題点
がある。特に、液晶表示パネルのアクティブマトリクス
基板のように、大型の基板１１に多数のＴＦＴを作り込
む場合には、基板１１が大きい分、レジストマスク７１
とゲート電極１４との間の位置関係がばらつきやすい。
たとえば、大型の基板に多数のオフセットゲート構造の
ＴＦＴを作り込んだときに、そのオフセット長と、セル
フアライン構造のＴＦＴにおけるオン電流に対するオフ
セットゲート構造のＴＦＴにおけるオン電流の比および
そのばらつきとの関係は、図１７に点線Ｌ３１で示す関
係にあり、オフセットゲート構造のＴＦＴではオン電流
が大きくばらつく傾向にある。

【００１０】このような問題点を解消する方法として、
特開平５−１６６８３７号公報には、ゲート電極に陽極
酸化を施してその表面部および側面部に陽極酸化皮膜を
形成し、この陽極酸化皮膜を形成したゲート電極をマス
クとして不純物を導入して、レジストマスクを用いずに
オフセットゲート構造のＴＦＴを製造する発明が開示さ
れている。この発明によれば、陽極酸化時の通電量が一
定であれば、所定の膜厚の陽極酸化膜を形成できるの
で、それをマスクとして利用すれば、オフセット長がば
らつかず、ＴＦＴのオン電流およびオフリーク電流がば
らつかない。しかし、図１５に示すように、オフセット
長が長いほど、オフリーク電流を低減する効果が大き
く、とりわけオフセット長が０．５μｍ以上あれば、か
なりの効果があるものの、特開平５−１６６８３７号公
報に開示されている方法では、陽極酸化皮膜を０．５μ
ｍ以上にまで形成するは困難であるため、オフリーク電
流を十分に低減しきれない。

【００１１】以上の問題点に鑑みて、本発明の課題は、
オフセットゲート構造のＴＦＴを製造した場合にオフリ
ーク電流のばらつきなどを低減することのでき、しか
も、オフセット長の長いＴＦＴをも形成できるＴＦＴの
製造方法、および液晶表示パネル用のアクティブマトリ
クス基板の製造方法を提供することにある。

【００１２】

【課題を解決するための手段】上記課題を解決するため
に、本発明では、基板に、ゲート電極に対してゲート絶
縁膜を介して対峙するチャネル領域、および該チャネル
領域に接続するソース・ドレイン領域を備える薄膜トラ
ンジスタの製造方法において、前記ソース・ドレイン領
域を形成するための半導体膜、前記ゲート絶縁膜、およ
び前記ゲート電極を順次形成した以降、高温、高圧下で
の陽極酸化、または光エネルギーを照射しながらの陽極
酸化によって、前記ゲート電極の表面部および側面部に
陽極酸化皮膜を形成する陽極酸化工程と、前記陽極酸化
皮膜を形成したゲート電極をマスクとして前記半導体膜
に不純物を導入する不純物導入工程とを行うことによっ
て、オフセットゲート構造の薄膜トランジスタを形成す
ることを特徴とする。

【００１３】本願明細書において第１導電型および第２
導電型とは互いに逆導電型であることを意味し、第１導
電型をＮ型とすれば、第２導電型はＰ型である。それと
逆に、第１導電型をＰ型とすれば、第２導電型はＮ型で
ある。

【００１４】本発明において、ソース・ドレイン領域と
なるべき半導体膜に対して、ゲート電極の端部から所定
の寸法を隔てた領域に不純物を選択的に導入する際に
は、陽極酸化によってゲート電極に対して陽極酸化皮膜
を予め形成しておく。従って、この陽極酸化皮膜を形成
した後のゲート電極をマスクとして半導体膜に不純物を
導入すると、レジストマスクを用いなくても、半導体膜
のうち、ゲート電極に遮られている部分と、ゲート電極
の側面部に形成された陽極酸化皮膜に遮られている部分
には不純物が導入されない。それ故、ゲート電極の側面
部に形成された陽極酸化皮膜の厚さに相当するオフセッ
ト長をもつオフセットゲート構造のＴＦＴを製造でき
る。ここで、陽極酸化皮膜はあくまで陽極酸化によりゲ
ート電極の表面部および側面部に堆積させたものである
ため、その膜厚は陽極酸化時の通電量（電気量）で制御
できる。すなわち、前記の陽極酸化を行う際の通電量さ
え一定であれば、一定の厚さの陽極酸化皮膜を形成で
き、同一基板上に多数のＴＦＴを製造する場合でも、各
ゲート電極に対して堆積させた陽極酸化皮膜の膜厚はば
らつかない。よって、レジストマスクを利用した場合と
違って、レジストマスクとゲート電極との間に位置合わ
せ誤差に起因するオフセット長のばらつきがないので、
オフセットゲート構造のＴＦＴを製造した場合でもその
オン電流やオフリーク電流のばらつきを著しく低減する
ことができる。しかも、本発明で行う陽極酸化工程は、
一般的な陽極酸化方法ではなく、高温、高圧下での陽極
酸化、または光エネルギーを照射しながらの陽極酸化を
行うため、厚い陽極酸化皮膜を形成できる。それ故、オ
フリーク電流を所定のレベルまで低減するのに十分なオ
フセット長をもつＴＦＴを形成することができる。

【００１５】本発明では、前記の陽極酸化工程と不純物
導入工程の順を入れ換えてもよい。すなわち、前記ソー
ス・ドレイン領域を形成するための半導体膜、前記ゲー
ト絶縁膜、および前記ゲート電極を順次形成した以降、
前記ゲート電極をマスクとして前記半導体膜に不純物を
導入する不純物導入工程と、該不純物導入工程の後に前
記ゲート電極の表面部および側面部に高温、高圧下での
陽極酸化、またはまたは光エネルギーを照射しながらの
陽極酸化により陽極酸化皮膜を形成する陽極酸化工程と
を行う。

【００１６】この発明では、不純物を導入した後にゲー
ト電極を陽極酸化するため、ゲート電極は陽極酸化皮膜
となった分だけ、小さくなる。この結果、ゲート電極の
端部から所定の寸法を隔てた領域にソース・ドレイン領
域が形成された構造になるので、ゲート電極を広めに覆
うレジストマスクを用いなくても、オフセットゲート構
造のＴＦＴを製造できる。

【００１７】本発明において、前記基板上には前記半導
体膜、前記ゲート絶縁膜、および前記ゲート電極をそれ
ぞれ複数形成した以降、前記の複数のゲート電極のう
ち、一部のゲート電極のみに前記陽極酸化工程で陽極酸
化を行い、その他のゲート電極には前記陽極酸化工程で
陽極酸化を行わないことにより、前記のオフセットゲー
ト構造の薄膜トランジスタと、セルフアライン構造の薄
膜トランジスタとを同一基板上に形成してもよい。この
ように構成すると、ゲート電極への通電の有無だけでオ
フセットゲート構造の薄膜トランジスタと、セルフアラ
イン構造の薄膜トランジスタとを同一基板上に形成する
ことができる。ここで、上記２つの薄膜トランジスタ
は、導電型が同一あるいは逆のいずれであってもよい。

【００１８】このような発明を利用してオフセット長の
異なるＴＦＴを同一基板上に形成するには、ゲート電極
への通電量を変えてもよいが、基板に対する光エネルギ
ーの照射パターンを変えてもよい。すなわち、本発明に
おいて、前記基板上には前記半導体膜、前記ゲート絶縁
膜、および前記ゲート電極をそれぞれ複数形成した以
降、前記の複数のゲート電極のうち、一部のゲート電極
に前記陽極酸化工程で強い光エネルギーを照射しながら
の陽極酸化を行い、その他のゲート電極には前記陽極酸
化工程で光エネルギーを照射せずに、または弱い光エネ
ルギーを照射しながらの陽極酸化を行うことにより、オ
フセット長の異なる薄膜トランジスタを同一基板上に形
成してもよい。このように構成すると、ゲート電極への
光エネルギーの照射状態を制御するだけで、オフセット
長の異なる薄膜トランジスタを同一基板上に形成するこ
とできる。ここでも、上記２つの薄膜トランジスタは、
導電型が同一あるいは逆のいずれであってもよい。

【００１９】このような構成のＴＦＴの製造方法は、液
晶表示パネルのように、大型の基板上に多数のＴＦＴを
製造するのに適している。

【００２０】

【発明の実施の形態】図面を参照して、本発明の実施の
形態を説明する。なお、以下の説明において、本発明を
適用したＴＦＴの製造方法は、図１６を参照して説明し
た従来のＴＦＴの製造方法と基本的な構成が共通である
ので、対応する部分に同一の符合を付してある。

【００２１】［実施の形態１］（ＴＦＴの構造）図１は、本形態に係るＴＦＴの構造を
示す縦断面図である。

【００２２】図１において、本形態のＴＦＴ１０は、基
板１１の表面側に、タンタル、チタン、ニオブ、アルミ
ニウムなどのゲート電極１４に対してゲート絶縁膜１３
を介して対峙するチャネル領域１７、および該チャネル
領域１７に接続するソース・ドレイン領域１５を備えて
いる。ここで、ゲート電極１４の上面部および側面部に
は膜厚が約０．１μｍ〜約１．３μｍの陽極酸化皮膜５
０が形成され、この陽極酸化皮膜５０は、ゲート電極１
４自身を陽極酸化したものである。このため、ゲート電
極１４がタンタルであれば、陽極酸化膜５０は勿論、タ
ンタル酸化物である。このＴＦＴ１０において、製造方
法は後述するが、ソース・ドレイン領域１５を形成する
ための不純物を導入する際には、レジストマスクを用い
ずに、ゲート電極１４に陽極酸化皮膜５０を形成したも
のをマスクとして用いるため、ソース・ドレイン領域１
５は、陽極酸化皮膜５０の両側端部に対してセルフアラ
イン的に形成され、ゲート電極１４の両側端部からみれ
ば、長さＬ_osのオフセット長をもっている。しかも、こ
のオフセット長Ｌ_osは陽極酸化皮膜５０の膜厚に相当す
るため、本形態のＴＦＴ１０では、オフセット長を約
１．３μｍまでの範囲で任意に設定できる。よって、オ
フリーク電流をかなり小さな値にまで低減することがで
きる。

【００２３】（ＴＦＴの製造方法の概略）図２は、本形
態に係るＴＦＴの製造方法を示す工程断面図である。

【００２４】まず図２（Ａ）に示すように、ガラスなど
の透明な絶縁性の基板１１に、必要に応じてＴＥＯＳ
（テトラエトキシシラン）や酸素ガスなどを原料ガスと
してプラズマＣＶＤ法などにより厚さがたとえば約２０
００オングストロームのシリコン酸化膜からなる下地保
護膜（図示せず。）を形成する。

【００２５】次に、図２（Ｂ）に示すように、基板１１
の温度をたとえば３５０℃に設定して、下地保護膜の表
面にプラズマＣＶＤ法などにより厚さがたとえば約６０
０オングストロームのアモルファスのシリコン膜などの
半導体膜１２を形成する（半導体膜形成工程）。半導体
膜１２としてアモルファスのシリコン膜を形成した場合
には、アモルファスのシリコン膜に対してレーザアニー
ルまたは急速熱処理などの方法で結晶化を行い、半導体
膜１２をポリシリコン膜としておく。レーザアニール法
では、たとえば、エキシマレーザのビーム長が４００ｍ
ｍのラインビームを用い、その出力強度はたとえば２０
０ｍＪ／ｃｍ²である。ラインビームについてはその幅
方向におけるレーザ強度のピーク値の９０％に相当する
部分が各領域毎に重なるようにラインビームを走査して
いく。

【００２６】次に、図２（Ｃ）に示すように、ポリシリ
コン膜となった半導体膜１２をフォトリソグラフィ技術
を用いてパターニングし、島状の半導体膜１２とする。
これまでの工程を行う間に、ＴＦＴのしきい値を調整す
ることを目的に低濃度の不純物を導入しておくことがあ
る。

【００２７】次に、図２（Ｄ）に示すように、半導体膜
１２の表面に対して、ＴＥＯＳ（テトラエトキシシラ
ン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法
などにより厚さがたとえば約１０００オングストローム
のシリコン酸化膜からなるゲート絶縁膜１３を形成する
（ゲート絶縁膜形成工程）。

【００２８】次に、ゲート絶縁膜１３の表面にタンタル
などの導電膜をスパッタ法などにより形成した後、それ
をパターニングし、ゲート電極１４を形成する（ゲート
電極形成工程）。

【００２９】次に、詳しくは後述するが、基板１１ごと
電解液に浸漬するとともに、この基板１１に対して対極
を配置し、この対極とゲート電極１４との間に通電する
ことによって陽極酸化を行う。その結果、図２（Ｅ）に
示すように、ゲート電極１４の上面部および側面部に膜
厚が約０．１μｍ〜約１．３μｍの陽極酸化皮膜５０
（タンタル酸化物）が形成される（陽極酸化工程）。

【００３０】次に、オフセットゲート構造のＮ型（第１
導電型）のＴＦＴを製造する場合には、図２（Ｆ）に示
すように、上面部および側面部に陽極酸化皮膜５０を形
成したゲート電極１４をマスクとして、リンイオンなど
の高濃度Ｎ型（高濃度第１導電型）の不純物をたとえば
約３×１０¹⁵ｃｍ^-2のドーズ量で打ち込む（高濃度第１
導電型不純物導入工程）。その結果、シリコン膜１２に
はゲート電極１４の端部から所定の距離（０．１μｍ〜
約１．３μｍ）を隔てた領域に不純物濃度が約３×１０
²⁰ｃｍ^-3のソース・ドレイン領域１５が形成される。

【００３１】次に、必要に応じてフォーミングガス中な
どで熱処理を行い、半導体膜１２に導入した不純物を活
性化した後、図１に示すように、ゲート電極１４の表面
側（陽極酸化皮膜５０の表面側）に、ＴＥＯＳ（テトラ
エトキシシラン）や酸素ガスなどを原料ガスとしてプラ
ズマＣＶＤ法などにより厚さがたとえば約５０００オン
グストロームのシリコン酸化膜からなる層間絶縁膜１８
を形成する。次に、層間絶縁膜１８にコンタクトホール
を形成し、しかる後に、層間絶縁膜１８のコンタクトホ
ールを介して、ソース・ドレイン領域１５に電気的接続
するソース電極５１およびドレイン電極５２をそれぞれ
形成する。

【００３２】なお、液晶表示パネル用のアクティブマト
リクス基板上において、ＴＦＴ１０を画素スイッチング
用として製造する場合には、ソース電極５１はアルミニ
ウムまたはその合金などからなるデータ線の一部であ
り、ゲート電極１４はタンタルなどからなる走査線の一
部である。また、ドレイン電極５２はＩＴＯ膜などの透
明電極からなる画素電極である。

【００３３】不純物の導入方法としては、たとえば、ド
ーパントガスから発生した全てのイオンを質量分離せず
に打ち込む方法、いわゆるイオンドーピング法を用いる
ことができる。この方法で、たとえば、Ｎ型の不純物を
高濃度に打ち込む場合には、ＰＨ₃を約５％含み、残部
が水素ガスからなる混合ガスを用い、この混合ガスから
発生する全てのイオンを質量分離せずに打ち込む。これ
に対して、Ｎ型の不純物を低濃度に打ち込む場合には、
ＰＨ₃を約５％含み、残部が水素ガスからなる混合ガス
から発生する全てのイオンを質量分離せずに打ち込んだ
後、純水素ガスから発生するイオンを質量分離せずに打
ち込んで、シリコン膜中の不整結合を終端化することが
好ましい。さらに、不純物の導入方法については、イオ
ン注入法やイオンドーピング法の他にも、プラズマドー
ピング法、レーザドーピング法などを用いてもよい。

【００３４】また、Ｐ型（第２導電型）のオフセットゲ
ート構造のＴＦＴを製造する場合には、図２（Ｆ）に示
した工程で高濃度Ｎ型（低濃度第１導電型）の不純物に
代えてボロンイオンなどの高濃度Ｐ型（高濃度第２導電
型）の不純物をたとえば約２×１０¹⁵ｃｍ^-2のドーズ量
で打ち込む。

【００３５】（陽極酸化工程の一例）図２（Ｅ）を参照
して説明した陽極酸化工程において、通常の陽極酸化で
はゲート電極１４上に薄い陽極酸化皮膜しか形成できな
いことから、本形態に係るＴＦＴの製造方法では、図３
に示す装置で陽極酸化を行う。図３に示す装置では、電
解槽１０１には、タンタルの陽極酸化を行うための０．
０１ｗｔ％のクエン酸水溶液などの電解液１０２を入れ
てあり、基板１１を白金などの対向電極１０３と対向す
るように配置する。電解槽１０１は蓋１０４で完全に密
閉可能である。電解槽１０１内には、温度コントローラ
１０５で電解液１０２を所定の温度に加熱、制御するた
めの温度センサ１０６およびヒータ１０７が配置されて
いる。従って、密閉された電解槽１０１内でヒータ１０
７によって電解液１０２を加熱すると、その内圧が上昇
する。このときの圧力は圧力ゲージ１０８で監視する。
それ故、この装置において、直流電源１０９によって基
板１１側のゲート電極１４と対向電極１０３との間に直
流電流を流せば、〜約２００℃の高温、かつ、その飽和
水蒸気圧に相当する〜約２０ｋｇｆ／ｃｍ²の高圧下で
陽極酸化を行うことができる。

【００３６】その結果、ゲート電極１４表面には、図４
および図５を参照して以下に説明するように、通常の陽
極酸化では得られない位、高い成膜速度で、かつ、厚い
陽極酸化皮膜５０を得ることができる。なお、このよう
に高い成膜速度で、かつ、厚い陽極酸化皮膜５０を得る
ことができる理由については、現在、ゲート電極１４表
面では、陽極酸化反応に水熱反応が寄与しているものと
考えられる。

【００３７】図４および図５はそれぞれ、ゲート電極１
４として用いたタンタルに対する陽極酸化において、そ
の電解時間と成膜速度との関係を示すグラフ、および印
加電圧と最終膜厚との関係を示すグラフである。

【００３８】まず、図４には、図３を参照して説明した
高温（１５０℃）、高圧（１５ｋｇｆ／ｃｍ²）下で陽
極酸化したときの電解時間と成膜速度との関係を実線Ｌ
４１で示し、従来の条件（Ｒ．Ｔ、大気圧下）下で陽極
酸化したときの電解時間と成膜速度との関係を実線Ｌ４
２で示してある。この図からわかるように、本形態の陽
極酸化方法によれば、成膜速度が約２倍である。

【００３９】また、図５には、図３を参照して説明した
高温（１５０℃）、高圧（１５ｋｇｆ／ｃｍ²）下で陽
極酸化したときの印加電圧と成膜速度との関係を実線Ｌ
４３で示し、従来の条件（Ｒ．Ｔ、大気圧下）下で陽極
酸化したときの印加電圧と成膜速度との関係を実線Ｌ４
４で示してある。この図からわかるように、従来の陽極
酸化方法では２００ｖの印加で約０．４μｍの陽極酸化
皮膜しか得られないのに対して、本形態の陽極酸化方法
によれば、同じ２００ｖの印加で約０．７μｍの陽極酸
化皮膜５０を得ることができる。しかも、本形態の陽極
酸化方法によれば、前記したように、印加電圧を上げる
ことによって約１．３μｍ程度の陽極酸化皮膜５０を得
ることもできる。

【００４０】（陽極酸化工程の別の例）図２（Ｅ）を参
照して説明した陽極酸化工程において、通常の陽極酸化
では得られないような厚い陽極酸化皮膜を得るという観
点からは、図６に示す装置で陽極酸化を行ってもよい。
図６に示す装置では、電解槽２０１には、タンタルの陽
極酸化を行うための０．０１ｗｔ％のクエン酸水溶液な
どの電解液２０２を入れてあり、基板１１を上向きに配
置する。基板１１の側方位置には対極２０３が配置さ
れ、直流電源２０９によって、基板１１側のゲート電極
１４と対極２０３との間に直流電流を流せば陽極酸化を
行うことができる。ここで、基板１１に向けては、光源
２０４から反射ミラー２０５を介して光エネルギーＬＢ
を照射するようになっている。従って、ゲート電極１４
は光エネルギーを受けながら陽極酸化されることにな
る。その結果、ゲート電極１４表面には、図７を参照し
て説明するように、通常の陽極酸化では得られない位、
厚い陽極酸化皮膜５０を得ることができ、しかも、その
時の成膜速度は高い。このように高い成膜速度で、か
つ、厚い陽極酸化皮膜５０を得ることができる理由につ
いては、現在、ゲート電極１４の表面が光エネルギーで
活性化された状態で陽極酸化されるからと考えられる。

【００４１】図７は、ゲート電極１４として用いたタン
タルに対する陽極酸化において、印加電圧と最終膜厚と
の関係を示すグラフである。

【００４２】図７には、図６を参照して説明したように
光エネルギーを照射しながら陽極酸化したときの印加電
圧と成膜速度との関係を実線Ｌ５３で示し、従来の条件
（光照射なし）で陽極酸化したときの印加電圧と成膜速
度との関係を実線Ｌ５４で示してある。この図からわか
るように、従来の陽極酸化方法では２００ｖの印加で約
０．３μｍの陽極酸化皮膜しか得られないのに対して、
本形態の陽極酸化方法によれば、同じ２００ｖの印加で
約０．８μｍの陽極酸化皮膜を得ることができる。しか
も、本形態の陽極酸化方法によれば、前記したように、
印加電圧を上げることによって約１．５μｍ程度の陽極
酸化皮膜を得ることもできる。

【００４３】（本形態の効果）このように、本形態に係
るＴＦＴ１０の製造方法では、ゲート電極１４の端部か
ら所定の寸法を隔てた領域に不純物を選択的に導入して
ソース・ドレイン領域１５を形成する際には、予め、前
記の陽極酸化工程でゲート電極１４に対して陽極酸化皮
膜５０を形成しておく。従って、陽極酸化皮膜５０を形
成した後のゲート電極１４をマスクとして半導体膜１２
に不純物を導入すると、レジストマスクを用いなくて
も、半導体膜１２のうち、ゲート電極１４に遮られてい
る部分と、ゲート電極１４の側面部に形成された陽極酸
化皮膜５０に遮られている部分には不純物が導入されな
い。それ故、ゲート電極１４の側面部に形成された陽極
酸化皮膜５０の厚さに相当するオフセット長をもつオフ
セットゲート構造のＴＦＴ１０を製造できる。ここで、
陽極酸化皮膜５０はあくまで陽極酸化によりゲート電極
１４の上面部および側面部に堆積させたものであるた
め、その膜厚は陽極酸化時の通電量（電気量）で制御で
きる。すなわち、前記の陽極酸化を行う際の通電量さえ
一定であれば、一定の厚さの陽極酸化皮膜５０を形成で
きるので、同一の基板１１上に多数のＴＦＴ１０を製造
する場合でも、各ゲート電極１４に対して堆積させた陽
極酸化皮膜５０の膜厚はばらつかない。よって、レジス
トマスクを利用した場合と違って、レジストマスクとゲ
ート電極１４との間に位置合わせ誤差に起因するオフセ
ット長のばらつきがないので、オフセットゲート構造の
ＴＦＴ１０を製造した場合でもそのオン電流やオフリー
ク電流のばらつきを著しく低減することができる。たと
えば、オフセットゲート構造のＴＦＴ１０を作り込んだ
ときに、そのオフセット長と、セルフアライン構造のＴ
ＦＴにおけるオン電流に対するオフセットゲート構造の
ＴＦＴにおけるオン電流の比およびそのばらつきとの関
係は、図１７に実線Ｌ３２で示す関係となり、ばらつき
を著しく抑えることができる。

【００４４】また、本形態で行う陽極酸化工程は一般的
な陽極酸化方法ではなく、図３ないし図７を参照して説
明したように、高温、高圧下での陽極酸化、または光エ
ネルギーを照射しながらの陽極酸化である。これらいず
れの方法でも、高い成膜速度で厚い陽極酸化皮膜５０を
形成できるので、オフリーク電流を所定のレベルまで低
減するのに十分なオフセット長をもつＴＦＴ１０を形成
することができる。

【００４５】さらに、本形態ではゲート電極１４の表面
および側面部に形成した陽極酸化皮膜５０はあくまで酸
化物であり、絶縁性や耐熱性の面からみてそのまま残し
てもＴＦＴ１０の特性や信頼性を低下させることはな
い。

【００４６】［実施の形態２］図８は、本形態に係るＴ
ＦＴの製造方法の基本的な構成を示す工程断面図であ
る。なお、図８（Ａ）に示す基板１１、図８（Ｂ）に示
す半導体膜形成工程、図８（Ｃ）に示すパターニング工
程、図８（Ｄ）に示すゲート電極形成工程は、実施の形
態１として図２（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）を参照
して説明した各工程と共通するので、ここでは図８
（Ｄ）に示す工程以降について説明する。

【００４７】本形態では、前記の陽極酸化工程と不純物
導入工程の順を入れ換えた構成になっており、図８
（Ｄ）に示すように、ゲート電極１４を形成した後、そ
のまま、ゲート電極１４をマスクとして、リンイオンな
どの高濃度Ｎ型（高濃度第１導電型）の不純物をたとえ
ば約３×１０¹⁵ｃｍ^-2のドーズ量で打ち込んで、この段
階ではゲート電極１４にセルフアライン的にソース・ド
レイン領域１５を形成しておく。

【００４８】次に、図８（Ｅ）に示すように陽極酸化工
程を行い、ゲート電極１４の上面部および側面部に陽極
酸化皮膜５０を形成する。この陽極酸化工程としては、
実施の形態１と同様、図３ないし図７を参照して説明し
たように、高温、高圧下での陽極酸化、または光エネル
ギーを照射しながらの陽極酸化を行う。このため、高い
成膜速度で、〜１．３μｍといった厚い陽極酸化皮膜５
０を形成できる。

【００４９】その結果、図９に示すように、ゲート電極
１４の上面部および側面部は、陽極酸化膜５０となった
分だけ、小さくなるので、陽極酸化工程を行う前まで
は、ゲート電極１４に対してセルフアラインで形成され
ていたソース・ドレイン領域１５は、陽極酸化工程後に
はゲート電極１４の端部からオフセット長Ｌ_os分だけず
れた領域に位置することになる。

【００５０】このように構成した場合には、陽極酸化膜
５０の膜厚がそのままオフセット長Ｌ_osとならないもの
の、図３ないし図７を参照して説明したように、陽極酸
化工程では、高温、高圧下での陽極酸化、または光エネ
ルギーを照射しながらの陽極酸化を行うため、高い成膜
速度で、〜１．３μｍといった厚い陽極酸化皮膜５０を
形成できる。それ故、オフリーク電流を低減するのに十
分なオフセット長をもつＴＦＴ１０を製造できる。ま
た、本形態でも、陽極酸化皮膜５０はあくまで電解反応
によりゲート電極１４の上面部および側面部に堆積させ
たものであるため、その膜厚は電解反応時の通電量（電
気量）で制御できる。すなわち、前記の電解反応を行う
際の通電量さえ一定であれば、一定の厚さの陽極酸化皮
膜５０を形成でき、同一基板上に多数のＴＦＴを製造す
る場合でも、各ゲート電極１４に対して堆積させた陽極
酸化皮膜５０の膜厚はばらつかない。よって、レジスト
マスクとゲート電極１４との間に位置合わせ誤差に起因
するオフセット長のばらつきがないので、オフセットゲ
ート構造のＴＦＴ１０を製造した場合でもそのオン電流
やオフリーク電流のばらつきを著しく低減することがで
きる。

【００５１】［実施の形態３］実施の形態１、２に係る
ＴＦＴの製造方法を利用して、液晶表示パネル用のアク
ティブマトリクス基板を製造する方法を説明する。

【００５２】（アクティブマトリクス基板の構成）図１
０（Ａ）は、液晶表示パネルに用いられる駆動回路内蔵
型のアクティブマトリクス基板の構成を模式的に示すブ
ロック図、図１０（Ｂ）はその駆動回路を構成するＣＭ
ＯＳ回路の回路図である。

【００５３】図１０（Ａ）に示すように、液晶表示パネ
ルのアクティブマトリクス用の基板１１上には、データ
線９０および走査線９１で区画形成された画素領域を有
し、そこには、画素用ＴＦＴ１０を介して画像信号が入
力される液晶セルの液晶容量９４が存在する。データ線
９０に対しては、シフトレジスタ８４、レベルシフタ８
５、ビデオライン８７、アナログスイッチ８６を備える
データドライバ部８２がアクティブマトリクス基板上に
形成されている。走査線９１に対しては、シフトレジス
タ８８およびレベルシフタ８９を備える走査ドライバ部
８３がアクティブマトリクス基板上に形成されている。
画素領域には、前段の走査線９１との間に保持容量９３
が形成されることがあり、この保持容量９３は、液晶セ
ル（液晶容量９４）での電荷の保持特性を高める機能を
有している。

【００５４】データドライバ部８２や走査ドライバ部８
３では、図１０（Ｂ）に示すように、Ｎ型の駆動回路用
ＴＦＴ２０とＰ型の駆動回路用ＴＦＴ３０とによってＣ
ＭＯＳ回路が構成されている。従って、駆動回路内蔵型
のアクティブマトリクス基板では、導電型および用途か
らみて３種類のＴＦＴ１０、２０、３０が用いられてい
るといえる。

【００５５】（アクティブマトリクス基板の製造方法
１）そこで、本形態では、実施の形態１、２を参照して
説明したＴＦＴの製造方法を利用して、アクティブマト
リクス基板を製造する方法を説明する。この場合には、
アクティブマトリクス基板の各ＴＦＴ１０、２０、３０
のゲート電極のうち、任意のゲート電極に所定の条件で
陽極酸化を行えるよう、図１０（Ａ）に示すように、全
ての画素用ＴＦＴ１０の各ゲート電極に電気的接続する
給電パターン１０１および端子１０２、全てのＮ型の駆
動回路用ＴＦＴ２０の各ゲート電極に電気的接続する給
電パターン２０１および端子２０２、および全てのＰ型
の駆動回路用ＴＦＴ３０の各ゲート電極に電気的接続す
る給電パターン３０１および端子３０２のうち、必要な
ものを他の配線層の形成工程を適宜援用しながら形成し
ておく。ここで、給電パターン１０１、２０１、３０１
は、互いに電気的に独立しているものとして形成すれ
ば、陽極酸化工程において、各ゲート電極に対する給電
条件を変えることができる。

【００５６】たとえば、図１０（Ａ）、図１１におい
て、給電パターン１０１および端子１０２を用いて全て
の画素用ＴＦＴ１０の各ゲート電極１４に給電し、全て
の画素用ＴＦＴ１０のゲート電極１４の表面に対して、
実施の形態１と同様、高温、高圧下での陽極酸化、また
は光エネルギーを照射しながらの陽極酸化を行い、陽極
酸化膜５０を形成する。これに対して、Ｎ型の駆動回路
用ＴＦＴ２０とＰ型の駆動回路用ＴＦＴ３０のゲート電
極２４、３４については陽極酸化しない。しかる後に、
それぞれ逆導電型の不純物が導入されないようにレジス
トマスクを形成した状態で、Ｎ型およびＰ型の不純物を
半導体膜１２、２２、３２にそれぞれ導入し、ソース・
ドレイン領域１５、２５、３５を形成する。その結果、
図１１に示すように、同一の基板１１上で、画素用ＴＦ
Ｔ１０は全てオフセットゲート構造となり、Ｎ型の駆動
回路用ＴＦＴ２０とＰ型の駆動回路用ＴＦＴ３０は全て
セルフアライン構造となる。

【００５７】なお、本例および以下に説明するいずれの
形態でも、陽極酸化工程が終了した後には、これらの給
電パターン１０１、２０１、３０１、および端子１０
２、２０２、３０２は、各ゲート電極から電気的に切り
離すので、液晶表示パネルの動作に支障がない。また、
実施の形態２のように不純物を導入してから陽極酸化工
程を行ってもよいことは勿論である。

【００５８】（アクティブマトリクス基板の製造方法
２）また、図１０（Ａ）、図１２において、実施の形態
１と同様、高温、高圧下での陽極酸化、または光エネル
ギーを照射しながらの陽極酸化を行う際に、給電パター
ン１０１および端子１０２を用いて全ての画素用ＴＦＴ
１０の各ゲート電極１４に高い印加電圧（大きな通電
量）を給電して、画素用ＴＦＴ１０のゲート電極１４の
全てに厚い陽極酸化膜５０を形成する一方、給電パター
ン２０１、３０１および端子２０２、３０２を用いて全
てのＮ型の駆動回路用ＴＦＴ２０とＰ型の駆動回路用Ｔ
ＦＴ３０の各ゲート電極２４、３４に低い印加電圧（小
さな通電量）を給電して、Ｎ型の駆動回路用ＴＦＴ２０
とＰ型の駆動回路用ＴＦＴ３０の各ゲート電極２４、２
５全てに薄い陽極酸化膜５０を形成してもよい。この場
合にも、それぞれ逆導電型の不純物が導入されないよう
にレジストマスクを形成した状態で、Ｎ型およびＰ型の
不純物を半導体膜１２、２２、３２にそれぞれ導入し、
ソース・ドレイン領域１５、２５、３５を形成する。そ
の結果、図１２に示すように、同一の基板１１上で、画
素用ＴＦＴ１０の全てがオフセット長の長いＴＦＴとな
り、Ｎ型の駆動回路用ＴＦＴ２０とＰ型の駆動回路用Ｔ
ＦＴ３０の全てがオフセット長の短いＴＦＴとなる。

【００５９】（アクティブマトリクス基板の製造方法
３）また、図１０（Ａ）において、給電パターン１０
１、給電パターン２０１および給電パターン３０１が電
気的に接続している場合でも、光エネルギーを照射しな
がらの陽極酸化を利用した場合には、図１２に示すよう
に、オフセット長の長い画素用ＴＦＴ１０と、オフセッ
ト長の短いＮ型の駆動回路用ＴＦＴ２０、およびオフセ
ット長の短いＰ型の駆動回路用ＴＦＴ３０を同一の基板
１１上に形成することができる。すなわち、陽極酸化工
程において、全てのＴＦＴ１０、２０、３０のゲート電
極１４、２４、３４に同じ電圧を印加しながらも、画素
領域（全ての画素用ＴＦＴ１０の各ゲート電極１４）に
強い光エネルギーを照射して、画素用ＴＦＴ１０のゲー
ト電極１４の全てに厚い陽極酸化膜５０を形成する一
方、駆動回路部（Ｎ型の駆動回路用ＴＦＴ２０とＰ型の
駆動回路用ＴＦＴ３０の各ゲート電極２４、３４）には
光エネルギーを照射しないか、あるいは照射しても弱い
光エネルギーしか照射せず、Ｎ型の駆動回路用ＴＦＴ２
０とＰ型の駆動回路用ＴＦＴ３０の各ゲート電極２４、
３４の全てに薄い陽極酸化皮膜５０しか形成しない。こ
の場合にも、それぞれ逆導電型の不純物が導入されない
ようにレジストマスクを形成した状態で、Ｎ型およびＰ
型の不純物を半導体膜１２、２２、３２にそれぞれ導入
し、ソース・ドレイン領域１５、２５、３５を形成す
る。その結果、図１２に示すように、光照射パターンを
変えるだけで、同一の基板１１上で、画素用ＴＦＴ１０
の全てがオフセット長の長いＴＦＴとなり、Ｎ型の駆動
回路用ＴＦＴ２０とＰ型の駆動回路用ＴＦＴ３０の全て
がオフセット長の短いＴＦＴとなる。

【００６０】なお、本願明細書では、第１導電型をＮ型
とし、第２導電型をＰ型としたが、逆にしてもよい。す
なわち、実施の形態３において画素用ＴＦＴをＰ型で構
成してもよい。さらに、実施の形態３にそれぞれ示した
３つのタイプのＴＦＴについては、その組み合わせを適
宜、変えた形態で同一基板上に形成してもよい。

【００６１】上記の実施例で形成されたアクティブマト
リクス基板を用いて、図示しないが、対向電極を有する
対向基板とが適当な間隔をおいて配置されるとともに、
アクティブマトリクス基板と対向基板との間隔内に液晶
を封入して、液晶表示パネルを製造することができる。

【００６２】

【発明の効果】以上説明したように、本発明に係るＴＦ
Ｔの製造方法では、ゲート電極の端部から所定の寸法を
隔てた領域にソース・ドレイン領域を形成するのに、高
温、高圧下での陽極酸化、または光エネルギーを照射し
ながらの陽極酸化によってゲート電極の側面部に形成し
た陽極酸化皮膜を利用する。たとえば、不純物導入の前
に陽極酸化皮膜を形成した場合には、陽極酸化皮膜の厚
さに相当するオフセット長をもつオフセットゲート構造
のＴＦＴを製造できる。ここで、陽極酸化皮膜はあくま
で陽極酸化によりゲート電極の側面部に堆積させたもの
であるため、その膜厚は陽極酸化時の通電量（電気量）
で制御できる。すなわち、前記の陽極酸化を行う際の通
電量さえ一定であれば、一定の厚さの陽極酸化皮膜を形
成でき、同一基板上に多数のＴＦＴを製造する場合で
も、各ゲート電極に対して堆積させた陽極酸化皮膜の膜
厚はばらつかない。よって、レジストマスクを利用した
場合と違って、レジストマスクとゲート電極との間に位
置合わせ誤差に起因するオフセット長のばらつきがない
ので、オフセットゲート構造のＴＦＴを製造した場合で
もそのオン電流やオフリーク電流のばらつきを著しく低
減することができる。しかも、陽極酸化工程では、高
温、高圧下での陽極酸化、または光エネルギーを照射し
ながらの陽極酸化を行うため、厚い陽極酸化皮膜でも形
成可能である。それ故、オフリーク電流を所定のレベル
まで低減するのに十分なオフセット長をもつＴＦＴを形
成することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係るＴＦＴの構造を示
す縦断面図である。

【図２】本発明の実施の形態１に係るＴＦＴの製造方法
を示す工程断面図である。

【図３】本発明を適用したＴＦＴの製造方法で行う陽極
酸化方法を模式的に示す説明図である。

【図４】図３に示す陽極酸化方法において、ゲート電極
として用いたタンタルに陽極酸化を行ったときの電解時
間と成膜速度との関係を示すグラフである。

【図５】図３に示す陽極酸化方法において、ゲート電極
として用いたタンタルに陽極酸化を行ったときの印加電
圧と最終膜厚との関係を示すグラフである。

【図６】本発明を適用したＴＦＴの製造方法で行う別の
陽極酸化方法を模式的に示す説明図である。

【図７】図６に示す陽極酸化方法において、ゲート電極
として用いたタンタルに陽極酸化を行ったときの印加電
圧と最終膜厚との関係を示すグラフである。

【図８】本発明の実施の形態２に係るＴＦＴの製造方法
を示す工程断面図である。

【図９】本発明の実施の形態２に係るＴＦＴの構造を示
す縦断面図である。

【図１０】（Ａ）は、液晶表示装置のアクティブマトリ
クス基板の説明図、（Ｂ）は、そのＣＭＯＳ回路を示す
説明図である。

【図１１】本発明に実施の形態３に係る液晶表示パネル
用のアクティブマトリクス基板の製造方法を説明するた
めの断面図である。

【図１２】本発明に実施の形態３に係る液晶表示パネル
用のアクティブマトリクス基板の別の製造方法を説明す
るための断面図である。

【図１３】セルフアライン構造のＴＦＴの伝達特性を示
すグラフである。

【図１４】オフセットゲート構造のＴＦＴの伝達特性を
示すグラフである。

【図１５】ＴＦＴのオフセット長と、セルフアライン構
造のＴＦＴにおけるオフリーク電流に対するオフセット
ゲート構造のＴＦＴにおけるオフリーク電流の比および
そのばらつきとの関係を示すグラフである。

【図１６】従来のＬＤＤ構造またはオフセットゲート構
造のＴＦＴの製造方法を示す工程断面図である。

【図１７】ＴＦＴのオフセット長と、セルフアライン構
造のＴＦＴにおけるオン電流に対するオフセットゲート
構造のＴＦＴにおけるオン電流の比、およびそのばらつ
きとの関係を示すグラフである。

【符号の説明】

１０、２０Ｎ型のＴＦＴ１１基板１２、２２、３２半導体膜１３ゲート絶縁膜１４、２４、３４ゲート電極１５、２５、３５ソース・ドレイン領域３０Ｐ型のＴＦＴ５０陽極酸化皮膜

Claims

【特許請求の範囲】

【請求項１】基板に、ゲート電極に対してゲート絶縁
膜を介して対峙するチャネル領域、および該チャネル領
域に接続するソース・ドレイン領域を備える薄膜トラン
ジスタの製造方法において、前記ソース・ドレイン領域を形成するための半導体膜、
前記ゲート絶縁膜、および前記ゲート電極を順次形成し
た以降、前記ゲート電極の表面部および側面部に高温、
高圧下での陽極酸化により陽極酸化皮膜を形成する陽極
酸化工程と、前記陽極酸化皮膜を形成したゲート電極を
マスクとして前記半導体膜に不純物を導入する不純物導
入工程とを有することを特徴とする薄膜トランジスタの
製造方法。
【請求項２】基板に、ゲート電極に対してゲート絶縁
膜を介して対峙するチャネル領域、および該チャネル領
域に接続するソース・ドレイン領域を備える薄膜トラン
ジスタの製造方法において、前記ソース・ドレイン領域を形成するための半導体膜、
前記ゲート絶縁膜、および前記ゲート電極を順次形成し
た以降、前記ゲート電極をマスクとして前記半導体膜に
不純物を導入する不純物導入工程と、該不純物導入工程
の後に前記ゲート電極の表面部および側面部に高温、高
圧下での陽極酸化により陽極酸化皮膜を形成する陽極酸
化工程とを有することを特徴とする薄膜トランジスタの
製造方法。
【請求項３】基板に、ゲート電極に対してゲート絶縁
膜を介して対峙するチャネル領域、および該チャネル領
域に接続するソース・ドレイン領域を備える薄膜トラン
ジスタの製造方法において、前記ソース・ドレイン領域を形成するための半導体膜、
前記ゲート絶縁膜、および前記ゲート電極を順次形成し
た以降、前記ゲート電極に光エネルギーを照射しながら
の陽極酸化により前記ゲート電極の表面部および側面部
に陽極酸化皮膜を形成する陽極酸化工程と、前記陽極酸
化皮膜を形成したゲート電極をマスクとして前記半導体
膜に不純物を導入する不純物導入工程とを有することを
特徴とする薄膜トランジスタの製造方法。
【請求項４】基板に、ゲート電極に対してゲート絶縁
膜を介して対峙するチャネル領域、および該チャネル領
域に接続するソース・ドレイン領域を備える薄膜トラン
ジスタの製造方法において、前記ソース・ドレイン領域を形成するための半導体膜、
前記ゲート絶縁膜、および前記ゲート電極を順次形成し
た以降、前記ゲート電極をマスクとして前記半導体膜に
不純物を導入する不純物導入工程と、該不純物導入工程
の後に前記ゲート電極に光エネルギーを照射しながらの
陽極酸化により前記ゲート電極の表面部および側面部に
陽極酸化皮膜を形成する陽極酸化工程とを有することを
特徴とする薄膜トランジスタの製造方法。
【請求項５】請求項１ないし４のいずれかにおいて、
前記基板上には前記半導体膜、前記ゲート絶縁膜、およ
び前記ゲート電極をそれぞれ複数形成した以降、前記の
複数のゲート電極のうち、一部のゲート電極のみに前記
陽極酸化工程で陽極酸化を行い、その他のゲート電極に
は前記陽極酸化工程で陽極酸化を行わないことにより、
前記のオフセットゲート構造の薄膜トランジスタと、セ
ルフアライン構造の薄膜トランジスタとを同一基板上に
形成することを特徴とする薄膜トランジスタの製造方
法。
【請求項６】請求項３または４において、前記基板上
には前記半導体膜、前記ゲート絶縁膜、および前記ゲー
ト電極をそれぞれ複数形成した以降、前記の複数のゲー
ト電極のうち、一部のゲート電極に前記陽極酸化工程で
強い光エネルギーを照射しながらの陽極酸化を行い、そ
の他のゲート電極には前記陽極酸化工程で光エネルギー
を照射せずにまたは弱い光エネルギーを照射しながら陽
極酸化を行うことにより、オフセット長の異なる薄膜ト
ランジスタを同一基板上に形成することを特徴とする薄
膜トランジスタの製造方法。
【請求項７】請求項１ないし６のいずれかに規定する
薄膜トランジスタの製造方法を利用して形成されたアク
ティブマトリクス基板と、対向電極を有する対向基板と
が適当な間隔をおいて配置されるとともに、該アクチィ
ブマトリクス基板と該対向基板との間隔内に液晶が封入
されていることを特徴とする液晶パネルの製造方法。