JPH10261637A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10261637A
JPH10261637A JP6457697A JP6457697A JPH10261637A JP H10261637 A JPH10261637 A JP H10261637A JP 6457697 A JP6457697 A JP 6457697A JP 6457697 A JP6457697 A JP 6457697A JP H10261637 A JPH10261637 A JP H10261637A
Authority
JP
Japan
Prior art keywords
insulating film
metal wiring
sidewall
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6457697A
Other languages
English (en)
Inventor
Shigenori Sakamori
重則 坂森
Hiroki Shinkawata
裕樹 新川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6457697A priority Critical patent/JPH10261637A/ja
Publication of JPH10261637A publication Critical patent/JPH10261637A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 従来の半導体装置においては、第一の金属配
線上に絶縁膜を介して第二の金属配線を形成した場合、
絶縁膜が薄い場合は第二の金属配線のパターニングの際
にエッチング残りが形成され、絶縁膜が厚い場合は半導
体装置の垂直方向の寸法が全体的に大きくなっていた。 【解決手段】 この発明による半導体装置では、その表
面に第一の絶縁膜を積層した半導体基板上に形成された
第一の金属配線上に同じ形状の絶縁膜を積層し、その絶
縁膜と第一の金属配線の側断面に付着させて、その断面
形状が絶縁膜の上面近傍で肩部を有し、第一の絶縁膜の
表面近傍において緩やかな傾斜を持つサイドウォールを
形成する。サイドウォールが穏やかな傾斜を持っている
ことで表面の垂直段差を低減でき、第二の金属配線の形
成を良好に行うことができ、また垂直方向の寸法が増加
することもない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置全般
に適応可能な構造、及びその製造方法にかかわるもので
あり、半導体装置の表面に生じる段差の影響を低減で
き、良好な電気特性を得ることが可能な半導体装置、及
びその製造方法に関するものである。
【0002】
【従来の技術】図14(a)及び図14(b)は、従来
の半導体装置の断面構造を示すものである。この図14
において、符号101は半導体基板、102aは半導体
基板101の表面にパターニングされた下層配線等の構
成を覆うように積層された絶縁膜(下層配線等は図示し
ない。)、103は絶縁膜102a、102b上に形成
された第一の金属配線、104は第一の金属配線103
の表面を含む絶縁膜102a、102bの表面に積層さ
れた絶縁膜、105は絶縁膜104上に形成された第二
の金属配線をそれぞれ示している。
【0003】図14(a)に示すように、この第一の金
属配線103の側断面に付着した絶縁膜104の表面は
第一の金属配線103の膜厚に相当する段差が形成され
た状態となっている。この段差部分には、第二の金属配
線105のパターニング(エッチング)の際に、絶縁膜
104の全面に積層される第二の金属配線105を構成
する導電物質の一部が残され、エッチング残り106を
形成してしまう。このエッチング残り106が形成され
ると、例えば配線間ショートの原因となるなど、半導体
装置の電気特性を著しく劣化させることが知られてい
る。
【0004】また、図14(b)は半導体基板101の
表面上も下層配線が疎らに配置された領域、又は半導体
基板101表面上に下層配線等の素子が含まれていない
領域を示しており、この図14(b)に付した符号で、
既に説明のために用いた符号と同一符号は同一、若しく
は相当部分を示し、102bは、先述の絶縁膜102a
とは異なり、半導体基板101の表面に下層配線等の素
子を含んでいない絶縁膜であり、素子が形成されていな
い分だけ絶縁膜102b自体の厚さは102aの厚さよ
りも小さくなっているものである。
【0005】さらに、この図14(b)は、この発明が
解決しようとする課題の理解を助けるために示されたも
のであり、絶縁膜104の表面に第一の金属配線103
の形成による垂直段差がない場合の断面図を示してお
り、第一の金属配線103に段差が無ければ、その上に
絶縁膜104を介して第二の金属配線105を形成する
際に、同時にエッチング残り106が形成されないこと
が分かる。
【0006】また、エッチング残り106を形成しない
ために、絶縁膜104を大きな膜厚となるように積層す
るという方法もある。この場合は配線間距離lの2分の
1以上の膜厚となるように絶縁膜104を積層しなくて
はならない。さらに、その後、CMP(Chemical Mecha
nical Polishing)法によって絶縁膜104表面の垂直
段差を解消するか、若しくは下層の素子に悪影響を与え
ることがない場合はリフローを行う等の処理を加えるこ
とによって第二の金属配線105を形成する面を平坦に
することができ、第二の金属配線105のパターニング
の際、同時にエッチング残り106を形成することがな
い。しかし、この場合は処理工程が複雑となり、製造コ
ストの増大につながってしまう上、半導体装置の垂直
(高さ)方向に寸法を大きくしてしまうという問題を有
していた。
【0007】また、段差を小さく抑制する方法として、
例えば特開平7−147332号公報に記載の技術があ
る。この公報に記載の技術によれば、配線の断面に付着
する側壁膜(サイドウォール)の形状を、その下地と接
する底面の水平方向の寸法をa、ゲート電極の膜厚をb
としたときに、a>bの関係となるように形成すること
で表面の段差を緩やかなものとすることが可能になると
されている。
【0008】しかし、この公報に記載の技術を用いた場
合には、サイドウォールは、水平方向の寸法aがゲート
電極の膜厚bよりも大きくなくてはならない点から、配
線間の距離を比較的大きくとらなくてはならず、水平方
向への素子の微細化の妨げになるという問題を有してい
た。
【0009】
【発明が解決しようとする課題】この発明は上記のよう
な問題を解決するものであり、半導体素子表面の垂直段
差を抑制し、良好な電気特性の半導体装置を得ることを
目的とするものである。
【0010】
【課題を解決するための手段】この発明の請求項1によ
る半導体装置は、少なくとも表面上に第一の絶縁膜が積
層された状態の半導体基板、上記第一の絶縁膜上に形成
された第一の金属配線、上記第一の金属配線上に積層さ
れた上記第一の金属配線と同じ形状の第二の絶縁膜、上
記第二の絶縁膜及び上記第一の金属配線の側断面に付着
して形成された絶縁膜からなるサイドウォール、上記サ
イドウォール及び上記第二の絶縁膜、上記第一の絶縁膜
の表面上に形成された第二の金属配線を含み、上記サイ
ドウォールの断面形状は、上記第二の絶縁膜の上面近傍
において肩部を有し、上記第一の絶縁膜の表面近傍にお
いては緩やかな傾斜を持つようにするものである。
【0011】また、この発明の請求項2による半導体装
置は、上記の請求項1による半導体装置の構成に加え、
さらにサイドウォールはシリコン酸化膜若しくはシリコ
ン窒化膜によって構成されるものである。
【0012】さらに、この発明の請求項3による半導体
装置は、上記の請求項1による半導体装置の構成に加
え、さらに第二の金属配線上に積層された平坦化された
表面を有する層間絶縁膜、上記層間絶縁膜の表面から半
導体基板表面の不純物拡散領域に当接するように形成さ
れたコンタクト、上記層間絶縁膜の表面に、上記コンタ
クトに接するように配置形成された上層配線を形成する
ものである。
【0013】また、この発明の請求項4による半導体装
置の製造方法は、少なくとも表面上に第一の絶縁膜が積
層された半導体基板の表面上に第一の金属配線となる第
一の導電膜と第二の絶縁膜となる絶縁膜を順次積層し、
上記第一の導電膜及び上記第二の絶縁膜となる絶縁膜に
対して選択的に異方性エッチングを行い上記第一の金属
配線及び上記第二の絶縁膜を得る第一の工程、上記第一
の絶縁膜、上記第一の金属配線の側断面、上記第二の絶
縁膜の表面にサイドウォールとなる絶縁膜を積層する第
二の工程、上記サイドウォールとなる絶縁膜に対して加
工を行い、その断面形状が、上記第二の絶縁膜の上面近
傍において肩部を有し、上記第一の絶縁膜の表面近傍に
おいては緩やかな傾斜を持つ上記サイドウォールを得る
第三の工程、上記サイドウォール及び上記第二の絶縁
膜、上記第一の絶縁膜の表面上に第二の金属配線となる
第二の導電膜を積層し、上記第二の導電膜に対して選択
的に異方性エッチングを行い上記第二の金属配線を得る
第四の工程を含むものである。
【0014】さらに、この発明の請求項5による半導体
装置の製造方法は、上記の請求項4による半導体装置の
製造方法の第二の工程において、サイドウォールとなる
絶縁膜がシリコン酸化膜から構成されている場合、C4
8ガスを用いたECR−RIEにより10mTorr
以下の低圧の条件下で処理を行い、上記サイドウォール
を得るものである。
【0015】また、この発明の請求項6による半導体装
置の製造方法は、上記の請求項4による半導体装置の製
造方法の第二の工程において、サイドウォールとなる絶
縁膜がシリコン窒化膜から構成されている場合、CHF
3ガス、CF4ガスを用いたRIEにより、低イオンエネ
ルギーの条件下で処理を行い、上記サイドウォールを得
るものである。
【0016】さらに、この発明の請求項7による半導体
装置の製造方法は、上記の請求項4による半導体装置の
製造方法の第一の工程において形成する第二の絶縁膜の
側断面は、半導体基板の表面に対して垂直に形成される
ものである。
【0017】また、この発明の請求項8記載の半導体装
置の製造方法は、上記の請求項4による半導体装置の製
造方法に加え、第二の金属配線をパターニング後、表面
が平坦化された層間絶縁膜を積層する第五の工程、上記
層間絶縁膜の表面から半導体基板の表面に当接するコン
タクトを形成する第六の工程、上記層間絶縁膜上に、上
記コンタクトに接するように上層配線を配置形成する第
七の工程を含むものである。
【0018】
【発明の実施の形態】
実施の形態1.この発明の実施の形態1について説明す
る。図1はこの発明の実施の形態1による半導体装置の
断面図を示すものであり、図1(a)は半導体基板1の
表面に例えば下層配線等の構成が含まれる領域であり、
半導体装置の構成要素である第一、第二の金属配線が密
集して配置される領域の断面図を示しており、図1
(b)は半導体基板1の表面には何等かのパターンが形
成されておらず、その表面には絶縁物質が直接積層され
た領域であり、第一、第二の金属配線の配置が疎らであ
る領域の断面図を示すものである。
【0019】図1(a)において、符号1は半導体基
板、2aは半導体基板1上に形成された下層配線等の構
成を含む絶縁膜、3は絶縁膜2a上に形成された第一の
金属配線、4は第一の金属配線3の上層に、同じ形状に
形成された絶縁膜、5は絶縁膜4及び第一の金属配線3
の側断面に密着して形成された絶縁膜からなるサイドウ
ォール、6はサイドウォール5を形成後に、さらに被処
理基板(製造過程にある半導体装置を、以下被処理基板
と称する。)上にパターニングされた第二の金属配線、
7は被処理基板上に積層された層間絶縁膜を示してい
る。
【0020】さらに8は半導体基板1の表面に形成され
た不純物領域、9は層間絶縁膜7の表面から半導体基板
1表面までの深さに形成されたコンタクトを示してお
り、このコンタクト9を介して不純物領域8と層間絶縁
膜7上に形成される上層配線10とが電気的に接続され
るものである。また、図1(b)において、付した符号
のうち、既に説明のために用いた符号と同一符号は同
一、若しくは相当部分を示すものであり、その他、2b
は絶縁膜2aと異なり、半導体基板1の表面上に下層配
線等の構成を含まない領域上に積層された絶縁膜を示し
ており、絶縁膜2bは、絶縁膜2aよりも全体的に膜厚
が小さくなっている。
【0021】また、この半導体装置の構造では、サイド
ウォール5の断面の表面形状が絶縁膜4の表面近傍では
肩部を有し、絶縁膜2a、2bの表面近傍では緩やかな
スロープを持っている。つまり、サイドウォール5と絶
縁膜2a、2bとの密着面が大きく、サイドウォール5
の下部においては、半導体基板1の表面近傍に近づくに
従って、サイドウォール5の表面と半導体基板1の表面
とが形成する角度が小さくなっており、第二の金属配線
6を形成する面の垂直段差が低減されているという特徴
がある。
【0022】次に、図1に示すような半導体装置の製造
方法について説明する。まず、図2に示すように、図1
(a)に対応する半導体基板1の表面に下層配線等を形
成後、被処理基板の表面にシリコン酸化膜からなる絶縁
膜2a、2bを積層し、さらに第一の金属配線3となる
金属膜3aを500〜2000Å程度の厚さに積層す
る。次に、この方面に絶縁膜4となるシリコン酸化膜4
aを500〜1500Å程度の厚さに積層する。また、
金属膜3aを構成する物質として、具体的にはPoly-S
i、WSix、TiSix、NiSixが挙げられる。
【0023】その後、図3に示すように、シリコン酸化
膜4aの表面にエッチングマスクとなるレジストパター
ン等を写真製版と現像の組み合わせ処理によって形成
し、シリコン酸化膜4a、金属膜3aに対して順次異方
性エッチングを行い、絶縁膜2a、2b上に、同様の形
状の第一の金属配線3と、絶縁膜4を得る。
【0024】このとき形成される第一の金属配線3及び
絶縁膜4を含む領域Aの拡大図を図3(c)に示す。図
3(c)に示すように、実際の絶縁膜4の断面構造は、
第一の金属配線3との接合面の端部近傍にテーパー角θ
(θ=80〜88゜)を有しており、絶縁膜4の側断面
は、半導体基板1の表面に対して垂直には形成されてい
ない。
【0025】次に、図4に示すように、被処理基板の表
面全面にCVD(Chemical Vapor Deposition)法等に
よってサイドウォール5となるシリコン酸化膜5aを3
00〜1500Åの厚さとなるように積層する。
【0026】その後、図5に示すように、被処理基板に
対してC48ガスを用いたECR−RIEで、低圧(〜
10mTorr)で異方性エッチングすることで、サイドウォ
ール5を得る。
【0027】ここで、サイドウォール5を形成する領域
Bの拡大図を図5(c)に示す。図5(c)に示すよう
に、サイドウォール5の断面形状は肩部が落ち込み、傾
斜が緩やかな形状とすることができ、このときの肩部の
水平方向の膜厚aは、積層したシリコン酸化膜5aのデ
ポ膜厚に等しく300〜1500Å程度であり、絶縁膜
2a(若しくは2b)と接する領域の水平方向の寸法b
はシリコン酸化膜5aのデポ膜厚の2倍に等しい100
0〜3000Å程度の大きさとなる。
【0028】次に、図6に示すように、被処理基板の表
面全面に第二の金属配線6となる金属膜6aを500〜
2000Å程度の厚さとなるように積層する。その後、
図7に示すように、金属膜6aに対してパターニングを
行い、第二の金属配線6を得る。ここで、サイドウォー
ル5の表面形状が穏やかなスロープを持っていることか
ら、従来の技術に示した例とは異なり、被処理基板表面
の垂直段差が低減され、第二の金属配線6のパターニン
グ時に金属膜6aのエッチング残りが付着形成されるこ
とがなく、良好なパターニングが可能となる。
【0029】次に、図8に示すように、被処理基板表面
に層間絶縁膜7を積層し、さらにこの表面にコンタクト
ホールの形状に対応する開口部9aを有するフォトレジ
スト膜8aをパターニングする。その後、図9(図9
(b))に示すように、層間絶縁膜7の表面から半導体
基板1の不純物領域が形成される領域の表面までの深さ
のコンタクトホール9bを形成し、半導体基板1の一部
を露出させる。その後、フォトレジスト膜8aは除去す
る。
【0030】次に、コンタクトホール9b底部の半導体
基板1の表面に選択的に不純物を拡散させる等して不純
物領域8を形成後、コンタクトホール9b内に導電物質
を埋設すると同時に層間絶縁膜7の表面にも導電物質を
積層してコンタクト9を得、このコンタクト9に接する
ように層間絶縁膜7の表面上の導電物質をパターニング
して上層配線10を形成し、図1に示したような半導体
装置を得る。なお、不純物領域8は別のタイミングで形
成することが可能であり、またコンタクト9と上層配線
10とを別の物質で成膜することも可能であることは言
うまでもない。
【0031】以上示したように、シリコン酸化膜5aの
パターニングにおいて、C48ガスを用いたECR−R
IEで、低圧(〜10mTorr)でエッチングすることで、
図5(c)に示すような形状のサイドウォール5とする
ことが可能であり、この上に第二の金属配線6となる金
属膜6aを積層したとしても、パターンとして必要な部
分のみを残し、他を完全にエッチング除去することが可
能となる。ここでエッチング残りを形成しないために、
配線間ショート等の無い、良好な電気特性の半導体装置
を得ることが可能となる。
【0032】さらに、この発明の実施の形態1によれ
ば、半導体装置の構成要素となりうる絶縁膜を厚く積層
することでその下層の垂直段差の低減を行っているもの
ではないため、製造工程の増大も伴うことがなく、より
良好な電気特性の半導体装置を得ることが可能になる
上、垂直方向の寸法を大きくすることもないという効果
がある。
【0033】実施の形態2.次に、この発明の実施の形
態2について説明する。既に説明した実施の形態1によ
る半導体装置では、サイドウォール5を構成する物質は
シリコン酸化膜5aであったが、この発明の実施の形態
2による半導体装置では、このサイドウォール5をシリ
コン窒化膜(Si34)によって構成するという点に特
徴がある。
【0034】この実施の形態2による半導体装置の断面
構造を図10に示す。この実施の形態2の説明において
も、図面の(a)は半導体基板1の表面に下層配線等の
パターンを配置形成したため絶縁膜2aが厚く形成され
た領域を示すものであり、一方(b)は半導体基板1の
表面にパターンが形成されておらず、シリコン酸化膜等
を積層された状態であるために絶縁膜2aよりも膜厚が
小さい絶縁膜2bが形成された領域を示しており、さら
に(a)の領域は配線が密に形成されている領域であ
る。
【0035】その他、図面に付した符号で、既に説明の
ために用いた符号と同一符号は同一、若しくは相当部分
を示すものであり、その他符号11はシリコン窒化膜に
よって形成され、その表面が緩やかな傾斜を持つサイド
ウォールを示している。
【0036】この実施の形態2による半導体装置の製造
方法は、サイドウォール11の形成工程が実施の形態1
において示した製造方法と異なっている。実施の形態1
で図3に示した工程において、絶縁膜4及び第一の金属
配線3を形成した後、図4においてサイドウォール5と
なるシリコン酸化膜5aを積層しているが、この実施の
形態2においては、図11に示すように、シリコン窒化
膜(Si34)11aによって構成する。
【0037】次に、図12に示すようにシリコン窒化膜
11aに対して、CHF3、CF4等のガスを用いてRI
Eを行い、低イオンエネルギーの条件下において異方性
エッチングを行うと、実施の形態1と同様の形状のサイ
ドウォール11を形成できる。サイドウォール11の拡
大図Cを図12(c)に示す。サイドウォール11の肩
部の水平方向の膜厚a、絶縁膜2a(若しくは2b)と
接する領域の水平方向の寸法bは実施の形態1の寸法と
同様であり、aはシリコン窒化膜11aのデポ膜厚に等
しく、bはデポ膜厚の2倍の膜厚に等しい大きさとな
る。
【0038】その後、実施の形態1の図6〜図9の製造
過程に従って同様に処理を行うことで図10に示す構造
の半導体装置を得ることが可能となる。このように、サ
イドウォール11をシリコン窒化膜によって構成し、そ
の加工(異方性エッチング)をCHF3、CF4等のガス
を用いたRIE処理を低イオンエネルギーの条件下にお
いて行うことで、表面の垂直段差の影響を抑制できる形
状のサイドウォールとすることが可能であり、最終的に
は配線ショートの無い、良好な電気特性の半導体装置を
得ることができる。
【0039】また、この実施の形態2の半導体装置も実
施の形態1の半導体装置と同様に、半導体装置の構成要
素となりうる絶縁膜を厚く積層することでその下層の垂
直段差の低減を行っているものではないため、製造工程
の増大も伴うことがなく、より良好な電気特性の半導体
装置を得ることが可能になる上、垂直方向の寸法を大き
くすることもないという効果がある。
【0040】実施の形態3.次に、この発明の実施の形
態3について説明する。この実施の形態3の半導体装置
の構造は図1に示す半導体装置の構造と類似しており、
特にその製造方法に大きな違いがある。
【0041】実施の形態1では、絶縁膜4の形状が、図
3(c)のように、テーパー角θを持つものであった
が、この実施の形態3による半導体装置は、絶縁膜4の
側断面が半導体基板1の表面に対して垂直となるように
形成されているという点に相違がある。
【0042】この実施の形態3の半導体装置の製造過程
においては、図13に示すように、第一の金属配線3の
上に形成する絶縁膜4bの側断面が半導体基板1の表面
に対して垂直となるように形成することで、次工程にお
いてサイドウォール5となるシリコン酸化膜5bをCV
D法によって積層した際に、シリコン酸化膜5bの断面
形状は、サイドウォールを形成する部分(第一の金属配
線3の側断面と半導体基板1の接点近傍)において逆テ
ーパー状となり、また、図13(a)中の領域Dの拡大
図である図13(c)に示すように、絶縁膜4b及び第
一の金属配線3の側断面に付着したシリコン酸化膜5b
はその表面が半導体基板1の表面に対して垂直な状態と
なる。
【0043】このシリコン酸化膜5bに対して異方性エ
ッチングを行うと図5に示したものと同様の形状のサイ
ドウォール5を形成することが可能である。実施の形態
1においては特徴的な条件で異方性エッチングを行って
いたが、シリコン酸化膜5bが垂直な面を有しているた
め、通常の異方性エッチングで緩やかなスロープを持つ
サイドウォール5を得ることができ、その後、実施の形
態1の製造方法にならって製造処理を進めることで図1
に示す半導体装置と類似の半導体装置を得られる。
【0044】また、図13(b)にも示すように、絶縁
膜2bの厚さが絶縁膜2aよりも小さい領域、若しくは
比較的配線の数が少ない領域においても、図13(a)
の領域と同様の形状の第二の金属配線3を得ることが可
能である。なお、実施の形態1の半導体装置と同様の効
果が得られることは言うまでもない。
【0045】
【発明の効果】以下に、この発明の各請求項の効果につ
いて記載する。この発明の請求項1の半導体装置によれ
ば、第一の金属配線とその上に積層された第二の絶縁膜
の側断面に形成されたサイドウォールの断面形状が、第
二の絶縁膜の上面近傍で肩部を有し、第一の金属配線の
下層の第一の絶縁膜の表面近傍では緩やかな傾斜を持っ
ている。このため、さらに上層に第二の金属配線を形成
する際、エッチング残りを形成することなく、良好な電
気特性の半導体装置を得ることが可能となる。
【0046】さらに、この発明の請求項2の半導体装置
によれば、第一の金属配線の側断面に付着して形成する
サイドウォールはシリコン酸化膜若しくはシリコン窒化
膜によって構成することが可能であり、いずれの場合も
サイドウォールの断面形状が、第二の絶縁膜の上面近傍
で肩部を有し、第一の金属配線の下層の第一の絶縁膜の
表面近傍では緩やかな傾斜を持つように加工を行うこと
ができる。従って、さらに上層に第二の金属配線を形成
する際、エッチング残りを形成することなく、良好な電
気特性の半導体装置を得ることが可能となる。
【0047】また、この発明の請求項3記載の半導体装
置によれば、第一の金属配線の側断面にサイドウォール
を形成することで絶縁を行っているため、例えばサイド
ウォールを形成せず、第一の金属配線の形成後、膜厚の
大きな絶縁膜を積層する場合と比較して、後に形成する
コンタクトの深さが小さくなり、垂直方向の寸法を大き
くすることなく良好な電気特性の半導体装置の形成が可
能となる上、加工を容易化することができる。
【0048】さらに、この発明の請求項4の半導体装置
の製造方法によれば、第一の金属配線とその上に積層さ
れた第二の絶縁膜の側断面に、その断面形状が第二の絶
縁膜の上面近傍で肩部を有し、第一の金属配線の下層の
第一の絶縁膜の表面近傍では緩やかな傾斜を持つサイド
ウォールを付着形成する。従って、さらに上層に第二の
金属配線を形成する際、エッチング残りを形成すること
なく、良好な電気特性の半導体装置を得ることが可能と
なる。
【0049】また、この発明の請求項5の半導体装置の
製造方法によれば、サイドウォールを構成する物質がシ
リコン酸化膜である場合に、C48ガスを用いたECR
−RIEにより10mTorr以下の低圧の条件下で処
理することで、その断面形状が第二の絶縁膜の上面近傍
で肩部を有し、第一の金属配線の下層の第一の絶縁膜の
表面近傍では緩やかな傾斜を持つものとすることができ
る。これによって、さらに上層に第二の金属配線を形成
する際、エッチング残りを形成することなく、良好な電
気特性の半導体装置を得ることが可能となる。
【0050】さらに、この発明の請求項6の半導体装置
の製造方法によれば、サイドウォールを構成する物質が
シリコン窒化膜である場合に、CHF3ガス、CF4ガス
を用いたRIEにより、低イオンエネルギーの条件下で
処理することで、その断面形状が第二の絶縁膜の上面近
傍で肩部を有し、第一の金属配線の下層の第一の絶縁膜
の表面近傍では緩やかな傾斜を持つものとすることがで
きる。これによって、さらに上層に第二の金属配線を形
成する際、エッチング残りを形成することなく、良好な
電気特性の半導体装置を得ることが可能となる。
【0051】また、この発明の請求項7の半導体装置の
製造方法によれば、第一の金属配線上に形成される第二
の絶縁膜の側断面を、第一の絶縁膜の表面に対して垂直
となるように形成することで、その後の処理工程におい
て形成するサイドウォールの断面形状を第二の絶縁膜の
上面近傍で肩部を有し、第一の金属配線の下層の第一の
絶縁膜の表面近傍では緩やかな傾斜を持つものとして形
成することができ、従って、さらに上層に第二の金属配
線を形成する際、エッチング残りを形成することなく、
良好な電気特性の半導体装置を得ることが可能となる。
【0052】また、この発明の請求項8記載の半導体装
置の製造方法によれば、第一の金属配線の側断面にサイ
ドウォールを形成することで絶縁を行っているため、例
えばサイドウォールを形成せず、第一の金属配線の形成
後、膜厚の大きな絶縁膜を積層する場合と比較して、後
に形成するコンタクトの深さが小さくなり、垂直方向の
寸法を大きくすることなく良好な電気特性の半導体装置
の形成が可能となる上、加工を容易化することができ
る。
【図面の簡単な説明】
【図1】 この発明の実施の形態1の半導体装置を示す
ものである。
【図2】 この発明の実施の形態1の製造フローを示す
ものである。
【図3】 この発明の実施の形態1の製造フローを示す
ものである。
【図4】 この発明の実施の形態1の製造フローを示す
ものである。
【図5】 この発明の実施の形態1の製造フローを示す
ものである。
【図6】 この発明の実施の形態1の製造フローを示す
ものである。
【図7】 この発明の実施の形態1の製造フローを示す
ものである。
【図8】 この発明の実施の形態1の製造フローを示す
ものである。
【図9】 この発明の実施の形態1の製造フローを示す
ものである。
【図10】 この発明の実施の形態2の半導体装置を示
すものである。
【図11】 この発明の実施の形態2の製造フローを示
すものである。
【図12】 この発明の実施の形態2の製造フローを示
すものである。
【図13】 この発明の実施の形態3の製造フローを示
すものである。
【図14】 従来の技術を示す図である。
【符号の説明】
1.半導体基板 2a、2b.絶縁膜 3.第一の金属配線 3a、6a.金属膜 4、4b.絶縁膜 4a、5a、5b.シリコン酸化膜 5.サイドウォール 6.第二の金属配線 7.層間絶縁膜 8.不純物領域 8a.フォトレジスト膜 9.コンタクト 9a.開口部 9b.コンタクトホール 10.上層配線 11.サイドウォール 11a.シリコン窒化膜

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも表面上に第一の絶縁膜が積層
    された状態の半導体基板、上記第一の絶縁膜上に形成さ
    れた第一の金属配線、上記第一の金属配線上に積層され
    た上記第一の金属配線と同じ形状の第二の絶縁膜、上記
    第二の絶縁膜及び上記第一の金属配線の側断面に付着し
    て形成された絶縁膜からなるサイドウォール、上記サイ
    ドウォール及び上記第二の絶縁膜、上記第一の絶縁膜の
    表面上に形成された第二の金属配線を含み、上記サイド
    ウォールの断面形状は、上記第二の絶縁膜の上面近傍に
    おいて肩部を有し、上記第一の絶縁膜の表面近傍におい
    ては緩やかな傾斜を持つことを特徴とする半導体装置。
  2. 【請求項2】 サイドウォールはシリコン酸化膜若しく
    はシリコン窒化膜によって構成されることを特徴とする
    請求項1記載の半導体装置。
  3. 【請求項3】 第二の金属配線上に積層された平坦化さ
    れた表面を有する層間絶縁膜、上記層間絶縁膜の表面か
    ら半導体基板表面の不純物拡散領域に当接するように形
    成されたコンタクト、上記層間絶縁膜の表面に、上記コ
    ンタクトに接するように配置形成された上層配線を含む
    ことを特徴とする請求項1記載の半導体装置。
  4. 【請求項4】 少なくとも表面上に第一の絶縁膜が積層
    された半導体基板の表面上に第一の金属配線となる第一
    の導電膜と第二の絶縁膜となる絶縁膜を順次積層し、上
    記第一の導電膜及び上記第二の絶縁膜となる絶縁膜に対
    して選択的に異方性エッチングを行い上記第一の金属配
    線及び上記第二の絶縁膜を得る第一の工程、上記第一の
    絶縁膜、上記第一の金属配線の側断面、上記第二の絶縁
    膜の表面にサイドウォールとなる絶縁膜を積層する第二
    の工程、上記サイドウォールとなる絶縁膜に対して加工
    を行い、その断面形状が、上記第二の絶縁膜の上面近傍
    において肩部を有し、上記第一の絶縁膜の表面近傍にお
    いては緩やかな傾斜を持つ上記サイドウォールを得る第
    三の工程、上記サイドウォール及び上記第二の絶縁膜、
    上記第一の絶縁膜の表面上に第二の金属配線となる第二
    の導電膜を積層し、上記第二の導電膜に対して選択的に
    異方性エッチングを行い上記第二の金属配線を得る第四
    の工程を含むことを特徴とする半導体装置の製造方法。
  5. 【請求項5】 第二の工程において、サイドウォールと
    なる絶縁膜がシリコン酸化膜から構成されている場合、
    48ガスを用いたECR−RIE(Electron Cyclotr
    on Resonance-Reactive Ion Etching)により10mT
    orr以下の低圧の条件下で処理を行い、上記サイドウ
    ォールを得ることを特徴とする請求項4記載の半導体装
    置の製造方法。
  6. 【請求項6】 第二の工程において、サイドウォールと
    なる絶縁膜がシリコン窒化膜から構成されている場合、
    CHF3ガス、CF4ガスを用いたRIE(Reactive Ion
    Etching)により、低イオンエネルギーな条件下で処理
    を行い、上記サイドウォールを得ることを特徴とする請
    求項4記載の半導体装置の製造方法。
  7. 【請求項7】 第一の工程において形成する第二の絶縁
    膜の側断面は、半導体基板の表面に対して垂直に形成さ
    れたことを特徴とする請求項4記載の半導体装置の製造
    方法。
  8. 【請求項8】 第二の金属配線をパターニング後、表面
    が平坦化された層間絶縁膜を積層する第五の工程、上記
    層間絶縁膜の表面から半導体基板の表面に当接するコン
    タクトを形成する第六の工程、上記層間絶縁膜上に、上
    記コンタクトに接するように上層配線を配置形成する第
    七の工程を含むことを特徴とする請求項4記載の半導体
    装置の製造方法。
JP6457697A 1997-03-18 1997-03-18 半導体装置及びその製造方法 Pending JPH10261637A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6457697A JPH10261637A (ja) 1997-03-18 1997-03-18 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6457697A JPH10261637A (ja) 1997-03-18 1997-03-18 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10261637A true JPH10261637A (ja) 1998-09-29

Family

ID=13262207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6457697A Pending JPH10261637A (ja) 1997-03-18 1997-03-18 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10261637A (ja)

Similar Documents

Publication Publication Date Title
JP3402022B2 (ja) 半導体装置の製造方法
US7595522B2 (en) Nonvolatile semiconductor memory
TW201803021A (zh) 在一對導線間側向地形成向上延伸導體之方法
US5600170A (en) Interconnection structure of semiconductor device
JPH09191051A (ja) 半導体素子の配線構造及びその形成方法
JPH06318562A (ja) 半導体装置およびその製造方法
US20030015796A1 (en) Semiconductor device and production method thereof
JP3534589B2 (ja) 多層配線装置及びその製造方法
JPH10261637A (ja) 半導体装置及びその製造方法
JPH07235594A (ja) 半導体装置の製造方法
JPH09306992A (ja) 半導体装置およびその製造方法
JPH10144787A (ja) 半導体装置及びその製造方法
US6599825B2 (en) Method for forming wiring in semiconductor device
JPH1012868A (ja) 半導体装置及びその製造方法
JP2914416B2 (ja) 半導体装置の製造方法
KR100360152B1 (ko) 배선 형성 방법
JP3194377B2 (ja) 半導体装置及びその製造方法
KR100587660B1 (ko) 반도체 소자의 컨택 홀형성방법
JP2828089B2 (ja) 半導体装置の製造方法
KR100739956B1 (ko) 반도체 소자의 트랜지스터 제조 방법
JPH0936222A (ja) 半導体装置及びその製造方法
JP2002261160A (ja) 半導体装置及びその製造方法
JPS6149439A (ja) 半導体装置の製造方法
JPH11204639A (ja) 半導体装置及び半導体装置の製造方法
JPH06326198A (ja) 接続孔の形成方法