JPH10260932A

JPH10260932A - 割込制御方法

Info

Publication number: JPH10260932A
Application number: JP6315597A
Authority: JP
Inventors: Kengo Fujiwara; 謙吾藤原
Original assignee: Fujitsu Ltd; Fujitsu Peripherals Ltd
Current assignee: Fujitsu Ltd; Fujitsu Peripherals Ltd
Priority date: 1997-03-17
Filing date: 1997-03-17
Publication date: 1998-09-29

Abstract

(57)【要約】【課題】複数のプロセッサが複数の入出力デバイスから
の割込を分担して制御するシステムにおいて、割込先の
変更を容易にし割込データ線の数を低減する。【解決手段】複数のプロセッサMPU1,MPU2 と、割込受信
制御手段11,12 と、割込発信制御手段21〜27と、ＩＤ照
合信号発生手段60とを備えたシステムの割込制御方法で
あって、割込受信制御手段は、分担する割込ポートのＩ
Ｄをそれぞれのプロセッサに対応付けて格納し、割込発
信制御手段は、割込ポートのＩＤをそれぞれの割込ポー
トに対応付けて格納してなり、ＩＤ照合信号発生手段が
ＩＤ照合信号を出力するステップと、ＩＤ照合信号を受
信した割込発信制御手段が、照合したＩＤに対応付けら
れた割込ポートから出力された第１の割込信号に応答し
て第２の割込信号を出力するステップと、ＩＤ照合信号
を受信した割込受信制御手段が、照合したＩＤに対応付
けられたプロセッサに、第３の割込信号を出力するステ
ップとを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のプロセッサ
（ＣＰＵ，ＭＰＵ等）を含むシステムの割込制御方法に
係り、特に、複数のプロセッサが複数の入出力デバイス
等からの割込を分担して制御するシステムにおいて、割
込先の変更を容易にし割込データ線の数を低減し得る割
込制御方法に関するものである。

【０００２】

【従来の技術】複数のプロセッサ（ＣＰＵ，ＭＰＵ等）
を含むシステムの従来の構成と割込制御方法について、
図４を参照して説明する。図４のシステムは、プリンタ
制御装置の構成例を示したものである。

【０００３】図４において、ＭＰＵ１とＭＰＵ２は、マ
イクロプロセッサ（ＭＰＵ）であり、例えばＭＰＵ１が
主プロセッサとしてシステム全般の制御を行い、ＭＰＵ
２が従プロセッサとして特定の処理機能を分担する。さ
らに、このシステムには、６ケの入出力装置Ｉ／Ｏ１〜
Ｉ／Ｏ６があり、それぞれ、メモリ１、ＤＭＡＣ（ＤＭ
Ａコントローラ）、印字コントローラ、メモリ２、文字
描画ＬＳＩ、オーバレイ描画ＬＳＩである。また、この
システムは、ＲＯＭ（リードオンリーメモリ）、ＦＤＤ
（フロッピーディスクドライブ）等も接続されている
が、図４では省略した。ここで、ＭＰＵ２は、文字描
画、オーバレイ描画、印字等の処理機能を主に分担して
いる。そして各入出力装置Ｉ／Ｏ１〜Ｉ／Ｏ６は、デー
タバスＤＢｕｓおよびデータドライバＤＶ２，ＤＶ４
と、アドレスバスＡＢｕｓおよびアドレスドライバＤＶ
１，ＤＶ３とにより、二つのＭＰＵ（ＭＰＵ１，ＭＰＵ
２）に並列に接続されている。

【０００４】各入出力装置Ｉ／Ｏ１〜Ｉ／Ｏ６からの割
込信号を転送する割込データ線１００〜１０６は、それ
ぞれの割込を分担すべきＭＰＵ（ＭＰＵ１，またはＭＰ
Ｕ２）に接続されるように配線されるが、ＭＰＵの割込
入力ポート（ｉ１１，ｉ１２，ｉ２１，ｉ２２）に接続
される前に、ワイヤードオア等のＯＲ回路１１１，１１
２，１２１，１２２で結合されている。各ＭＰＵ（ＭＰ
Ｕ１，ＭＰＵ２）に二つの割込入力ポート（ｉ１１とｉ
１２、またはｉ２１とｉ２２）があるのは、割込の優先
順位を区別するためである。ここでは、２種類の優先順
位がある場合を示したが３種類以上の優先順位がある場
合もある。また、各入出力装置Ｉ／Ｏ１〜Ｉ／Ｏ６から
の割込データ線１００〜１０６の数は、通常それぞれ１
本（１種類）であるが、Ｉ／Ｏ２に示したＤＭＡＣのよ
うに２本（２種類）ある場合もある。

【０００５】また、ここではメモリ等も含めて、プロセ
ッサによりデータの入出力を制御されるデバイスを全て
入出力装置Ｉ／Ｏと呼称するものとし、以下同様とす
る。さて、ある入出力装置（例えば印字コントローラＩ
／Ｏ３）から対応するＭＰＵ（ここではＭＰＵ２）に割
込要求があった場合、そのＭＰＵ（ＭＰＵ２）は、割込
ステータスレジスタ（図示せず）を参照し、その内容に
より印字コントローラＩ／Ｏ３からの割込要求であるこ
とを認識する。そして、ＭＰＵ２は、アドレスバスＡＢ
ｕｓとデータバスＤＢｕｓとを介して、印字コントロー
ラＩ／Ｏ３にアクセスして割込の内容を把握し、それに
応じた処理を行うための指示を印字コントローラＩ／Ｏ
３に出す。

【０００６】

【発明が解決しようとする課題】図４に示した従来のシ
ステムにおいては、ある入出力装置からの割込先を変更
する場合、または新たに入出力装置を追加する場合に、
次のような変更や追加の処置が必要になる。

【０００７】（１）Ｉ／Ｏ３からの割込先を、ＭＰＵ２
からＭＰＵ１に変更する場合は、割込データ線を１０３
から１１０に変更する必要がある。具体的には、割込デ
ータ線１０３の配線を切断して、新たに割込データ線１
１０を追加する（例えば、ジャンパー線で接続する）必
要がある。

【０００８】（２）新しい入出力装置（図示せず）を追
加する場合、その入出力装置からその割込を分担するＭ
ＰＵ（ＭＰＵ１またはＭＰＵ２）への割込データ線（図
示せず）を追加する必要がある。

【０００９】このような変更や追加の処置は、プリント
板の変更を伴うものであるため好ましくない。さらに、
図４の例においては割込データ線の数が７本と多く、し
かもこの配線数は設置する入出力装置の数にほぼ比例し
て増えるものであるため好ましくない。

【００１０】本発明は、複数のプロセッサと複数の入出
力装置とを用いたシステムにおけるこのような問題点を
改善し、少数の割込データ線でしかもその配線を変更す
ることなく、入出力装置からＭＰＵへの割込先の変更
や、新しい入出力装置からの割込の追加等を可能にする
割込制御方法の提供を目的とする。

【００１１】なお、上述したような割込処理の変更は、
主に、複数のプロセッサ（ＣＰＵ，ＭＰＵ等）と複数の
入出力装置とを用いたシステムを設計・開発する段階で
発生するものである。例えば、特定のプロセッサに割込
処理の負荷がかかり過ぎてシステムとしての処理効率が
落ちる現象を見つけた場合には、その負荷を分散するた
めに割込先を変更する必要がある。一方、割込の追加
は、システムの設計・開発段階で新しい入出力装置を追
加する場合に必要となり、あるいは商品として出荷され
たシステムに新しい入出力装置を追加する場合に必要と
なることがある。

【００１２】

【課題を解決するための手段】上記の課題を解決するた
めに、請求項１記載の割込制御方法は、割込信号を出力
する割込ポートを有する複数のデバイスからの割込をそ
れぞれが分担して制御する複数のプロセッサと、プロセ
ッサへの割込信号の受信を制御する割込受信制御手段
と、割込ポートからの割込信号の発信を制御する割込発
信制御手段と、割込ポートを識別するＩＤ（識別符号）
に対応するＩＤ照合信号を出力するＩＤ照合信号発生手
段とを備えたシステムの割込制御方法であって、割込受
信制御手段は、それぞれのプロセッサが割込制御を分担
する少なくとも一つの割込ポートのＩＤをそれぞれのプ
ロセッサに対応付けて格納し、割込発信制御手段は、割
込ポートのＩＤをそれぞれの割込ポートに対応付けて格
納してなり、ＩＤ照合信号発生手段がＩＤ照合信号を出
力するステップと、そのＩＤ照合信号を受信した割込発
信制御手段が、そのＩＤ照合信号のＩＤと格納ＩＤとを
照合し、照合したＩＤに対応する割込ポートから出力さ
れた第１の割込信号に応答して第２の割込信号を出力す
るステップと、そのＩＤ照合信号を受信した割込受信制
御手段が、そのＩＤ照合信号のＩＤと格納ＩＤとを照合
し、照合したＩＤに対応するプロセッサに、前記第２の
割込信号に応答して第３の割込信号を出力するステップ
とを含むことを特徴とする。

【００１３】ここで言うプロセッサは、ＣＰＵ、ＭＰＵ
等のプロセッサ全般を示すものである。さらに、ここで
言うデバイスは、プロセッサに割込を行いプロセッサに
より割込を制御される種々の装置を示すものであり、例
えばメモリ、ＤＭＡＣ、文字描画ＬＳＩ、印字コントロ
ーラ、ＦＬＤ、ＨＤＤ等である。

【００１４】この割込制御方法の具体的な内容、および
その割込制御を可能にするシステムの基本構成を、図１
を参照して説明する。二つのプロセッサＭＰＵ１，ＭＰ
Ｕ２には、それぞれ割込受信制御手段１１，１２が設け
られ、一方の割込受信制御手段１１は、割込処理を分担
する入出力装置の割込ポートのＩＤとして、ＩＤ０〜Ｉ
Ｄ２を格納し、他方の割込受信制御手段１２は、同様に
ＩＤ３〜ＩＤ６を格納している。

【００１５】また、６ケの入出力装置Ｉ／Ｏ１〜Ｉ／Ｏ
６には、それぞれ、対応する割込発信制御手段２１〜２
６が設けられ、各割込発信制御手段は、対応する入出力
装置の割込ポートのＩＤを格納している。なお、二つ
（２種類）の割込ポートを有する入出力装置Ｉ／Ｏ２に
対応する割込発信制御手段２２は、二つのＩＤ（ＩＤ
１，ＩＤ２）を格納しているが、割込発信制御手段２２
を二つに分ける構成にしてもよい。具体的には、割込発
信制御手段２１がＩ／Ｏ１の割込ポートを示すＩＤ（Ｉ
Ｄ０）を格納し、割込発信制御手段２２がＩ／Ｏ２の二
つの割込ポートを示すＩＤ（ＩＤ１，ＩＤ２）を格納
し、・・・、割込発信制御手段２６がＩ／Ｏ６の割込ポ
ートを示すＩＤ（ＩＤ６）を格納している。

【００１６】割込受信制御手段１１，１２、および割込
発信制御手段２１〜２６は、それぞれ１本の割込データ
線４０に共通に接続されている。また、ＩＤ照合信号発
生手段６０から、７ケのＩＤ（ＩＤ０〜ＩＤ６）を照合
するためのＩＤ照合信号を出力する３本の信号線５０
が、割込受信制御手段１１，１２、および割込発信制御
手段２１〜２６のそれぞれに接続されている。

【００１７】ここで、Ｉ／Ｏ１が割込要求を発生し、割
込信号（上記第１の割込信号）を信号線３０に出力した
場合、割込発信制御手段２１はそれを検知して、３本の
信号線５０上のＩＤ照合信号を監視する。この３本の信
号線５０上には、ＩＤ照合信号発生手段６０から、７ケ
のＩＤ（ＩＤ０〜ＩＤ６）に対応するＩＤ照合信号が順
次出力されている。割込発信制御手段２１は、その内部
に格納したＩＤ（ここではＩＤ０）とこのＩＤ照合信号
に対応するＩＤとを比較し、同一のＩＤを確認した時点
で、割込データ線４０に割込信号（上記第２の割込信
号）を出力する。この割込信号は、二つの割込受信制御
手段１１，１２の双方に入力される。

【００１８】一方、二つの割込受信制御手段１１，１２
は、３本の信号線５０上のＩＤ照合信号を監視し、内部
に格納されたＩＤと同一のＩＤに対応するＩＤ照合信号
を検出した時点で、そのＩＤを格納している一方の割込
受信制御手段が、対応するＭＰＵへの割込信号の出力を
可能にする。

【００１９】従って、一方の割込受信制御手段１１が、
ＩＤ０に対応するＩＤ照合信号を検出した時点で、割込
データ線４０から受信した割込信号（上記第２の割込信
号）に対応する割込信号（上記第３の割込信号）を生成
し、その割込信号をＭＰＵ１に出力する。このようにし
て、Ｉ／Ｏ１から出力された割込信号が、その割込を分
担するＭＰＵ１に適確に転送される。

【００２０】換言すれば、ＩＤ照合信号発生手段６０が
７ケのＩＤ（ＩＤ０〜ＩＤ６）に対応するＩＤ照合信号
を順次出力し、あるＩＤに対応するＩＤ照合信号の出力
に対応するタイミングで、そのＩＤを格納した割込発信
制御手段からの割込信号の出力と、そのＩＤを格納した
割込受信制御手段から対応するＭＰＵへの割込信号の転
送とが許容されるように構成されている。なお、割込信
号がＩ／ＯからＭＰＵに転送される過程で、Ｉ／Ｏから
出力された割込信号に対応する別の割込信号が生成され
て転送される場合が多いが、この内容は、実施形態の欄
で具体的に説明する。

【００２１】このように構成されこのように割込処理を
行うシステムにおいては、割込先の変更が極めて容易で
ある。例えば、Ｉ／Ｏ３からの割込先をＭＰＵ２からＭ
ＰＵ１に変更する場合、割込受信制御手段１２に格納さ
れたＩ／Ｏ３のＩＤ（ＩＤ３）を削除し、割込受信制御
手段１１にそのＩＤ（ＩＤ３）を追加格納すればそれで
変更処理が完結する。この変更処理は、格納するデータ
（ＩＤ）の変更のみであるためファームウエア（図示せ
ず）による設定変更で修正が可能である。例えば、ＲＯ
Ｍ（図示せず）あるいはフロッピーディスク（図示せ
ず）等に予め格納されている環境設定用データテーブル
の内容を変更すればよい。（なお、このテーブルはシス
テムプログラムの一部である。）従って、図４に示した
従来の場合のようにプリント板の配線を変更するような
大掛かりな変更処理は不必要である。

【００２２】また、新たに入出力装置Ｉ／Ｏを追加する
場合、例えば図１に示したようにＩ／Ｏ７を追加しＭＰ
Ｕ２をその割込先とする場合、そのＩ／Ｏ７に対応する
割込発信制御手段２７を追加し、それを割込データ線４
０とＩＤ照合信号の信号線５０とに接続し、割込受信制
御手段１２の中にＩ／Ｏ７のＩＤ（ＩＤ７）を追加格納
すればよい。Ｉ／Ｏ７の割込信号を転送する新しい信号
線の追加は不必要である。ただし、この場合のＩＤ照合
信号の信号線数は３本であるが、複数の入出力装置（Ｉ
／Ｏ）の追加により入出力装置（Ｉ／Ｏ）の割込ポート
の数が９ケ以上（１６ケ以下）になる場合は、信号線を
さらに１本追加する必要がある。これに対応するために
は、そのような可能性が予見される場合、その信号線を
１本予備として予め追加し合計４本の信号線を配設して
おけばよい。

【００２３】ここで、割込発信制御手段、割込受信制御
手段、およびＩＤ照合信号発生手段等は、一つのＬＳＩ
として構成することが望ましい。そして、このＬＳＩを
設計する段階で割込発信制御手段２７の追加があり得る
ことを考慮し、予備となる（余分な）割込発信制御手段
をそのＬＳＩの中に組み込んでおけば、この割込発信制
御手段２７の追加が必要になった場合でもそのための回
路を追加する必要はない。一方、ＬＳＩの中に予め予備
の回路を組み込むこと自体は、そのコストアップ等がさ
さやかなものである限り、上記のメリットに比べて大し
たことではないと思われる。

【００２４】次に、このような割込処理に必要な信号線
の数は、図１においては、割込データ線４０が１本とＩ
Ｄ照合信号用の信号線５０が３本の合計４本である。こ
れに対して、同じシステムに対応する従来技術（図４）
の場合には、７本の割込データ線が必要である。さらに
入出力装置（Ｉ／Ｏ）を追加して、例えば１５ケの割込
ポートを扱うシステムの場合は、本発明では５本（１本
追加）でよいが、図４の従来技術では１５本必要にな
る。このように、本発明では、割込処理に必要な信号線
の数が少なくてよいという利点もある。

【００２５】また、ここでは割込発信制御手段２１〜２
６を個別に構成した場合を示したが、これらを纏めて一
つに構成し、同等の機能を持たせるようにすることもで
きる。同様に、割込受信制御手段１１，１２を纏めて一
つに構成し、同等の機能を持たせるようにすることもで
きる。

【００２６】なお、図１においてはプロセッサが二つあ
る場合を示したが、本発明は、二つのプロセッサを含む
システムに限定されるものではなく、三つ以上のプロセ
ッサを含むシステムに対しても同様に適用できる。ま
た、入出力装置が７ケに限定されるものでないことは勿
論である。

【００２７】

【発明の実施の形態】本発明の割込制御方法およびそれ
を実現するシステムを具体化した実施形態を、図２〜図
３を参照して説明する。

【００２８】図２は、図１に示したシステムの基本構成
をさらに具体化し、その１例を示したものである。ただ
し、入出力装置（Ｉ／Ｏ）としては、Ｉ／Ｏ１〜Ｉ／Ｏ
４の４ケだけを示し、Ｉ／Ｏ５〜Ｉ／Ｏ６は図示を省略
した。

【００２９】二つのＭＰＵ（ＭＰＵ１，ＭＰＵ２）に
は、それぞれデータドライバＤＶ２，ＤＶ４とアドレス
ドライバＤＶ１，ＤＶ３とが接続され、それぞれがデー
タバスＤｉ（ｉ＝１，２，・・・，１０）とアドレスバ
スＡｉ（ｉ＝１，２，・・・，１０）とをドライブす
る。

【００３０】各ＭＰＵ（ＭＰＵ１，ＭＰＵ２）には、そ
れぞれ割込受信制御手段１１，１２が接続され、それぞ
れがＩＤレジスタ（ＩＤＲＥＧ）１１ａ，１２ａ、コン
パレータ（ＣＯＭＰ）１１ｂ，１２ｂ、割込通知回路
（ＩＲＩＮＦ）１１ｃ，１２ｃ、および割込情報テーブ
ル（ＴＡＢＬＥ）１１ｄ，１２ｄを備えている。ここ
で、ＩＤレジスタ（ＩＤＲＥＧ）１１ａ，１２ａは、対
応するＭＰＵが分担する入出力装置（Ｉ／Ｏ）の割込ポ
ートのＩＤを格納している。（即ち、前者はＩＤ０〜Ｉ
Ｄ２、後者はＩＤ３〜ＩＤ６を格納している。）そし
て、これらのＩＤは、システムの環境設定を行う時点
で、ＲＯＭ（図示せず）あるいはフロッピーディスク
（図示せず）等に予め格納されている環境設定用データ
テーブルから読みだされ、アドレスバスＡ１，Ａ２とデ
ータバスＤ１，Ｄ２とを通じてそれぞれのＩＤレジスタ
（ＩＤＲＥＧ）１１ａ，１２ａに書き込まれる。他の構
成要素については後述する。

【００３１】各入出力装置Ｉ／Ｏ１〜Ｉ／Ｏ４には、そ
れぞれ割込発信制御手段２１〜２４が接続され、それぞ
れがＩＤレジスタ（ＩＤＲＥＧ）２１ａ〜２４ａ、コン
パレータ（ＣＯＭＰ）２１ｂ〜２４ｂ、および割込発信
回路（ＩＲＯＵＴ）２１ｅ〜２４ｅを備えている。ここ
で、ＩＤレジスタ（ＩＤＲＥＧ）２１ａ〜２４ａは、対
応する入出力装置（Ｉ／Ｏ）の割込ポートのＩＤを格納
している。（即ち、ＩＤＲＥＧ２１ａはＩＤ０、ＩＤＲ
ＥＧ２２ａはＩＤ１とＩＤ２、・・・、ＩＤＲＥＧ２４
ａはＩＤ４を格納している。）そして、これらのＩＤ
は、システムの環境設定を行う時点で、ＲＯＭ（図示せ
ず）あるいはフロッピーディスク（図示せず）等に予め
格納されている環境設定用データテーブルから読み出さ
れ、アドレスバスＡ３〜Ａ６とデータバスＤ３〜Ｄ６と
を通じてそれぞれのＩＤレジスタ（ＩＤＲＥＧ）２１ａ
〜２４ａに書き込まれる。他の構成要素については後述
する。

【００３２】このシステムはプリンタ制御装置の事例で
あり、入出力装置Ｉ／Ｏ１〜Ｉ／Ｏ４としては、それぞ
れメモリ１、ＤＭＡＣ、印字コントローラ、メモリ２を
用いたものである。ここで、Ｉ／Ｏ２のＤＭＡＣは二つ
の割込ポートを持つものであり、対応するＩＤレジスタ
２２ａは二つのＩＤ（ＩＤ１とＩＤ２）を格納してい
る。

【００３３】また、図中６０は、ＩＤ照合信号を循環的
（順番にかつサイクリックに）に出力する割込ポールア
ドレスカウンタであり、そのＩＤ照合信号を転送する３
本の信号線５０が、割込受信制御手段１１，１２および
割込発信制御手段２１〜２４内のコンパレータ（ＣＯＭ
Ｐ）１１ｂ，１２ｂ，２１ｂ〜２４ｂに接続されてい
る。

【００３４】各入出力装置Ｉ／Ｏ１〜Ｉ／Ｏ４の割込ポ
ートからの割込信号は、信号線３０〜３４により、対応
する割込発信回路（ＩＲＯＵＴ）２１ｅ〜２４ｅに入力
されている。

【００３５】さらに、それぞれの構成要素は、データバ
スＤｉ（ｉ＝１，２，・・・，１０）とアドレスバスＡ
ｉ（ｉ＝１，２，・・・，１０）とにより、図２に示す
ように接続されている。

【００３６】このように構成されたシステムにおいて、
プロセッサによる割込制御は次のようにして行われる。〔１〕割込ポールアドレスカウンタ６０は、ＩＤ０〜Ｉ
Ｄ６の７ケのＩＤに対応するＩＤ照合信号を、循環的に
（順番にかつサイクリックに）３本の信号線５０に出力
する。なお、ＩＤ６はＩ／Ｏ６（図示せず）に対応する
ＩＤである。これら７ケのＩＤは、システムの環境設定
を行う時点で、ＲＯＭ（図示せず）あるいはフロッピー
ディスク（図示せず）等に予め格納されている環境設定
用データテーブルから読みだされ、アドレスバスＡ１０
とデータバスＤ１０とを通じて割込ポールアドレスカウ
ンタ６０に登録される。

【００３７】〔２〕このＩＤ照合信号は、割込発信制御
手段２１〜２４のコンパレータ（ＣＯＭＰ）２１ｂ〜２
４ｂに並列に入力され、ＩＤレジスタ（ＩＤＲＥＧ）２
１ａ〜２４ａに格納されたＩＤと比較される。そして、
ＩＤが一致したコンパレータ（ＣＯＭＰ）に接続された
割込発信回路（ＩＲＯＵＴ）から、そこに入力された割
込信号に対応する割込信号が生成され、割込データ線４
０に出力される。

【００３８】結局、割込ポールアドレスカウンタ６０か
ら、循環的に出力されるＩＤ照合信号に応答して、順
次、そのＩＤを格納した割込発信制御手段の割込発信回
路（ＩＲＯＵＴ）から、そこに入力された割込信号に対
応する割込信号が出力されることになる。

【００３９】〔３〕一方、このＩＤ照合信号は、二つの
割込受信制御手段１１，１２のコンパレータ（ＣＯＭ
Ｐ）１１ｂ，１２ｂに並列に入力され、ＩＤレジスタ
（ＩＤＲＥＧ）１１ａ，１２ａに格納されたＩＤと比較
される。そして、ＩＤが一致したコンパレータ（ＣＯＭ
Ｐ）に接続された割込通知回路（ＩＲＩＮＦ）は、割込
情報テーブル（ＴＡＢＬＥ）にアクセスし、どのＩＤか
らの割込かを登録する。さらに、その割込通知回路（Ｉ
ＲＩＮＦ）は、割込情報テーブル（ＴＡＢＬＥ）の内容
から割込の優先順位を検知して、そのレベルに対応する
ＭＰＵの割込入力ポート（ＭＰＵ１の場合は、ｉ１１ま
たはｉ１２）に、割込データ線４０から入力された割込
信号に対応する割込信号を生成して転送する。

【００４０】〔４〕この割込信号が入力されたＭＰＵ
は、アドレスバスＡ１とデータバスＤ１を用いて、割込
情報テーブル（ＴＡＢＬＥ）を参照し、どの入出力装置
（Ｉ／Ｏ）からの割込であったかを知る。その結果に基
づいて、ＭＰＵは、アドレスバスＡｉ（ｉ＝３〜６）と
データバスＤｉ（ｉ＝３〜６）とによりその入出力装置
（Ｉ／Ｏ）にアクセスし、割込内容に関する情報（エラ
ーを通知する割込か、正常な動作終了を通知する割込
か、等）を収集してその情報に対応する割込処理を行
う。

【００４１】次に、図２のメモリ１（Ｉ／Ｏ１）からＭ
ＰＵ１への割込があり、ＭＰＵ１がその割込信号を受け
付けて割込処理を行う場合のタイムチャートを図３に示
す。図３〔ａ〕〜〔ｆ〕の内容は、次の通りである。

【００４２】クロック（ＣＬ）に対応して、割込ポール
アドレスカウンタから図３〔ａ〕に示したＩＤ照合信号
ＰＡ−ＩＤが出力される。このＩＤ照合信号ＰＡ−ＩＤ
としては、０〜６の数字に対応する信号が循環的に出力
されている。

【００４３】メモリ１（図２のＩ／Ｏ１）でエラーが発
生した場合、メモリ１の割込ポートから図３〔ｂ〕に示
した割込信号Ｉ／Ｏ−ＩＲが出力され、この割込信号Ｉ
／Ｏ−ＩＲは、メモリ１に対応する割込発信回路（ＩＲ
ＯＵＴ）（図２の２１ｅ）に転送される。

【００４４】この割込信号Ｉ／Ｏ−ＩＲの入力に応答し
て、割込発信回路（ＩＲＯＵＴ）は、メモリ１のＩＤ
（ＩＤ０）に対応するＰＡ−ＩＤ（数字０の部分）の期
間において、図３〔ｃ〕に示した割込信号ＩＲＳＩＧを
生成し、割込データ線（図２の４０）に出力する。

【００４５】一方、このＩＤ（ＩＤ０）に対応する割込
受信制御手段（図２の１１）内の割込通知回路（図２の
１１ｃ）は、割込情報テーブル（図２の１１ｄ）にこの
ＩＤ（ＩＤ０）をセットすると共に、その割込情報テー
ブルの内容により上位の優先順位であることを知って、
ＭＰＵ１の上位の割込入力ポート（図２のｉ１１）に、
図３〔ｄ〕に示した割込信号ＩＲＭＰＵ１を生成して転
送する。

【００４６】この割込信号ＩＲＭＰＵ１を受信して、Ｍ
ＰＵ１は、割込情報テーブル（図２の１１ｄ）を参照
し、メモリ１からの割込であることを知って、割込情報
の収集等の割込処理を行うためにメモリ１にアクセスす
る。このステップが図３〔ｅ〕に示したＴＲＮＳであ
る。ここで、ＴＲＮＳを一つの矩形で示したのは、この
期間に複数の処理を行う（即ち、複数種類の信号を扱
う）ことを示したものである。

【００４７】このＴＲＮＳの処理を完了した後、ＭＰＵ
１は、図３〔ｆ〕のＲＳＴで示した期間に、この割込処
理のリセット（複数種類の信号のリセット）を行う。な
お、本実施形態は、ＭＰＵが二つの場合を示したが二つ
に限るものではなく、三つ以上のシステムにも同様に適
用できる。また、本実施形態は、ＭＰＵへの割込の優先
順位のレベル数（即ち、割込入力ポートの数）が二つあ
る場合を示したが二つに限るものではなく、三つ以上の
システムにも同様に適用できる。

【００４８】また、本実施形態においては、７ケのＩＤ
照合信号が常時循環的に出力されている場合を示した
が、この場合に限るものではない。例えば、入出力装置
からの割込信号を検出する回路（図示せず）を増設し、
その検出回路が割込信号を検出した時点で、１セット
（７ケ）のＩＤ照合信号を順次出力し、その出力に対応
して上述の処理を行うようにしてもよい。

【００４９】

【発明の効果】本発明によれば、複数のプロセッサと複
数の入出力装置とを含むシステムにおいて、入出力装置
からプロセッサへの割込先を変更する場合、配線の変更
や追加をする必要がなく、ファームウエアにより所定の
レジスタの内容を変更するだけでよい。また、割込処理
に必要な信号線の数を低減することができる。さらに、
新しい入出力装置の追加を行う場合も、同様に、割込処
理に必要な信号線の追加をする必要がなく、しかも割込
処理に必要な信号線の数は少なくてよい。

【００５０】従って、本発明により、システムの小型化
・低価格化を実現することができる。

【図面の簡単な説明】

【図１】本発明の割込制御方法を実現するシステムの
基本構成を示す図

【図２】図１のシステムの実施形態を示す図

【図３】割込制御方法を示すタイムチャート

【図４】従来のシステム構成を示す図

【符号の説明】

１１，１２割込受信制御手段２１〜２７割込発信制御手段３０〜３４信号線４０割込データ線５０信号線６０ＩＤ照合信号発生手
段、割込ポールアドレスカウンタｉ１１，ｉ１２，ｉ２１，ｉ２２割込入力ポート１１ａ，１２ａ，２１ａ〜２４ａＩＤレジスタ（ＩＤ
ＲＥＧ）１１ｂ，１２ｂ，２１ｂ〜２４ｂコンパレータ（ＣＯ
ＭＰ）１１ｃ，１２ｃ割込通知回路（ＩＲ
ＩＮＦ）１１ｄ，１２ｄ割込情報テーブル
（ＴＡＢＬＥ）２１ｅ〜２４ｅ割込発信回路（ＩＲ
ＯＵＴ）ＭＰＵ１，ＭＰＵ２マイクロプロセッサ
（ＭＰＵ）Ｉ／Ｏ１〜Ｉ／Ｏ７入出力装置（Ｉ／
Ｏ）

Claims

【特許請求の範囲】

【請求項１】割込信号を出力する割込ポートを有する
複数のデバイスからの割込をそれぞれが分担して制御す
る複数のプロセッサと、該プロセッサへの割込信号の受
信を制御する割込受信制御手段と、該割込ポートからの
割込信号の発信を制御する割込発信制御手段と、該割込
ポートを識別するＩＤ（識別符号）に対応するＩＤ照合
信号を出力するＩＤ照合信号発生手段とを備えたシステ
ムの割込制御方法であって、該割込受信制御手段は、それぞれのプロセッサが割込制
御を分担する割込ポートのＩＤをそれぞれのプロセッサ
に対応付けて格納し、該割込発信制御手段は、割込ポー
トのＩＤをそれぞれの割込ポートに対応付けて格納して
なり、ＩＤ照合信号発生手段がＩＤ照合信号を出力するステッ
プと、該ＩＤ照合信号を受信した割込発信制御手段が、該ＩＤ
照合信号のＩＤを格納ＩＤと照合し、該ＩＤに対応付け
られた割込ポートから出力された第１の割込信号に応答
して第２の割込信号を出力するステップと、該ＩＤ照合信号を受信した割込受信制御手段が、該ＩＤ
照合信号のＩＤを格納ＩＤと照合し、該ＩＤに対応付け
られたプロセッサに、前記第２の割込信号に応答して第
３の割込信号を出力するステップとを含むことを特徴と
する割込制御方法。
【請求項２】前記割込受信制御手段は、それぞれのプ
ロセッサに対応して設けられ、前記割込発信制御手段
は、それぞれの割込ポートまたはそれぞれのデバイスに
対応して設けられる請求項１記載の割込制御方法。
【請求項３】前記ＩＤ照合信号発生手段は、前記複数
の割込ポートのＩＤに対応する複数の信号を循環的に出
力する請求項１記載の割込制御方法。