JPH10260856A - 演算プロセッサ装置 - Google Patents
演算プロセッサ装置Info
- Publication number
- JPH10260856A JPH10260856A JP9067681A JP6768197A JPH10260856A JP H10260856 A JPH10260856 A JP H10260856A JP 9067681 A JP9067681 A JP 9067681A JP 6768197 A JP6768197 A JP 6768197A JP H10260856 A JPH10260856 A JP H10260856A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- lsi
- processor
- arithmetic processor
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 冗長構成の複数の演算プロセッサＬＳＩを搭
載した演算プロセッサ装置において、複数の演算プロセ
ッサＬＳＩの如何なる故障パターンに対しても柔軟に冗
長制御の対応を可能とする。 【解決手段】 演算制御ＬＳＩ１１によって、セレクタ
回路１０を制御することで、演算プロセッサＬＳＩ１３
０１〜１３１６の入力出力を、演算プロセッサＬＳＩの
故障パターンに夫々対応して切替え制御する。これによ
り、演算プロセッサＬＳＩ１３０１〜１３１６の如何な
る故障パターンに対しても柔軟に冗長制御の対応が可能
となる。
載した演算プロセッサ装置において、複数の演算プロセ
ッサＬＳＩの如何なる故障パターンに対しても柔軟に冗
長制御の対応を可能とする。 【解決手段】 演算制御ＬＳＩ１１によって、セレクタ
回路１０を制御することで、演算プロセッサＬＳＩ１３
０１〜１３１６の入力出力を、演算プロセッサＬＳＩの
故障パターンに夫々対応して切替え制御する。これによ
り、演算プロセッサＬＳＩ１３０１〜１３１６の如何な
る故障パターンに対しても柔軟に冗長制御の対応が可能
となる。
Description
【０００１】
【発明の属する技術分野】本発明は演算プロセッサ装置
に関し、特に冗長構成の複数の演算プロセッサモジュー
ルを有しこれ等演算プロセッサモジュールの故障診断結
果に従ってこれ等モジュールの接続制御を行ってこれ等
モジュールの各種故障パターンに柔軟に対応可能とした
演算プロセッサ装置に関するものである。
に関し、特に冗長構成の複数の演算プロセッサモジュー
ルを有しこれ等演算プロセッサモジュールの故障診断結
果に従ってこれ等モジュールの接続制御を行ってこれ等
モジュールの各種故障パターンに柔軟に対応可能とした
演算プロセッサ装置に関するものである。
【０００２】
【従来の技術】この種の従来の演算プロセッサ装置の例
が特開平７−１３７９３号公報に開示されており、図３
にそのブロック図を示している。図３を参照すると、冗
長構成演算プロセッサＬＳＩが１６個使用されている場
合である。
が特開平７−１３７９３号公報に開示されており、図３
にそのブロック図を示している。図３を参照すると、冗
長構成演算プロセッサＬＳＩが１６個使用されている場
合である。
【０００３】図３において、演算プロセッサ装置１のボ
ードには、これ等１６個の演算プロセッサＬＳＩ２３０
１〜２３１６と、演算制御ＬＳＩ２１と、メモリ回路２
２とが搭載されている。演算制御ＬＳＩ２１は外部から
のデータＤinが入力されると、メモリ回路２２の読出し
制御、１６個の演算プロセッサＬＳＩ２３０１〜２３１
６の故障診断及び故障診断結果に基く冗長制御や選択制
御を行うものである。
ードには、これ等１６個の演算プロセッサＬＳＩ２３０
１〜２３１６と、演算制御ＬＳＩ２１と、メモリ回路２
２とが搭載されている。演算制御ＬＳＩ２１は外部から
のデータＤinが入力されると、メモリ回路２２の読出し
制御、１６個の演算プロセッサＬＳＩ２３０１〜２３１
６の故障診断及び故障診断結果に基く冗長制御や選択制
御を行うものである。
【０００４】メモリ回路２２はデータ処理に必要なデー
タを記憶しており、演算制御ＬＳＩ２１からアドレス信
号Ａi （ｉ＝１，２，…，ｍ）が与えられると、このア
ドレス信号Ａi により指定されるデータＹi を読出す。
この読出しデータＹi は全ての演算プロセッサＬＳＩ２
３０１〜２３１６へ供給される。
タを記憶しており、演算制御ＬＳＩ２１からアドレス信
号Ａi （ｉ＝１，２，…，ｍ）が与えられると、このア
ドレス信号Ａi により指定されるデータＹi を読出す。
この読出しデータＹi は全ての演算プロセッサＬＳＩ２
３０１〜２３１６へ供給される。
【０００５】＃ｎ（ｎ＝１，２，…，１６）演算プロセ
ッサＬＳＩ２３ｎには、演算制御ＬＳＩ２１から信号デ
ータＸi 、＃ｎ冗長制御信号ｅn 、＃（ｎ−１）エラー
信号（＃（ｎ−１）＝０のときは＃１６とする）、＃
（ｎ＋１）エラー信号（＃（ｎ＋１）＝１７の時は＃１
とする）、＃１指定信号ｇn が供給されると共に、メモ
リ回路１２からメモリデータＹi が供給され、更に前段
の演算プロセッサＬＳＩ２３（ｎ−１）から出力される
メモリデータと前前段の演算プロセッサＬＳＩ２３（ｎ
−２）から出力されるメモリデータ（冗長系）が供給さ
れる。
ッサＬＳＩ２３ｎには、演算制御ＬＳＩ２１から信号デ
ータＸi 、＃ｎ冗長制御信号ｅn 、＃（ｎ−１）エラー
信号（＃（ｎ−１）＝０のときは＃１６とする）、＃
（ｎ＋１）エラー信号（＃（ｎ＋１）＝１７の時は＃１
とする）、＃１指定信号ｇn が供給されると共に、メモ
リ回路１２からメモリデータＹi が供給され、更に前段
の演算プロセッサＬＳＩ２３（ｎ−１）から出力される
メモリデータと前前段の演算プロセッサＬＳＩ２３（ｎ
−２）から出力されるメモリデータ（冗長系）が供給さ
れる。
【０００６】＃１〜＃１６の各演算プロセッサＬＳＩ２
３０１〜２３１６は信号データＸiとメモリデータＹi
との演算を行う。また、エラー信号ｆを入力しない場合
はａ系統に、エラー信号ｆを入力した場合はｂ系統（冗
長系）に入力したメモリデータを出力する。各演算プロ
セッサＬＳＩ２３０１〜２３１６で演算処理されたデー
タｃ１〜ｃ１６は夫々出力データバス１４を通じて演算
制御ＬＳＩ２１に送られ、出力信号データＤout として
外部に導出される。
３０１〜２３１６は信号データＸiとメモリデータＹi
との演算を行う。また、エラー信号ｆを入力しない場合
はａ系統に、エラー信号ｆを入力した場合はｂ系統（冗
長系）に入力したメモリデータを出力する。各演算プロ
セッサＬＳＩ２３０１〜２３１６で演算処理されたデー
タｃ１〜ｃ１６は夫々出力データバス１４を通じて演算
制御ＬＳＩ２１に送られ、出力信号データＤout として
外部に導出される。
【０００７】次に、上記構成による冗長制御機能の動作
について説明する。演算制御ＬＳＩ２１にボード１の外
部から制御信号（図示せず）が与えられ、本演算プロセ
ッサ装置で使用する演算プロセッサＬＳＩの数が決めら
れると、演算制御ＬＳＩ２１はボード内の演算プロセッ
サＬＳＩ２３０１〜２３１６の故障の有無を調べるため
に故障診断を実施し、故障のなかった演算プロセッサＬ
ＳＩを用いて冗長制御を行う。
について説明する。演算制御ＬＳＩ２１にボード１の外
部から制御信号（図示せず）が与えられ、本演算プロセ
ッサ装置で使用する演算プロセッサＬＳＩの数が決めら
れると、演算制御ＬＳＩ２１はボード内の演算プロセッ
サＬＳＩ２３０１〜２３１６の故障の有無を調べるため
に故障診断を実施し、故障のなかった演算プロセッサＬ
ＳＩを用いて冗長制御を行う。
【０００８】初期状態においては、演算制御ＬＳＩ２１
は＃１指定信号を＃１演算プロセッサＬＳＩ２３０１に
送り、このＬＳＩ２３０１から故障診断を行う。
は＃１指定信号を＃１演算プロセッサＬＳＩ２３０１に
送り、このＬＳＩ２３０１から故障診断を行う。
【０００９】以下、演算制御ＬＳＩ２１の故障診断によ
る冗長制御機能を演算プロセッサＬＳＩの３種の故障モ
デルにより説明する。
る冗長制御機能を演算プロセッサＬＳＩの３種の故障モ
デルにより説明する。
【００１０】全ての演算プロセッサＬＳＩが正常である
場合、すなわち演算制御ＬＳＩ２１による故障診断の結
果、全ての演算プロセッサＬＳＩが正常であると判定さ
れた場合、演算制御ＬＳＩ２１は、使用する演算プロセ
ッサＬＳＩ以外の演算プロセッサＬＳＩに対して冗長制
御信号ｅを出力する。この冗長制御信号ｅを受取った演
算プロセッサＬＳＩは演算処理を行わない。この時、故
障診断は１回で終了する。
場合、すなわち演算制御ＬＳＩ２１による故障診断の結
果、全ての演算プロセッサＬＳＩが正常であると判定さ
れた場合、演算制御ＬＳＩ２１は、使用する演算プロセ
ッサＬＳＩ以外の演算プロセッサＬＳＩに対して冗長制
御信号ｅを出力する。この冗長制御信号ｅを受取った演
算プロセッサＬＳＩは演算処理を行わない。この時、故
障診断は１回で終了する。
【００１１】演算プロセッサＬＳＩが連続して故障して
いない場合、すなわち、演算制御ＬＳＩ２１による故障
診断の結果、ある演算プロセッサＬＳＩが故障であると
判定された場合、演算制御ＬＳＩ２１は故障した演算プ
ロセッサＬＳＩを飛ばして次の演算プロセッサＬＳＩに
演算処理を実行させる。
いない場合、すなわち、演算制御ＬＳＩ２１による故障
診断の結果、ある演算プロセッサＬＳＩが故障であると
判定された場合、演算制御ＬＳＩ２１は故障した演算プ
ロセッサＬＳＩを飛ばして次の演算プロセッサＬＳＩに
演算処理を実行させる。
【００１２】この場合、演算制御ＬＳＩ２１は演算プロ
セッサＬＳＩに冗長制御信号ｅを出力して演算処理が行
われないようにすると共に、その演算プロセッサＬＳＩ
の＃番号に対応する＃番号のエラー信号ｆを出力する。
このエラー信号ｆは、故障した演算プロセッサＬＳＩの
前段と後段の演算プロセッサＬＳＩに供給されるので、
前段の演算プロセッサＬＳＩはメモリデータを冗長系ｂ
に出力し、後段の演算プロセッサＬＳＩはメモリデータ
を冗長系ｂから入力することになる。
セッサＬＳＩに冗長制御信号ｅを出力して演算処理が行
われないようにすると共に、その演算プロセッサＬＳＩ
の＃番号に対応する＃番号のエラー信号ｆを出力する。
このエラー信号ｆは、故障した演算プロセッサＬＳＩの
前段と後段の演算プロセッサＬＳＩに供給されるので、
前段の演算プロセッサＬＳＩはメモリデータを冗長系ｂ
に出力し、後段の演算プロセッサＬＳＩはメモリデータ
を冗長系ｂから入力することになる。
【００１３】この時、演算プロセッサＬＳＩの故障が後
段の演算プロセッサＬＳＩに影響したとすると、故障診
断の結果、故障した演算プロセッサＬＳＩ以降の演算プ
ロセッサが全て故障と判定されてしまう。この場合に
は、演算制御ＬＳＩ２１は、上記の手順で故障診断を繰
返し実行して、全ての演算プロセッサＬＳＩの故障診断
を実施する。
段の演算プロセッサＬＳＩに影響したとすると、故障診
断の結果、故障した演算プロセッサＬＳＩ以降の演算プ
ロセッサが全て故障と判定されてしまう。この場合に
は、演算制御ＬＳＩ２１は、上記の手順で故障診断を繰
返し実行して、全ての演算プロセッサＬＳＩの故障診断
を実施する。
【００１４】また、故障診断終了後、演算制御ＬＳＩ２
１は、使用する演算プロセッサＬＳＩ以外の演算プロセ
ッサＬＳＩに対し、冗長制御信号ｅを出力する。この冗
長制御信号ｅを受取った演算プロセッサＬＳＩは演算処
理を行わない。
１は、使用する演算プロセッサＬＳＩ以外の演算プロセ
ッサＬＳＩに対し、冗長制御信号ｅを出力する。この冗
長制御信号ｅを受取った演算プロセッサＬＳＩは演算処
理を行わない。
【００１５】演算プロセッサＬＳＩが２個以上連続して
故障している場合、すなわち演算制御ＬＳＩ２１による
故障診断の結果、ある演算プロセッサＬＳＩ以降２連続
して故障していると判定された場合、その２個目の故障
した演算プロセッサＬＳＩ以降の演算プロセッサが全て
故障と判断されてしまう。
故障している場合、すなわち演算制御ＬＳＩ２１による
故障診断の結果、ある演算プロセッサＬＳＩ以降２連続
して故障していると判定された場合、その２個目の故障
した演算プロセッサＬＳＩ以降の演算プロセッサが全て
故障と判断されてしまう。
【００１６】この場合、２個連続して故障している演算
プロセッサＬＳＩまでの正常な演算プロセッサＬＳＩ数
が、使用する演算プロセッサＬＳＩ数以上であれば、こ
れで故障診断は終了し、冗長制御を実施する。
プロセッサＬＳＩまでの正常な演算プロセッサＬＳＩ数
が、使用する演算プロセッサＬＳＩ数以上であれば、こ
れで故障診断は終了し、冗長制御を実施する。
【００１７】２個連続して故障している演算プロセッサ
ＬＳＩまでの正常な演算プロセッサＬＳＩ数が、使用す
る演算プロセッサＬＳＩ数未満で、かつ２個連続して故
障している演算プロセッサＬＳＩ以降の演算プロセッサ
ＬＳＩ数が使用する演算プロセッサＬＳＩ数以上である
時、演算制御ＬＳＩ２１は、２個連続して故障している
演算プロセッサＬＳＩの次の演算プロセッサＬＳＩに＃
１指定信号を出力して、＃１演算プロセッサＬＳＩとし
て再び故障診断を行い、故障診断の結果に基づいて冗長
制御を実施する。
ＬＳＩまでの正常な演算プロセッサＬＳＩ数が、使用す
る演算プロセッサＬＳＩ数未満で、かつ２個連続して故
障している演算プロセッサＬＳＩ以降の演算プロセッサ
ＬＳＩ数が使用する演算プロセッサＬＳＩ数以上である
時、演算制御ＬＳＩ２１は、２個連続して故障している
演算プロセッサＬＳＩの次の演算プロセッサＬＳＩに＃
１指定信号を出力して、＃１演算プロセッサＬＳＩとし
て再び故障診断を行い、故障診断の結果に基づいて冗長
制御を実施する。
【００１８】従って、上記構成による冗長制御機能を有
する演算プロセッサ装置は、故障診断の結果、演算プロ
セッサＬＳＩが２個以上連続して故障していると判定し
ても、ｎ個の演算プロセッサＬＳＩのどれもが＃１演算
プロセッサＬＳＩになることが可能であるため、冗長制
御によって基板内の効果的な演算プロセッサＬＳＩの利
用が可能となる。
する演算プロセッサ装置は、故障診断の結果、演算プロ
セッサＬＳＩが２個以上連続して故障していると判定し
ても、ｎ個の演算プロセッサＬＳＩのどれもが＃１演算
プロセッサＬＳＩになることが可能であるため、冗長制
御によって基板内の効果的な演算プロセッサＬＳＩの利
用が可能となる。
【００１９】
【発明が解決しようとする課題】従来の上述した演算プ
ロセッサ装置１の冗長制御モジュール方式では、演算プ
ロセッサＬＳＩの故障パターンによっては冗長制御がで
きない場合がある。例えば、演算プロセッサＬＳＩが２
個連続して故障した場合には、冗長制御が対応できず、
よって処理系統がダウンするという問題がある。
ロセッサ装置１の冗長制御モジュール方式では、演算プ
ロセッサＬＳＩの故障パターンによっては冗長制御がで
きない場合がある。例えば、演算プロセッサＬＳＩが２
個連続して故障した場合には、冗長制御が対応できず、
よって処理系統がダウンするという問題がある。
【００２０】本発明の目的は、冗長構成の演算プロセッ
サＬＳＩの故障パターンによらず冗長制御が可能な信頼
性の高い演算プロセッサ装置を提供することである。
サＬＳＩの故障パターンによらず冗長制御が可能な信頼
性の高い演算プロセッサ装置を提供することである。
【００２１】
【課題を解決するための手段】本発明によれば、入力デ
ータの演算処理に必要なデータを記憶する記憶手段と、
この記憶手段から読出されるデータに基いてデータ演算
処理を夫々行う冗長構成の複数の演算プロセッサ手段
と、前記記憶手段の読出し制御や前記演算プロセッサ手
段の選択制御、故障診断及びこの故障診断に基く冗長制
御を行う制御手段と、前記故障診断の結果に応じて複数
の前記演算プロセッサ手段の各出力をどの前記演算プロ
セッサ手段の入力へ接続するかを制御する選択手段とを
含むことを特徴とする演算プロセッサ装置が得られる。
ータの演算処理に必要なデータを記憶する記憶手段と、
この記憶手段から読出されるデータに基いてデータ演算
処理を夫々行う冗長構成の複数の演算プロセッサ手段
と、前記記憶手段の読出し制御や前記演算プロセッサ手
段の選択制御、故障診断及びこの故障診断に基く冗長制
御を行う制御手段と、前記故障診断の結果に応じて複数
の前記演算プロセッサ手段の各出力をどの前記演算プロ
セッサ手段の入力へ接続するかを制御する選択手段とを
含むことを特徴とする演算プロセッサ装置が得られる。
【００２２】そして、前記選択手段は、前記演算プロセ
ッサの各々に夫々対応して設けられ、対応演算プロセッ
サの出力データを除く残余の演算プロセッサの出力デー
タと前記記憶手段の読出しデータとを入力として、前記
故障診断結果に応じて夫々択一的に選択する複数のセレ
クタを有し、これ等セレクタの出力を対応演算プロセッ
サの入力データとするようにしたことを特徴としてい
る。
ッサの各々に夫々対応して設けられ、対応演算プロセッ
サの出力データを除く残余の演算プロセッサの出力デー
タと前記記憶手段の読出しデータとを入力として、前記
故障診断結果に応じて夫々択一的に選択する複数のセレ
クタを有し、これ等セレクタの出力を対応演算プロセッ
サの入力データとするようにしたことを特徴としてい
る。
【００２３】
【発明の実施の形態】以下に、図面を参照しつつ本発明
の実施例につき詳述する。
の実施例につき詳述する。
【００２４】図１は本発明の実施例のブロック図であ
る。本例でも、演算プロセッサ装置１のボード上には冗
長構成の１６個の演算プロセッサＬＳＩ１３０１〜１３
１６が搭載されているものとするが、これに限定される
ものではない。更に、セレクタ回路１０、演算制御ＬＳ
Ｉ１１、メモリ回路１２が搭載されている。
る。本例でも、演算プロセッサ装置１のボード上には冗
長構成の１６個の演算プロセッサＬＳＩ１３０１〜１３
１６が搭載されているものとするが、これに限定される
ものではない。更に、セレクタ回路１０、演算制御ＬＳ
Ｉ１１、メモリ回路１２が搭載されている。
【００２５】演算制御ＬＳＩ１１は外部からの信号デー
タＤinの入力に応答してメモリ回路１２の読出し制御
や、１６個の＃１〜＃１６の演算プロセッサＬＳＩ１３
０１〜１３１６の選択制御、故障診断及び故障診断に基
くセレクタ回路１０の制御による冗長制御を行う。
タＤinの入力に応答してメモリ回路１２の読出し制御
や、１６個の＃１〜＃１６の演算プロセッサＬＳＩ１３
０１〜１３１６の選択制御、故障診断及び故障診断に基
くセレクタ回路１０の制御による冗長制御を行う。
【００２６】演算プロセッサ装置の演算処理は従来例と
同様であるのでここでは、本発明による冗長制御につい
て、セレクタ回路の実施例に基づいて以下説明する。
同様であるのでここでは、本発明による冗長制御につい
て、セレクタ回路の実施例に基づいて以下説明する。
【００２７】図２はセレクタ回路１０の一例のブロック
図である。図２において、セレクタ回路１０は、１６個
の＃１〜＃１６のセレクタモジュール３０１〜３１６か
ら構成されている。各セレクタモジュールは各演算制御
プロセッサＬＳＩに夫々対応して設けられている。
図である。図２において、セレクタ回路１０は、１６個
の＃１〜＃１６のセレクタモジュール３０１〜３１６か
ら構成されている。各セレクタモジュールは各演算制御
プロセッサＬＳＩに夫々対応して設けられている。
【００２８】＃１セレクタモジュールの入力メモリデー
タ３０１は、＃１演算プロセッサＬＳＩ１３０１からの
メモリデータａ１を除く全てのメモリデータａ０，ａ
２，ａ３，…，ａ１６が入力されており、その出力は＃
１演算プロセッサＬＳＩ１３０１のメモリデータ入力ｂ
１になっている。エラー信号＃１は演算プロセッサＬＳ
Ｉ１３０１の故障情報であるｅ１が入力されている。
タ３０１は、＃１演算プロセッサＬＳＩ１３０１からの
メモリデータａ１を除く全てのメモリデータａ０，ａ
２，ａ３，…，ａ１６が入力されており、その出力は＃
１演算プロセッサＬＳＩ１３０１のメモリデータ入力ｂ
１になっている。エラー信号＃１は演算プロセッサＬＳ
Ｉ１３０１の故障情報であるｅ１が入力されている。
【００２９】＃２セレクタモジュール３０２の入力デー
タは、＃２演算プロセッサＬＳＩ１３０２からのメモリ
データａ２を除く全てのメモリデータａ０，ａ１，ａ
３，…，ａ１６が入力されており、その出力は＃２演算
プロセッサＬＳＩ１３０２のメモリデータ入力ｂ２にな
っている。エラー信号＃２は演算プロセッサＬＳＩ１３
０２の故障情報であるｅ２が入力されている。
タは、＃２演算プロセッサＬＳＩ１３０２からのメモリ
データａ２を除く全てのメモリデータａ０，ａ１，ａ
３，…，ａ１６が入力されており、その出力は＃２演算
プロセッサＬＳＩ１３０２のメモリデータ入力ｂ２にな
っている。エラー信号＃２は演算プロセッサＬＳＩ１３
０２の故障情報であるｅ２が入力されている。
【００３０】以下、同様に＃１６セレクタモジュールの
入力データは、＃１６演算プロセッサＬＳＩ１３１６か
らのメモリデータａ１６を除く全てのメモリデータａ
０，ａ１，ａ２，…，ａ１５が入力されており、その出
力は＃１６演算プロセッサＬＳＩ１３１６のメモリデー
タ入力ｂ１６になっている。エラー信号＃１６は演算プ
ロセッサＬＳＩ１３１６の故障情報であるｅ１６が入力
されている。
入力データは、＃１６演算プロセッサＬＳＩ１３１６か
らのメモリデータａ１６を除く全てのメモリデータａ
０，ａ１，ａ２，…，ａ１５が入力されており、その出
力は＃１６演算プロセッサＬＳＩ１３１６のメモリデー
タ入力ｂ１６になっている。エラー信号＃１６は演算プ
ロセッサＬＳＩ１３１６の故障情報であるｅ１６が入力
されている。
【００３１】演算制御ＬＳＩ１１は、故障診断の結果か
ら、処理の開始プロセッサを＃１指定信号ｆ１〜ｆ１６
により指定する。この演算プロセッサＬＳＩは、故障し
ていない演算プロセッサであればどの演算プロセッサで
も良い。
ら、処理の開始プロセッサを＃１指定信号ｆ１〜ｆ１６
により指定する。この演算プロセッサＬＳＩは、故障し
ていない演算プロセッサであればどの演算プロセッサで
も良い。
【００３２】セレクタ回路１０では、＃１指定信号が入
力したセレクタモジュールの出力にメモリデータａ０を
出力するよう制御する。
力したセレクタモジュールの出力にメモリデータａ０を
出力するよう制御する。
【００３３】通常、演算プロセッサの故障がない場合、
各セレクタモジュール３０１〜３１６は、エラー信号ｅ
１〜ｅ１６の結果から＃１セレクタモジュール３０１は
メモリデータａ０，＃２セレクタモジュール３０２はメ
モリデータａ１，＃３セレクタモジュール３０３はメモ
リデータａ２，…，＃１６セレクタモジュール３１６は
メモリデータａ１５を各セレクタモジュール３０１〜３
１６の出力ｂ１〜ｂ１６に出力するよう夫々制御する。
各セレクタモジュール３０１〜３１６は、エラー信号ｅ
１〜ｅ１６の結果から＃１セレクタモジュール３０１は
メモリデータａ０，＃２セレクタモジュール３０２はメ
モリデータａ１，＃３セレクタモジュール３０３はメモ
リデータａ２，…，＃１６セレクタモジュール３１６は
メモリデータａ１５を各セレクタモジュール３０１〜３
１６の出力ｂ１〜ｂ１６に出力するよう夫々制御する。
【００３４】＃２演算プロセッサＬＳＩ１３０２のみが
故障した場合、＃３セレクタモジュール３０３はエラー
信号ｅ１〜ｅ１６から入力メモリデータをａ１にするこ
とにより、冗長制御を行う。
故障した場合、＃３セレクタモジュール３０３はエラー
信号ｅ１〜ｅ１６から入力メモリデータをａ１にするこ
とにより、冗長制御を行う。
【００３５】また、＃２演算プロセッサＬＳＩ１３０
２、＃３演算プロセッサＬＳＩ１３０３が故障した場
合、＃４セレクタモジュール３０４はエラー信号ｅ１〜
ｅ１６から入力メモリデータをａ１にすることにより、
冗長制御を行う。
２、＃３演算プロセッサＬＳＩ１３０３が故障した場
合、＃４セレクタモジュール３０４はエラー信号ｅ１〜
ｅ１６から入力メモリデータをａ１にすることにより、
冗長制御を行う。
【００３６】以上のように、各セレクタモジュール３０
１〜３１６はエラー信号ｅ１〜ｅ１６の情報により自由
に入力メモリデータを選択できるので、演算プロセッサ
ＬＳＩの故障パターンにかかわらず冗長制御を実施でき
る。
１〜３１６はエラー信号ｅ１〜ｅ１６の情報により自由
に入力メモリデータを選択できるので、演算プロセッサ
ＬＳＩの故障パターンにかかわらず冗長制御を実施でき
る。
【００３７】
【発明の効果】以上述べた如く、本発明によれば、冗長
構成の複数の演算プロセッサＬＳＩの如何なる故障パタ
ーンに対しても柔軟に冗長制御の対応が可能になるの
で、処理系統がダウンすることがなく、信頼性の向上が
期待できるという効果がある。
構成の複数の演算プロセッサＬＳＩの如何なる故障パタ
ーンに対しても柔軟に冗長制御の対応が可能になるの
で、処理系統がダウンすることがなく、信頼性の向上が
期待できるという効果がある。
【図１】本発明の実施例のブロック図である。
【図２】図１のブロックのセレクタ回路１０の例を示す
図である。
図である。
【図３】従来の演算プロセッサ装置の例を示すブロック
図である。
図である。
１ 演算プロセッサ装置 １０ セレクタ回路 １１ 演算制御ＬＳＩ １２ メモリ回路 １３０１〜１３１６ 演算プロセッサＬＳＩ ３１０１〜３１１６ セレクタモジュール
Claims (2)
- 【請求項１】 入力データの演算処理に必要なデータを
記憶する記憶手段と、この記憶手段から読出されるデー
タに基いてデータ演算処理を夫々行う冗長構成の複数の
演算プロセッサ手段と、前記記憶手段の読出し制御や前
記演算プロセッサ手段の選択制御、故障診断及びこの故
障診断に基く冗長制御を行う制御手段と、前記故障診断
の結果に応じて複数の前記演算プロセッサ手段の各出力
をどの前記演算プロセッサ手段の入力へ接続するかを制
御する選択手段とを含むことを特徴とする演算プロセッ
サ装置。 - 【請求項２】 前記選択手段は、前記演算プロセッサの
各々に夫々対応して設けられ、対応演算プロセッサの出
力データを除く残余の演算プロセッサの出力データと前
記記憶手段の読出しデータとを入力として、前記故障診
断結果に応じて夫々択一的に選択する複数のセレクタを
有し、これ等セレクタの出力を対応演算プロセッサの入
力データとするようにしたことを特徴とする請求項１記
載の演算プロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9067681A JPH10260856A (ja) | 1997-03-21 | 1997-03-21 | 演算プロセッサ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9067681A JPH10260856A (ja) | 1997-03-21 | 1997-03-21 | 演算プロセッサ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10260856A true JPH10260856A (ja) | 1998-09-29 |
Family
ID=13351991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9067681A Withdrawn JPH10260856A (ja) | 1997-03-21 | 1997-03-21 | 演算プロセッサ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10260856A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113412476A (zh) * | 2019-02-07 | 2021-09-17 | 日立安斯泰莫株式会社 | 电子控制装置、控制方法 |
-
1997
- 1997-03-21 JP JP9067681A patent/JPH10260856A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113412476A (zh) * | 2019-02-07 | 2021-09-17 | 日立安斯泰莫株式会社 | 电子控制装置、控制方法 |
| CN113412476B (zh) * | 2019-02-07 | 2023-09-19 | 日立安斯泰莫株式会社 | 电子控制装置、控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11143729A (ja) | フォールトトレラントコンピュータ | |
| US6854081B1 (en) | Initializing/diagnosing system in on-chip multiprocessor system | |
| JPH10260856A (ja) | 演算プロセッサ装置 | |
| JPH0628003B2 (ja) | 多重化制御装置のデ−タ制御方法及び装置 | |
| JPS6256538B2 (ja) | ||
| JPH079636B2 (ja) | バス診断装置 | |
| JP2021189988A (ja) | 電子制御装置及び電子制御装置の制御方法 | |
| JPH0713793A (ja) | 演算プロセッサ回路装置 | |
| JP3112068B2 (ja) | 二重化構成装置 | |
| JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
| JPH0662114A (ja) | プロセッサ間診断処理方式 | |
| JPH07271625A (ja) | 情報処理装置 | |
| JP3015537B2 (ja) | 電子計算機の二重化方式 | |
| JP2751941B2 (ja) | 情報処理装置 | |
| JPH0462641A (ja) | マルチプロセッサシステム | |
| JPS59123056A (ja) | 冗長機能自動切替システム | |
| JPS63178340A (ja) | 制御用集積回路 | |
| JPH10207787A (ja) | 記憶装置試験システム | |
| JP3015538B2 (ja) | 電子計算機の二重化方式 | |
| JPS6168659A (ja) | Ｒｏｍ自動切換回路 | |
| JPH0683662A (ja) | 情報処理装置 | |
| JPH0394339A (ja) | 信号処理装置およびその故障診断方法 | |
| JP2002268959A (ja) | ２重化システムの故障検出方法 | |
| JPH0554750A (ja) | 回線切り替え方式 | |
| JPH06214822A (ja) | ディジタル信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040601 |