JPH10257101A - パケット交換システム - Google Patents

パケット交換システム

Info

Publication number
JPH10257101A
JPH10257101A JP10054702A JP5470298A JPH10257101A JP H10257101 A JPH10257101 A JP H10257101A JP 10054702 A JP10054702 A JP 10054702A JP 5470298 A JP5470298 A JP 5470298A JP H10257101 A JPH10257101 A JP H10257101A
Authority
JP
Japan
Prior art keywords
packet
cell
circuit
abnormality
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10054702A
Other languages
English (en)
Inventor
Toshiya Ouchi
敏哉 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10054702A priority Critical patent/JPH10257101A/ja
Publication of JPH10257101A publication Critical patent/JPH10257101A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【構成】到着頻度観測回路101、違反検出回路102、マー
ク付加回路103は、申告値を違反して送出されたセルを
検出し、違反セルにマークを付加する。網内で輻輳の可
能性があるとき、マークドセルは、低優先セルとして優
先制御回路41〜4nで廃棄処理される。端末異常検出回路
104、端末異常発生頻度観測回路105、セル廃棄回路107
は、端末異常を検出し、異常の程度に応じて異常端末か
らの入力セルを廃棄すると同時に異常の発生を制御系に
伝える。 【効果】本発明による流量制御装置では、端末異常時に
網内に受け入れる違反セルの数を制限することにより、
違反セルの影響による正常セルの通信品質劣化を防止す
る。また、特定の端末で異常の発生頻度が高いとき、制
御系に連絡することにより、制御系から加入者に異常の
発生を知らせ、長時間におよぶ違反セル送出を停止させ
ることができる。違反セルの一部は、マークドセルとし
て網内に受け入れられるため、網内リソースの有効に利
用して通信できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、パケット網における入
力パケット交換システムに関し、特に、非同期転送方式
(ATM : Asynchronous Transfer Mode)を用いた通信網
において、網提供者と加入者の間で結ばれた約束に違反
して送信された過剰のパケット(違反パケット)を対象と
した制御に関する。
【0002】
【従来の技術】次世代の有力な通信方式として各種の研
究機関で検討が進められているATM網においては、固定
長のパケット(以下、単に「セル」と言う)形式で情報が伝
送され、各種のメディア(音声、画像、データ等)から発
生する様々な伝送速度を有する情報の通信が行われる。
【0003】一般に、網が提供可能な通信容量には限界
があるため、網提供者は、発呼要求時に加入者に伝送速
度等を申告させ、該発呼を許可した場合に新たに加わる
セルによって網内の通過セルの量が通信容量を越えるか
否かを判断し、もし超えないと判断した場合には上記発
呼を許可する。加入者が申告に違反して過剰にセルを送
出すると、網内を通過するセル量が通信容量を越え、例
えば、情報の紛失、伝送及び交換遅延時間の増加などの
状況が発生し、通信品質劣化の原因となる。
【0004】ATM網では、複数の加入者が同一リソース
(例えば、伝送ノード、リンク)を共用して通信を行う。
このため、いずれかの加入者が申告値に違反して多量の
セルを送出すると、申告値に違反していない他の加入者
の通信品質が劣化する恐れがある。従って、申告値に違
反して送出されたセル(以下、これを「違反セル」と言う)
を規制するための流量制御手段が必要となる。
【0005】上述した違反パケットに対する流量制御方
式として、従来、(1)違反パケットを全て廃棄する方
式、(2)違反パケットに対して違反を示す特殊なマーク
を付加しておき、網内に輻輳が発生した時、上記マーク
が付加されたパケットを廃棄する方式、が知られてい
る。これらの流量制御技術については、例えば、 「ATM
加入者アクセス系の構成に関する一考察」(鈴木敏夫ほ
か、電子情報通信学会技術研究報告、SSE89-148)に記載
されている。
【0006】
【発明が解決しようとする課題】違反セルの規制に関す
る従来の制御方式のうち、違反セルを全て廃棄する方式
(1)では、網内を通過しているセルの量が通信容量に比
べて十分小さい場合でも、違反セルが直ちに廃棄されて
しまうため、容量に余裕がある場合に通信リソースが有
効に活用されないという問題がある。一方、輻輳発生時
点で、違反マークが付加されたセル(以下「マークドセ
ル」と呼ぶ)を廃棄する方式(2)では、違反セルをマーク
ドセルとして網内に無制限に受け入れ、実際に輻輳が発
生するまでは上記マークドセルに対する規制を行わな
い。従って、例えば、加入者端末の異常などが原因とな
って多量の違反セルが網に到着した場合、マークドセル
によって輻輳が発生し、申告値を遵守して通信している
他の加入者の通信品質に悪影響を及ぼす。また、これら
従来の制御方式では、加入者に端末異常を伝える手段が
設けられていないために、加入者が自ら端末異常に気付
くまでの間、長期間にわたって異常端末が違反セルを送
出し続けるという問題もあった。
【0007】
【課題を解決するための手段】このような課題を解決す
るため、本発明は、セルの到着頻度を加入者対応に観測
し、該観測値に基づいて申告値違反の程度を判定し、違
反の程度に応じた規制方法で違反セルに対する規制を行
うようにしたことを特徴とする。具体的には、例えば、
違反の程度が小さい場合は、違反を示すマークを付加し
た形(マ−クドセル)で違反セルを網内に受け入れ、違
反の程度が大きく、端末異常と判断した場合には、その
端末から到着する違反セルの一部を網の入り口で廃棄す
る。また、異常の発生頻度が高い場合、当該端末から到
着する全てのセルを網の入り口で廃棄すると共に、端末
異常の発生を制御系に伝達する。尚、網内に受け入れた
マークドセルは、輻輳が発生した時点で他のセルに先立
って廃棄される。
【0008】
【作用】本発明によるパケット交換システムによれば、
端末異常が発生した時、網内に受け入れる違反セルの数
を制限しているため、違反セルに起因する輻輳の発生が
抑制され、正常セルの通信品質を保証できる。また、違
反セルの一部は、マークドセルとして網内に受け入れら
れるため、通信容量に余裕がある間は網内のリソースが
有効に利用される。また、端末異常の発生頻度が高いと
き、異常の発生を制御系に伝達するようにしているた
め、制御系からの連絡によって加入者に違反セルの送出
を中止させることができ、違反セルの送出が長時間にわ
たって継続するのを防止できる。さらに、端末異常の発
生頻度が高いときは、該端末から到着する全てのセルを
廃棄するようにしているため、加入者がセルの送出を中
止するまでの間に発生する違反セルが網内に影響を及ぼ
すおそれはない。
【0009】
【実施例】次に、本発明の実施例を図面を用いて説明す
る。
【0010】第4図はセル901の構成を示す。各セル901
はヘッダと情報部(DA)から構成される。上記ヘッダは、
空セル指示部(E/F)と、論理チャネル番号指示部(LC)
と、違反セル指示部(VT)と、ルート情報部(RT)と、その
他の情報部とを含む。上記セル901の長さは、現在、CCIT
Tの勧告により53バイトに標準化されている。論理チャ
ネル番号LCは、加入者端末および呼対応に与えられる。
すなわち、ヘッダ中のLCの値に基づいてセルの送出元と
なる加入者端末を知ることができる。
【0011】第1図は、本発明による流量制御を実行す
るシステムの一実施例を示すブロック図である。第1図
において、1はパケットスイッチ、11〜1nはスイッチの
入力回線、21〜2nは出力回線、31〜3nは流量制御回路、
41〜4nは優先制御回路を示す。
【0012】流量制御回路31は、到着頻度観測回路10
1、申告値違反に関する違反検出回路102、違反セルに対
するマーク付加回路103、端末異常検出回路104、セル廃
棄回路107、端末異常発生頻度観測回路105、端末異常通
知回路106、および加入者規制回路108から構成される。
また、優先制御回路41は、優先判定回路111、出力回線
バッファ112、および廃棄率制御回路113から構成され
る。
【0013】本実施例では、流量制御回路31に、端末異
常検出回路104とセル廃棄回路107とを設けることによ
り、端末異常が発生した時に網内に受け入れる違反セル
の数を制限するようにしたことに特徴がある。また、端
末異常発生頻度観測回路105と、端末異常通知回路106
と、加入者規制回路108とを設けることにより、或る端
末からの到達パケットについて異常発生頻度が高い場
合、その端末が送出する全てのセルを網内に受け入れな
いようにしたこと、更には、端末異常の発生を制御系に
通知するようにしたことにも特徴がある。
【0014】入力回線11〜1nにセルが到着すると、論理
チャネル番号LCがセルから抜き出される。到着頻度観測
回路101は、セルの到着時に、LC対応にセルの到着頻
度、すなわち流量を観測する。違反検出回路102は、上
記観測値と、通信に先だって加入者がLC対応に申告した
送出セルの流量(送出頻度)とに基づいて、セルの送出に
申告値違反があるか否かを検出する。もし、申告値違反
が検出された場合は、マーク付加回路103が上記到着セ
ルに所定のマークを付加する。マークが付加されたセル
(以下、これを「マークドセル」と呼ぶ)は優先度の低
いセル、すなわち、後段の優先制御回路41〜4nにおいて
廃棄率に関する要求条件が低いセルとして扱われる。
【0015】端末異常検出回路104は、到着頻度観測回
路101での観測値が申告値に比べて十分大きい時、端末
異常が発生したと判断し、セル廃棄回路107に異常検出
信号を送る。セル廃棄回路107は、上記異常検出信号に
応答して入力セルを廃棄する。このように本発明によれ
ば、違反の程度が小さい場合は違反セルをマークドセル
として網内に受入れ、違反の程度が大きく、端末異常と
判断できる場合には、網内に受入れるマークドセルの数
を制限するようにしているので、従来の問題点であった
マークドセルが無制限に網内に侵入し、網内で輻輳が発
生するのを未然に防止でき、マークドセル以外のセル
(以下、「正常セル」と言う)で行われている通信の品質を
保証することができる。尚、マークドセルを網内に受け
入れることにより、正常セルの品質を劣化させない範囲
で、上記マークドセルによる通信が可能となり、網内リ
ソースが有効に利用されることになる。
【0016】端末異常発生頻度観測回路105は、上記端
末異常検出回路104からの異常検出信号をもとに端末異
常の発生頻度を観測する。異常発生頻度が高い場合に
は、端末異常通知回路106が制御系に異常の発生と、異
常の発生場所を示すLCとを通知する。また、加入者規制
回路108に対して、上記異常端末(加入者)からのパケッ
トの規制を指示する信号を送る。上記加入者規制信号を
受けた加入者規制回路108は、異常と判定された上記入
力セルと同一の論理チャネル番号を持つその後に到着し
たセルを全て廃棄する。
【0017】このように端末異常通知回路106を設け、
制御系に端末異常を通知し、制御系から端末に異常通知
を行うことにより、異常端末が長時間に渡り違反セルを
送り続けると言う従来の問題点を解決できる。また、端
末異常と判断した時、その後に異常端末から到着する全
てのセルを加入者規制回路108で廃棄させることによ
り、異常端末が送信動作を中止するまでの間に送出した
多量のセルが網内へ侵入するのを防止できる。
【0018】パケットスイッチ1に到着したセルは、ヘ
ッダ中のルート情報RTが示すいずれかの出力回線21〜2n
に送出される。
【0019】出力回線21〜2nから優先制御回路41に入力
されたパケットは、優先判定回路111において、マーク
ドセルであるか否かが判定される。廃棄率制御回路113
は、出力回線バッファ112で輻輳が発生したとき、先ず
マークドセルから廃棄処理する回路であり、バッファ11
2の空きバッファ数が減少して所定値以下になった時、
輻輳状態が発生したと判断し、マークドセルをバッファ
に格納せずに廃棄処理する。
【0020】マークドセルと正常セルは同一の出力回線
バッファ112に格納されるため、マークドセルが増加す
ると、正常セルを格納するためのバファエリアが不足
し、正常セルによる通信の品質が劣化する可能性がある
が、本発明によれば、廃棄率制御回路を設けたことによ
り、この問題が解決される。尚、測定頻度の観測に要す
るパラメータ、流量違反、及び異常検出に必要な各種の
パラメータと、異常の発生頻度の測定に必要なパラメー
タは、図示しない制御系により初期設定される第6図
は、本発明を適用した場合の計算機シミュレーションに
よる正常セルの通信品質(セル廃棄率)の測定結果を示
す。第1図のn本の入力回線からセルが到着し、n本の出
力回線へ出力される。到着するセルの中には、正常セル
だけではなく異常セルも存在する。第6図の横軸は、出
力回線21へ向かう違反セルの入力回線11〜1nへの到着率
を示している。但し、到着率は出力回線21の通信容量(=
156Mbps)で正規化されている。縦軸は、正常セルの出力
回線バッファ112における廃棄率を示している。また、
実線1101は、流量制御回路31〜3nにおいてセルの廃棄を
行わない従来方式におけるセル廃棄率を示し、点線1102
は、流量制御回路においてセルの廃棄を行う本発明方式
を用いた場合のセル廃棄率を示す。尚、この実施例にお
いて、正常セルの出力回線バッファへの到着率は0.8で
あり、出力回線バッファのサイズは、回線当たり8セル
である。
【0021】空きバッファの数が4以下の場合、輻輳が
発生したと判断し、マークドセルを廃棄する。従来法で
は、違反セルの到着率が0.4以上になると、到着率が0.0
の場合と比較して、正常セルの廃棄率が2倍に増加す
る。このような廃棄率の劣化は、違反セルをマークドセ
ルとして無制限に受け入れる結果、マークドセルが出力
回線バッファで輻輳を発生させるために起こる。これに
対し、本発明では、バッファに到着する違反セルの数を
制限しているため、入力回線での違反セルの到着率が増
加しても、出力回線バッファで輻輳が発生せず、その結
果、正常セルの廃棄率が劣化しない。上記シミュレーシ
ョンでは、申告値に対して25%の数の違反セルをマーク
ドセルとして網内に受け入れているため、網内リソース
が有効に活用されている。
【0022】次に、第2図を参照して到着頻度観測回路1
01と、違反検出回路102と、マーク付加回路103の動作に
ついて説明する。
【0023】加入者は、例えば、次の2つのパラメータ
を用いて通信頻度を申告する。
【0024】(1)T:時間間隔 (2)X:時間間隔T中の送出セル数の最大値 到着頻度観測回路101は、時間間隔 k・T (k=1,2,3,・・・)
中の到着セル数を観測する。到着セル数が k・X を越え
たとき、加入者は申告値違反を犯したことになる。違反
検出回路102は、セルが到着する毎に、到着セル数と閾
値 k・Xとの大小を比較し、申告値違反の有無を検出す
る。
【0025】マーク付加回路103は、違反検出回路102で
申告値違反が検出された場合に、入力セルに違反を示す
特定のマークを付加する。尚、本実施例では、入出力回
線上で1セルを伝送するのに要する時間を単位時間(ut)
として、時間長を示すことにする。入出力回線の伝送速
度が156Mbpsの場合、1セル時間長は、53×8b/156Mbps≒
2.72μsに相当する。
【0026】到着頻度観測回路101は、テーブルメモリ2
01と、選択回路202および205と、タイマ203と、大小判
定回路204と、加算回路206および207から構成される。
【0027】テ−ブルメモリ201のデータ格納領域は、
到着セル数nの格納部と、観測時間間隔Tmの格納部と、
初期設定時刻tmの格納部とから構成される。申告値違反
を犯している加入者を検出するためには、論理チャネル
番号LC毎に到着頻度を観測する必要があるため、パラメ
−タn、Tm、tmを論理チャネル番号ごとに管理する必要
がある。それ故、アドレスLCで指定されるメモリ位置
に、論理チャネル番号LCに関する情報を格納する。申告
された時間間隔の大きさが T の場合に、k・T 中の到着
セル数を観測するためにTm部にk・T を格納し、観測値 n
を時間間隔 k・T 毎に初期設定する。初期設定する時刻
は、tm領域に格納し、時間間隔 k・T 毎に次のように更
新する。
【0028】tm(更新後)=tm(更新前)+Tm 上記加算演算は加算回路207を用いて実行される。初期
設定は、(現在時刻)≧tmが成立するときに実行される。
現在時刻は、タイマ203によって示され、大小判定は、
大小判定回路204により行なわれる。上記判定結果は選
択回路205に送られ、初期設定時には(tm+Tm)が選択され
る。それ以外の時刻にはtmが選択される。セルが入力回
線11に到着する毎に、ヘッダ中のLCがメモリ201のアド
レス指示部に入力され、LCに関する到着セル数nが読み
だされる。nの値は、加算器206で(n+1)に変更され、メ
モリのn領域に書き込まれる。初期設定時には、選択回
路202が、大小判定回路204の出力信号に基づいて1を選
択するようにしてあるため、nの値が1に変更される。
尚、パラメータTm、tmの値、nの初期値は、制御系によ
り書き込まれる。
【0029】違反検出回路102は、メモリ301と、大小判
定回路302とから構成される。大小判定回路302は、到着
頻度観測回路101が観測した到着セル数nと、到着セル数
に関する閾値k・Xの大小とを比較し、n≧k・X が成立する
とき、違反検出信号を出力する。メモリ301には、閾値 k
・Xが LC対応に格納されており、セルが入力回線11に到
着する度ごとにNthが読みだされ、nとNthとの比較が行
われる。
【0030】マーク付加回路103は、セルを一時的に格
納するレジスタ402および404と、違反を示すビットパタ
ーンを格納するレジスタ401と、選択回路403とから構成
される。選択回路403は、違反検出回路102から違反検出
信号が出力された時、レジスタ401の出力信号を選択
し、到着セルの違反セル指示部VTのビットパターンを違
反を示すビットパターンに変更する。この変更を「マー
クの付加」と呼ぶ。
【0031】次に、第3図を参照して端末異常検出回路1
04と、端末異常発生頻度観測回路105と、端末異常通知
回路106と、セル廃棄回路107と、加入者規制回路108に
ついて説明する。
【0032】端末異常検出回路104は、到着頻度観測回
路101での観測値nを用いて端末異常が発生したことを
検出する。例えば、次式が成立した時、端末異常が発生
したものと判断する。
【0033】 n≧Nthd=m・Nth=m・k・X (m≧1) セル廃棄回路107は、端末異常検出回路104により端末異
常が検出された時、到着セルを廃棄する。
【0034】端末異常検出回路104は、メモリ501と、大
小判定回路502とから構成され、大小判定回路502は、n
とメモリ501に格納されたNthdの大小を比較し、nが大き
いとき端末異常検出信号を出力する。メモリ501は、LC
対応にNthdを格納する。上記大小判定はセルが到着する
度ごとに行なわれる。
【0035】セル廃棄回路107は、セルを一時的に格納
するレジスタ702および704と、空セルを示すビットパタ
ーンを格納するためのレジスタ701と、選択回路703とか
ら構成される。選択回路703は、大小判定回路502の出力
が端末異常の発生を示す時、レジスタ701の出力を選択
する。レジスタ701には、空セルを示すビットパターン
が格納されているため、到着セルが空セルに変更され、
空セルはパケットスイッチ1において廃棄される。
【0036】第6図の曲線1102は、上述したように、異
常端末から到着した違反セルの一部をセル廃棄回路107
で廃棄するようにした場合の出力回線バッファ112にお
ける正常セルの廃棄率を示し、曲線1101は、違反セルを
マークドセルとして全て受け入れる従来法を用いた場合
の正常セルのセル廃棄率を示している。尚、この例で
は、申告値をT=1000、X=400と仮定し、パラメータは、m
=1.25, k=1に設定している。この例から、本発明を用
いることにより、仮に端末に異常が発生して違反セルの
到着率が増加したとしても、正常セルの廃棄率が劣化し
ないことがわかる。また、例えば、m=1.25とすると、申
告値に対して25%増しの数のセルを網内に受け入れるこ
とができ、網内に受け入れるセルの数は、mの大きさを
変更することにより制御できることがわかる。
【0037】端末異常発生頻度観測回路105は、端末異
常検出回路104が異常を検出する頻度をLC対応に観測す
る。端末異常通知回路106は、上記観測回路105における
観測結果から、異常が定常的か否かを判断する。もし、
異常が定常的でれば、端末異常が発生したことを制御
系、及び加入者規制回路108に伝える。この通知を受け
た加入者規制回路108は、異常端末から到着する全ての
セルを廃棄処理する。
【0038】端末異常発生頻度観測回路105は、テーブ
ルメモリ601と、選択回路602および605と、タイマ603
と、大小判定回路604と、加算回路606および607と、ゲ
ート回路608とから構成される。
【0039】メモリ601のデータ格納領域は、端末異常
検出回数ndの格納部、観測時間間隔Tmdの格納部、初期
設定時刻tmdの格納部からなる。異常検出回数を論理チ
ャネル番号LC毎に検出するためには、パラメ−タnd、Tm
d、tmdを論理チャネル番号ごとに管理する必要がある。
このため、上記メモリのアドレスLCで特定されるメモリ
領域に、論理チャネル番号LCに関する情報を格納してお
く。
【0040】加入者から申告された時間間隔の大きさが
Tの場合、本実施例では、異常の発生が定常的か否かを
判断するために、Tmd = l・Tm (l=1,2,3,・・・)の期間中に
発生する異常検出回数を観測する。すなわち、観測値nd
を時間間隔Tmd毎に初期設定する。初期設定時刻は、上
記メモリのtmd領域に格納しておき、この値を時間間隔T
md毎に次のように更新していく。
【0041】 tmd(更新後)=tmd(更新前)+Tmd 上記加算演算は加算回路607により行う。
【0042】初期設定は、(現在時刻)≧tmd が成立する
ときに行われる。現在時刻はタイマ603によって示さ
れ、大小判定結果は大小判定回路604から出力される。
判定結果は選択回路605に送られ、初期設定時には(tmd+
Tmd)が、それ以外の時刻にはtmdが選択される。
【0043】異常が検出される毎に、到着セルのヘッダ
に含まれるLCがメモリ601のアドレス指示部に入力さ
れ、メモリから上記LCと対応する異常検出回数ndが読み
だされる。読み出されたndの値は、加算器606によって
(nd+1)に変更された後、メモリのnd領域に書き込まれ
る。初期設定時には、大小判定回路604の出力信号に基
づいて、選択回路602が1を選択するため、ndの値は1に
変更される。
【0044】端末異常通知回路106は、メモリ801と、大
小判定回路802とから構成される。大小判定回路802は、
端末異常発生頻度観測回路105が観測した違反検出回数n
dと、、ndに関する閾値Nthwとの大小を比較し、もし、n
d≧Nthw の関係が成立した場合には違反通知信号を出力
する。上記違反通知信号は、加入者規制回路108に入力
されると共に、メモリ801中にある加入者規制に関する
フラグFdの格納領域に記憶される。フラグFdは、定常的
異常が検出されたためパッケトの規制が必要であること
を示すためのものである。上記メモリ801には、閾値Nth
wとFdとがそれぞれLC対応に格納されており、セルが入
力回線11に到着するごとに、これらNthwとFdの値が読み
だされ、ndとNthwの比較結果とFdとの論理和が論理和回
路803でとられ、これが端末異常通知回路106の出力とし
て出力される。
【0045】選択回路713は、異常通知回路106が違反通
知信号を出力した時、レジスタ711の出力信号を選択
し、到着セルの空セル指示部のビットパターンを、空セ
ルを示すビットパターンに変更する。このようにして空
セル化されたパケットは、スイッチ1において廃棄処理
される。
【0046】次に、第5図を参照して優先制御回路41の
詳細について説明する。優先制御回路41は、優先判定回
路111と、出力回線バッファ112と、廃棄率制御回路113
とから構成されている。
【0047】優先判定回路111は、マークドセルを検出
するためのものである。マークドセルと正常セルは、同
一の出力回線バッファ112に格納されているため、マー
クドセルの数が増加すると、その影響で正常セルの品質
(セル廃棄率、バッファ内遅延時間)が劣化する可能性が
ある。廃棄率制御回路113は、上記出力回線バッファ112
で輻輳が発生したとき、マークドセルを正常セルより先
に廃棄することにより、正常セルによる通信の品質劣化
を防止するためのものである。例えば、出力回線バッフ
ァに格納されているセルの数が閾値Qthを越えたとき、
輻輳が発生したものと判断する。この状態で、新たな到
着セルがマークドセルであった場合、到着セルはバッフ
ァに格納することなく廃棄される。上記バッファに収容
できる総セル数をQとすると、閾値Qthの値は、Qth < Q
の範囲に設定される。
【0048】廃棄率制御回路113は、閾値レジスタ1001
と、バッファ内セル数カウンタ1002と、大小判定回路10
03と、セル読み出しクロック発生回路1004とから構成さ
れる。大小判定回路1003は、バッファ112内のセル数(C
N)を示すセル数カウンタ1002の出力と、閾値レジスタ10
01の出力との大小関係を判定する。閾値レジスタ1001
は、到着セルがマークドセルの場合にQthを出力し、正
常セルが到着したときはQを出力する。CN<(1001の出力)
の関係が成立している間は、セル到着の都度、大小判定
回路1003がセル格納を指示する信号を出力バッファに与
えるため、到着セルが順次にバッファ112に格納され
る。上記セル格納信号は、セル数カウンタ112にも供給
され、セル格納信号が入力される都度、セル数カウンタ
の値に1が加えられる。CN=(1001の出力) となった時
は、上記セル格納信号が発生しないため、到着セルが廃
棄される。
【0049】読み出しクロック発生回路1004は、1(ut)
の周期で読み出し信号を発生し、これを出力回線バッフ
ァ112とセル数カウンタ1002に送る。バッファ内に格納
されているセルは、上記読み出し信号に同期して1個づ
つ読みだされ、この読みだし動作に応じてカウンタ値が
1づつ減算される。出力回線バッファ112からは、バッフ
ァ内セル数が0のとき空バッファを示す信号が出力さ
れ、これがセル数カウンタ1002に入力されるため、上述
したカウンタ値の減算動作が停止する。
【0050】
【発明の効果】以上の説明から明らかな如く、本発明に
よるパケット交換システムによれば、端末異常時に網内
に受け入れる違反セルの数を制限することができるた
め、網内に受け入れられた多量の違反セルによる輻輳の
発生、および、これに伴う正常セル通信の品質劣化の問
題を解決できる。また、本発明では、違反セルであって
も、その1部がマークドセルとして網内に受け入れられ
るため、許容範囲内での網内リソースの有効利用を図る
ことができる。また、或る端末で異常の発生頻度が高い
場合は端末で異常とみなし、異常の発生を制御系に伝達
することができるため、制御系から端末側に連絡するこ
とにより、加入者に違反セルの送出を中止させることが
でき、長時間に渡る違反セル送出状態の継続を阻止する
ことが可能となる。さらには、端末異常の発生頻度が高
いとき、該端末から到着する全てのセルを廃棄すること
により、加入者が異常に気付いてセルの送出を中止する
までの間に起こる多量の違反セルの網内侵入を防止でき
る。
【図面の簡単な説明】
【図1】本発明によるパケット流量制御装置の1実施例
を示すブロック図。
【図2】図1における到着頻度観測回路101と、違反検出
回路102と、マ−ク付加回路103の詳細を示すブロック
図。
【図3】図1における端末異常検出回路104と、端末異常
発生頻度観測回路105と、端末異常通知回106路と、セル
廃棄回路107と、加入者規制回路108の詳細を示すブロッ
ク図。
【図4】セルの構成を示す図。
【図5】図1における廃棄率制御回路113の詳細を示すブ
ロック図。
【図6】セル廃棄率と違反セルの到着率との関係で見た
本発明の効果を説明するための図。
【符号の説明】

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】加入者側端末からパケットを入力する入力
    部と、前記入力部から入力されるパケットのヘッダ情報
    に基づいてパケット交換するスイッチと、前記スイッチ
    により交換されたパケットを通信先に出力する出力部と
    を有するパケット交換システムにおいて、前記入力部
    は、相手装置との通信に先だって加入者側装置から通信
    網に申告された送出パケット流量を示す申告値を論理チ
    ャネル番号対応に記憶する手段と、到着パケットの流量
    を論理チャネル番号対応に観測する手段と、前記流量が
    加入者申告値に基づいて決定される第1の閾値を越えた
    時、前記到着パケットの送信元となる加入者側装置で異
    常が生じたことを知らせるための信号を発生する手段
    と、前記第1の閾値を越えると前記到着パケットと同一
    の論理チャネル番号を持つその後に到着したパケットを
    全て廃棄する手段とを有することを特徴とするパケット
    交換システム。
  2. 【請求項2】請求項1記載のパケット交換システムにお
    いて、前記第1の閾値は、前記到着パケットの流量が前
    記加入者申告値を大きく越える頻度に基づいて決定され
    る値であることを特徴とするパケット交換システム。
  3. 【請求項3】加入者側端末からパケットを入力する入力
    部と、前記入力部から入力されるパケットのヘッダ情報
    に基づいてパケット交換するスイッチと、前記スイッチ
    により交換されたパケットを通信先に出力する出力部と
    を有するパケット交換システムにおいて、 前記入力部は、 相手装置との通信に先だって加入者側装置から通信網に
    申告された送出パケット流量を示す申告値を論理チャネ
    ル番号対応に記憶する手段と、到着パケットの流量を論
    理チャネル番号対応に観測する手段と、前記流量が加入
    者申告値に基づいて決定される第2の閾値を越えた場合
    は到着パケットに所定のマークを付加した形で網内に取
    り込み、前記流量が前記第2の閾値よりも大きい第3の
    閾値を越えた場合は到着パケットを廃棄する手段と、前
    記網内で輻輳が発生した時に前記マーク付きのパケット
    を廃棄する手段と、前記到着パケットが前記第3の閾値
    を超える頻度が所定値を越えた場合、前記到着パケット
    の送信元となる加入者側装置で異常が生じたことを知ら
    せるための信号を発生する手段と、前記第1の閾値を越
    えると前記到着パケットと同一の論理チャネル番号を持
    つその後に到着したパケットを全て廃棄する手段を備え
    たことを特徴とするパケット交換システム。
JP10054702A 1998-03-06 1998-03-06 パケット交換システム Pending JPH10257101A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10054702A JPH10257101A (ja) 1998-03-06 1998-03-06 パケット交換システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10054702A JPH10257101A (ja) 1998-03-06 1998-03-06 パケット交換システム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP3018588A Division JPH04257145A (ja) 1991-02-12 1991-02-12 パケット流量制御方法およびパケット交換システム

Publications (1)

Publication Number Publication Date
JPH10257101A true JPH10257101A (ja) 1998-09-25

Family

ID=12978138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10054702A Pending JPH10257101A (ja) 1998-03-06 1998-03-06 パケット交換システム

Country Status (1)

Country Link
JP (1) JPH10257101A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214796A (ja) * 2006-02-08 2007-08-23 Nec Corp Atmネットワークシステム、及び障害排除方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214796A (ja) * 2006-02-08 2007-08-23 Nec Corp Atmネットワークシステム、及び障害排除方法

Similar Documents

Publication Publication Date Title
JPH04257145A (ja) パケット流量制御方法およびパケット交換システム
JP3525656B2 (ja) パケット交換機、および輻輳通知方式
JP2782973B2 (ja) パケット網における流量監視方法及びシステム
US7839797B2 (en) Event-driven flow control for a very high-speed switching node
US6122252A (en) Packet switching device and cell transfer control method
US6041038A (en) Packet switching device and cell transfer control method
JP3187230B2 (ja) ふくそう制御方法及びふくそう制御装置
JP3652759B2 (ja) パケット流量監視制御方式
JP3632229B2 (ja) Atm交換装置
JPH07264189A (ja) プライベートatm網等におけるトラヒック制御装置
US8369320B2 (en) Multiplexing apparatus and cell discard method
JPH10257101A (ja) パケット交換システム
JPH03205937A (ja) パケット交換機の流量制御装置および制御方法
JP3848962B2 (ja) パケット交換機およびセル転送制御方法
US6226298B1 (en) Method and apparatus for detecting disabled physical devices and deleting undeliverable cells
JP3632655B2 (ja) Atm交換装置
JP2852473B2 (ja) セルトラヒック監視装置
JP3106276B2 (ja) 情報流量制限装置
JP3132719B2 (ja) 使用量パラメータ制御回路
JP3636086B2 (ja) 輻輳検出装置
JPH08223174A (ja) 輻輳通知制御方法及び輻輳通知制御装置
JPH0946344A (ja) パケット流量監視制御方式
JPH1127273A (ja) Atm交換ノード
JPH04192648A (ja) セルトラヒック監視装置
JP2000138681A (ja) Pdu廃棄atm交換装置