JPH10256569A

JPH10256569A - 半導体慣性センサの製造方法

Info

Publication number: JPH10256569A
Application number: JP9060822A
Authority: JP
Inventors: Hiroshi Shibatani; 博志柴谷; Kensuke Muraishi; 賢介村石
Original assignee: Mitsubishi Materials Corp
Current assignee: Mitsubishi Materials Corp
Priority date: 1997-03-14
Filing date: 1997-03-14
Publication date: 1998-09-25

Abstract

(57)【要約】【課題】ウェーハの貼り合わせやレーザ加工が不要で
大量生産に適し、寄生容量が低く、電極間ギャップ形成
精度に優れた半導体慣性センサを低コストで得る。【解決手段】第１酸化膜膜２０を介して第２シリコン
ウェーハ２２に接合した単結晶シリコン層２３上に第２
酸化膜２４を形成した後、第２シリコンウェーハ及び第
２酸化膜上にポリシリコン層２５を形成する。選択的エ
ッチングにより第２酸化膜とこの上に積層されたポリシ
リコン層とからなるスペーサ層１６を単結晶シリコン層
上に形成し、ガラス基板１０をスペーサ層を介して接合
する。第２シリコンウェーハとその上のポリシリコン層
と第１酸化膜をエッチング除去した後、単結晶シリコン
層を選択的にエッチング除去して、単結晶シリコンから
なる一対の固定電極２７，２８及び単結晶シリコンから
なる可動電極２６を有する半導体慣性センサ３０を得
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、静電容量型の加速
度センサ、角速度センサ等に適する半導体慣性センサ及
びその製造方法に関するものである。

【０００２】

【従来の技術】従来、この種の半導体慣性センサとし
て、ガラス基板と単結晶シリコンの構造からなる共振
角速度センサが提案されている（M. Hashimoto et al.,
"Silicon Resonant Angular Rate Sensor", Techinica
l Digest of the 12th Sensor Symposium, pp.163-166
(1994)）。このセンサは両側をトーションバーで浮動す
るようにした音叉構造の可動電極を有する。この可動電
極は電磁駆動によって励振されている。角速度が作用す
ると可動電極にコリオリ力が生じて、可動電極がトーシ
ョンバーの回りに捩り振動を起こして共振する。センサ
はこの可動電極の共振による可動電極と検出電極との間
の静電容量の変化により作用した角速度を検出する。こ
のセンサを作製する場合には、厚さ２００μｍ程度の結
晶方位が（１１０）の単結晶シリコン基板を基板表面に
対して垂直にエッチングして可動電極部分などの構造を
作製する。この比較的厚いシリコン基板を垂直にエッチ
ングするためにはＳＦ₆ガスによる異方性ドライエッチ
ングを行うか、或いはトーションバーの可動電極部分へ
の付け根の隅部にＹＡＧレーザで孔あけを行った後に、
ＫＯＨなどでウエットエッチングを行っている。エッチ
ング加工を行ったシリコン基板は陽極接合によりガラス
基板と一体化される。

【０００３】また別の半導体慣性センサとして、シリ
コン基板上にエッチングで犠牲層をパターン化した後、
除去することにより可動電極としてのポリシリコン振動
子を形成したマイクロジャイロ（K. Tanaka et al., "A
micromachined vibrating gyroscope", Sensors and A
ctuators A 50, pp.111-115 (1995)）が開示されてい
る。このマイクロジャイロは、いわゆる表面マイクロマ
シニング技術を用いた構造となっている。具体的には、
シリコン基板に不純物拡散によって検出電極を形成し、
その上に犠牲層となるリン酸ガラス膜を成膜してパター
ニングした後、ポリシリコンを成膜し、更に垂直エッチ
ング等の加工を行って構造体を形成する。最後に犠牲層
をエッチングにより除去することにより、可動電極部分
を切り離して検出電極に対してギャップを作り出し可動
電極を浮動状態にする。

【０００４】更に別の半導体慣性センサとして、ガラ
ス基板と単結晶シリコンの構造からなるジャイロスコー
プが提案されている（J.Bernstein et al., "A Microma
chined Comb-Drive Tuning Fork Rate Gyroscope", IEE
E MEMS '93 Proceeding, pp.143-148 (1993)）。このジ
ャイロスコープは、検出電極を形成したガラス基板と、
エッチングを行った後に高濃度ボロン拡散を行って可動
電極、固定電極等を形成した単結晶シリコン基板とをボ
ロン拡散を行った部分を接合面として接合し、更にボロ
ンを拡散していないシリコン基板部分をエッチングによ
り除去することにより、作られる。

【０００５】

【発明が解決しようとする課題】上記〜の従来のセ
ンサの製造技術には、次の欠点があった。の共振角速
度センサの製造方法では、ガラス基板に対して浮動する
構造になるべきシリコン能動部が陽極接合時に静電引力
によりガラス基板に貼り付いて可動電極にならないこと
があった。この貼り付き（sticking）を防ぐために可動
電極と検出電極とを短絡して静電力が働かない状態で陽
極接合した後に、レーザを用いて短絡していた電極間を
切り離していた。また島状の固定電極を形成するために
ガラス基板に接合した後、レーザアシストエッチングを
行う必要があった。これらのレーザ加工は極めて複雑で
あって、センサを量産しようとする場合には不適切であ
った。

【０００６】のマイクロジャイロは、シリコンウェー
ハを基板とするため、センサの寄生容量が大きく、感度
や精度を高くすることが困難であった。更にのジャイ
ロスコープの製造方法では、ボロンを拡散した部分をエ
ッチストップ部分として構造体全体を形成するため、エ
ッチストップ効果が不完全の場合にはオーバエッチング
により可動電極や固定電極の厚さが薄くなり、寸法精度
に劣る問題点があった。また及びにおいては、可動
電極部と検出電極部とのアライメントは陽極接合時に行
われるが、基板どうしを密着させる段階や、加熱を行っ
たときに生じる温度分布や熱膨張率の違いなどによりず
れが生じるため、このアライメントは一般的に精度が低
い。可動電極と検出電極の位置関係のずれは、センサの
出力に悪影響を及ぼしやすいという問題点があった。

【０００７】更に及びにおいては、可動電極と検出
電極との間のギャップはエッチング時間による制御のみ
に依存していたので、電極間のギャップ形成精度に問題
があった。

【０００８】本発明の目的は、レーザ加工が不要で大量
生産に適する、低コストの半導体慣性センサの製造方法
を提供することにある。本発明の別の目的は、寄生容量
が低く、高感度で高精度の半導体慣性センサの製造方法
を提供することにある。本発明の更に別の目的は、寸法
精度に優れた半導体慣性センサの製造方法を提供するこ
とにある。

【０００９】

【課題を解決するための手段】請求項１に係る発明は、
図１に示すように、第１シリコンウェーハ２１の両面に
シリコンを浸食せずにエッチング可能な第１膜２０を形
成する工程と、第２シリコンウェーハ２２を第１シリコ
ンウエーハ２１の片面に第１膜２０を介して貼り合わせ
る工程と、第１シリコンウェーハ２１の別の片面を所定
の厚さに研磨して単結晶シリコン層２３を形成する工程
と、単結晶シリコン層２３上にシリコンを浸食せずにエ
ッチング可能な第２膜２４を形成する工程と、第２膜２
４及び第２シリコンウエーハ２２の上にポリシリコン層
２５をそれぞれ形成する工程と、単結晶シリコン層２３
上に順次積層された第２膜２４及びポリシリコン層２５
を選択的にエッチング除去し、これにより第２膜２４と
この上に積層されたポリシリコン層２５とからなる一対
のスペーサ層１６，１６を単結晶シリコン層２３上に形
成する工程と、スペーサ層１６，１６、単結晶シリコン
層２３、第１膜２０、第２シリコンウエーハ２２及びポ
リシリコン層２５からなる構造体１７をスペーサ層１
６，１６を介してガラス基板１０に接合する工程と、ポ
リシリコン層２５及び第２シリコンウェーハ２２を第１
膜２０をエッチストップ層としてエッチング除去する工
程と、第１膜２０を除去して単結晶シリコン層２３を露
出させた後、単結晶シリコン層２３を選択的にエッチン
グ除去することにより、ガラス基板１０にスペーサ層１
６，１６を介して接合した単結晶シリコンからなる一対
の固定電極２７，２８と一対の固定電極２７，２８に挟
まれかつガラス基板１０の上方に浮動する単結晶シリコ
ンからなる可動電極２６とを有する半導体慣性センサ３
０を得る工程とを含む半導体慣性センサの製造方法であ
る。

【００１０】請求項２に係る発明は、図４に示すよう
に、ガラス基板１０上に検出電極１２を形成する工程
と、第１シリコンウェーハ２１の両面にシリコンを浸食
せずにエッチング可能な第１膜２０を形成する工程と、
第２シリコンウェーハ２２を第１シリコンウエーハ２１
の片面に第１膜２０を介して貼り合わせる工程と、第１
シリコンウェーハ２１の別の片面を所定の厚さに研磨し
て単結晶シリコン層２３を形成する工程と、単結晶シリ
コン層２３上にシリコンを浸食せずにエッチング可能な
第２膜２４を形成する工程と、第２膜２４及び第２シリ
コンウエーハ２２の上にポリシリコン層２５をそれぞれ
形成する工程と、単結晶シリコン層２３上に順次積層さ
れた第２膜２４及びポリシリコン層２５を選択的にエッ
チング除去し、これにより第２膜２４とこの上に積層さ
れたポリシリコン層２５とからなる一対のスペーサ層１
６，１６を単結晶シリコン層２３上に形成する工程と、
スペーサ層１６，１６、単結晶シリコン層２３、第１膜
２０、第２シリコンウエーハ２２及びポリシリコン層２
５からなる構造体１７をスペーサ層１６，１６を介して
ガラス基板１０に接合する工程と、ポリシリコン層２５
及び第２シリコンウェーハ２２を第１膜２０をエッチス
トップ層としてエッチング除去する工程と、第１膜２０
を除去して単結晶シリコン層２３を露出させた後、単結
晶シリコン層２３を選択的にエッチング除去することに
より、ガラス基板１０上に検出電極１２に対向して浮動
する単結晶シリコンからなる可動電極２６を有する半導
体慣性センサ４０を得る工程とを含む半導体慣性センサ
の製造方法である。

【００１１】請求項３に係る発明は、図５に示すよう
に、ガラス基板１０上に検出電極１２を形成する工程
と、第１シリコンウェーハ２１の両面にシリコンを浸食
せずにエッチング可能な第１膜２０を形成する工程と、
第２シリコンウェーハ２２を第１シリコンウエーハ２１
の片面に第１膜２０を介して貼り合わせる工程と、第１
シリコンウェーハ２１の別の片面を所定の厚さに研磨し
て単結晶シリコン層２３を形成する工程と、単結晶シリ
コン層２３上にシリコンを浸食せずにエッチング可能な
第２膜２４を形成する工程と、第２膜２４及び第２シリ
コンウエーハ２２の上にポリシリコン層２５をそれぞれ
形成する工程と、単結晶シリコン層２３上に順次積層さ
れた第２膜２４及びポリシリコン層２５を選択的にエッ
チング除去し、これにより第２膜２４とこの上に積層さ
れたポリシリコン層２５とからなる一対のスペーサ層１
６，１６を単結晶シリコン層２３上に形成する工程と、
スペーサ層１６，１６、単結晶シリコン層２３、第１膜
２０、第２シリコンウエーハ２２及びポリシリコン層２
５からなる構造体１７をスペーサ層１６，１６を介して
ガラス基板１０に接合する工程と、ポリシリコン層２５
及び第２シリコンウェーハ２２を第１膜２０をエッチス
トップ層としてエッチング除去する工程と、第１膜２０
を除去して単結晶シリコン層２３を露出させた後、単結
晶シリコン層２３を選択的にエッチング除去することに
より、ガラス基板１０にスペーサ層１６，１６を介して
接合した単結晶シリコンからなる一対の固定電極２７，
２８と一対の固定電極２７，２８に挟まれかつガラス基
板１０上に検出電極１２に対向して浮動する単結晶シリ
コンからなる可動電極２６とを有する半導体慣性センサ
５０を得る工程とを含む半導体慣性センサの製造方法で
ある。

【００１２】請求項４に係る発明は、図７に示すよう
に、第１シリコンウェーハ２１の両面にシリコンを浸食
せずにエッチング可能な第１膜２０を形成する工程と、
第２シリコンウェーハ２２を第１シリコンウエーハ２１
の片面に第１膜２０を介して貼り合わせる工程と、第１
シリコンウェーハ２１の別の片面を所定の厚さに研磨し
て単結晶シリコン層２３を形成する工程と、単結晶シリ
コン層２３上にシリコンを浸食せずにエッチング可能な
第２膜２４を形成する工程と、第２膜２４及び第２シリ
コンウエーハ２２の上にポリシリコン層２５をそれぞれ
形成する工程と、単結晶シリコン層２３上に順次積層さ
れた第２膜２４及びポリシリコン層２５を選択的にエッ
チング除去し、これにより第２膜２４とこの上に積層さ
れたポリシリコン層２５とからなる一対のスペーサ層１
６，１６を単結晶シリコン層２３上に形成する工程と、
スペーサ層１６，１６、単結晶シリコン層２３、第１膜
２０、第２シリコンウエーハ２２及びポリシリコン層２
５からなる構造体１７をスペーサ層１６，１６を介して
ガラス基板１０に接合する工程と、ポリシリコン層２５
及び第２シリコンウェーハ２２を第１膜２０をエッチス
トップ層としてエッチング除去する工程と、第１膜２０
を選択的に除去した後、単結晶シリコン層２３を選択的
にエッチング除去して、ガラス基板１０にスペーサ層１
６，１６を介して接合した単結晶シリコンからなる一対
の固定電極２７，２８と一対の固定電極２７，２８に挟
まれかつガラス基板１０の上方に浮動する単結晶シリコ
ンからなる可動電極２６とを有する半導体慣性センサ３
０を得る工程とを含む半導体慣性センサの製造方法であ
る。

【００１３】請求項５に係る発明は、図８に示すよう
に、ガラス基板１０上に検出電極１２を形成する工程
と、第１シリコンウェーハ２１の両面にシリコンを浸食
せずにエッチング可能な第１膜２０を形成する工程と、
第２シリコンウェーハ２２を第１シリコンウエーハ２１
の片面に第１膜２０を介して貼り合わせる工程と、第１
シリコンウェーハ２１の別の片面を所定の厚さに研磨し
て単結晶シリコン層２３を形成する工程と、単結晶シリ
コン層２３上にシリコンを浸食せずにエッチング可能な
第２膜２４を形成する工程と、第２膜２４及び第２シリ
コンウエーハ２２の上にポリシリコン層２５をそれぞれ
形成する工程と、単結晶シリコン層２３上に順次積層さ
れた第２膜２４及びポリシリコン層２５を選択的にエッ
チング除去し、これにより第２膜２４とこの上に積層さ
れたポリシリコン層２５とからなる一対のスペーサ層１
６，１６を単結晶シリコン層２３上に形成する工程と、
スペーサ層１６，１６、単結晶シリコン層２３、第１膜
２０、第２シリコンウエーハ２２及びポリシリコン層２
５からなる構造体１７をスペーサ層１６，１６を介して
ガラス基板１０に接合する工程と、ポリシリコン層２５
及び第２シリコンウェーハ２２を第１膜２０をエッチス
トップ層としてエッチング除去する工程と、第１膜２０
を選択的に除去した後、単結晶シリコン層２３を選択的
にエッチング除去することにより、ガラス基板１０上に
検出電極１２に対向して浮動する単結晶シリコンからな
る可動電極２６を有する半導体慣性センサ４０を得る工
程とを含む半導体慣性センサの製造方法である。

【００１４】請求項６に係る発明は、図９に示すよう
に、ガラス基板１０上に検出電極１２を形成する工程
と、第１シリコンウェーハ２１の両面にシリコンを浸食
せずにエッチング可能な第１膜２０を形成する工程と、
第２シリコンウェーハ２２を第１シリコンウエーハ２１
の片面に第１膜２０を介して貼り合わせる工程と、第１
シリコンウェーハ２１の別の片面を所定の厚さに研磨し
て単結晶シリコン層２３を形成する工程と、単結晶シリ
コン層２３上にシリコンを浸食せずにエッチング可能な
第２膜２４を形成する工程と、第２膜２４及び第２シリ
コンウエーハ２２の上にポリシリコン層２５をそれぞれ
形成する工程と、単結晶シリコン層２３上に順次積層さ
れた第２膜２４及びポリシリコン層２５を選択的にエッ
チング除去し、これにより第２膜２４とこの上に積層さ
れたポリシリコン層２５とからなる一対のスペーサ層１
６，１６を単結晶シリコン層２３上に形成する工程と、
スペーサ層１６，１６、単結晶シリコン層２３、第１膜
２０、第２シリコンウエーハ２２及びポリシリコン層２
５からなる構造体１７をスペーサ層１６，１６を介して
ガラス基板１０に接合する工程と、ポリシリコン層２５
及び第２シリコンウェーハ２２を第１膜２０をエッチス
トップ層としてエッチング除去する工程と、第１膜２０
を選択的に除去した後、単結晶シリコン層２３を選択的
にエッチング除去して、ガラス基板１０にスペーサ層１
６，１６を介して接合した単結晶シリコンからなる一対
の固定電極２７，２８と一対の固定電極２７，２８に挟
まれかつガラス基板１０上に検出電極１２に対向して浮
動する単結晶シリコンからなる可動電極２６とを有する
半導体慣性センサ５０を得る工程とを含む半導体慣性セ
ンサの製造方法である。

【００１５】この請求項１ないし６に係る製造方法で
は、レーザ加工が不要で大量生産に適するため、低コス
トで半導体慣性センサを製造できる。また基板にガラス
基板を用いるので、センサは寄生容量が低い。また、ガ
ラス基板上に検出電極が形成された構造となる請求項
２、３、５及び６においては可動電極と、検出電極が形
成されたガラス基板とのギャップが単結晶シリコンスペ
ーサ層の厚さで規定されるため、高精度にギャップを形
成できる。また可動電極部と検出電極部とのアライメン
トを両者の接合時に行う従来技術に比べて、本願の請求
項２，３，５及び６に係る製造方法では、可動電極部を
形成する前に両者の接合を行うため、接合時に検出電極
部とのアライメントを行う必要がなく、精度良くアライ
メントを行うことができるので、可動電極と検出電極と
の位置関係のずれは最小限に抑えられる。このため高感
度で高精度な半導体慣性センサが作られる。

【００１６】なお、本明細書で、「シリコンを浸食せず
にエッチング可能な膜」とは、当該膜をエッチング除去
する際にシリコンが浸食されないエッチャントを選ぶこ
とができる膜であることを意味する。また、この膜をエ
ッチストップ層として利用する際には、前記エッチャン
トとは異なるエッチャントによって、シリコンのみをエ
ッチングすることが可能である。この様な性質の膜とし
ては酸化膜や窒化膜等が挙げられる。本発明において、
第２シリコンウェーハ２２の結晶方位はエッチング速度
を考慮した場合、（１１０）方位のものが好ましく使用
される。

【００１７】

【発明の実施の形態】本発明の実施の形態を図面に基づ
いて詳しく説明する。図１及び図２に示すように、本発
明の第１実施形態の半導体慣性センサ３０は加速度セン
サであって、ガラス基板１０上にシリコンを浸食せずに
エッチング可能な第２膜２４とポリシリコン層２５とか
らなる一対のスペーサ層１６，１６を介して接合した一
対の固定電極２７及び２８の間に可動電極２６を有す
る。可動電極２６、固定電極２７及び２８は、それぞれ
単結晶シリコンからなり、電極２６と電極２７及び電極
２６と電極２８の互いに対向する部分が櫛状に形成され
る。可動電極２６はガラス基板１０の上方に位置し、ビ
ーム３１，３１によりその両端が支持され、ガラス基板
１０に対して浮動になっている。ビーム３１の基端部３
１ａは基板１０上にシリコンを浸食せずにエッチング可
能な第２膜２４とポリシリコン層２５とからなるスペー
サ層１６，１６を介して固着される。図示しないが、ビ
ーム基端部３１ａ、固定電極２７及び２８には個別に電
気配線がなされる。この半導体慣性センサ３０では、可
動電極２６に対して、図の矢印で示すようにビーム基端
部３１ａと３１ａを結ぶ線に直交する水平方向の加速度
が作用すると、可動電極２６はビーム３１，３１を支軸
として振動する。可動電極２６と固定電極２７及び２８
の間の間隔が広がったり、狭まったりすると、可動電極
２６と固定電極２７及び２８の間の静電容量が変化す
る。この静電容量の変化から作用した加速度が求められ
る。

【００１８】次に、本発明の第１実施形態の半導体慣性
センサ３０の製造方法について述べる。図１に示すよう
に、先ず第１シリコンウェーハ２１の両面にシリコンを
浸食せずにエッチング可能な第１膜２０を形成する。こ
の第１膜２０としては、ウェーハを熱酸化することによ
り形成される酸化膜の他、化学気相成長（ＣＶＤ）法で
ＳｉＨ₂Ｃｌ₂又はＳｉＨ₄とＮＨ₃ガスを用いて形成され
る窒化シリコン膜などが挙げられる。ウェーハ両面に酸
化膜２０を形成した後、第２シリコンウェーハ２２を第
１シリコンウエーハ２１に第１酸化膜２０を介して貼り
合わせる。第２シリコンウエーハ２２が貼り合わされて
いない側の第１シリコンウェーハ２１の表面をその上に
形成されている第１酸化膜２０と共に砥石及び研磨布を
用いて所定の厚さに研削研磨して単結晶シリコン層２３
を形成する。熱酸化により第２シリコンウェーハ２２及
び単結晶シリコン層２３の上に第２酸化膜２４を第１酸
化膜２０の場合と同様にして形成する。第２シリコンウ
エーハ２２上の第２酸化膜２４をエッチング除去した
後、単結晶シリコン層２３上に残留した第２酸化膜２４
と露出した第２シリコンウエーハ２２との上にＣＶＤ法
によりポリシリコン層２５をそれぞれ形成する。前記両
方のポリシリコン層２５上にＣＶＤ法により窒化膜１８
をそれぞれ形成した後、パターニングして酸化膜２４上
に形成されているポリシリコン層２５の所定部分を露出
させる。この露出したポリシリコン層２５とその下側に
形成されている第２酸化膜２４をエッチング除去し、こ
れにより第２酸化膜２４とこの上に積層されたポリシリ
コン層２５とからなる一対のスペーサ層１６，１６が単
結晶シリコン層２３上に形成される。スペーサ層１６，
１６、単結晶シリコン層２３、第１酸化膜２０、第２シ
リコンウエーハ２２及びポリシリコン層２５からなる構
造体１７をスペーサ層１６，１６を介してガラス基板１
０に重ね合せ陽極接合することにより一体化する。続い
てＫＯＨなどのエッチャントによりポリシリコン層２５
及び第２シリコンウェーハ２２を第１酸化膜２０をエッ
チストップ層としてエッチング除去する。次いで第１酸
化膜２０をフッ酸などのエッチャントにより除去して単
結晶シリコン層２３を露出させる。その後、露出した単
結晶シリコン層２３の表面にスパッタリングによりＡｌ
膜１９を形成し、パターニングした後、ＳＦ₆ガスによ
る低温での異方性ドライエッチングを行い、最後にＡｌ
膜１９を除去する。これにより単結晶シリコン層２３が
選択的にエッチング除去され、ガラス基板１０上にスペ
ーサ層１６，１６を介して接合した単結晶シリコンから
なる一対の固定電極２７，２８と一対の固定電極２７，
２８に挟まれかつガラス基板１０の上方に浮動する単結
晶シリコンからなる可動電極２６とが形成された半導体
慣性センサ３０が得られる。

【００１９】図３及び図４は第２実施形態の半導体慣性
センサ４０を示す。この半導体慣性センサ４０は加速度
センサであって、検出電極１２が表面に形成されたガラ
ス基板１０上に固着された枠体２９の間に可動電極２６
を有する。可動電極２６、枠体２９は、それぞれ単結晶
シリコンからなり、電極２６は窓枠状の枠体２９に間隔
をあけて収容される。可動電極２６は検出電極１２の上
方に位置し、ビーム３１，３１によりその両端が支持さ
れ、ガラス基板１０に対して浮動になっている。ビーム
３１の基端部３１ａは枠体２９の凹み２９ａに位置しか
つ基板１０上にシリコンを浸食せずにエッチング可能な
第２膜２４とポリシリコン層２５とからなるスペーサ層
１６，１６を介して固着される。図示しないが、ビーム
基端部３１ａ及び検出電極１２には個別に電気配線がな
される。この半導体慣性センサ４０では、可動電極２６
に対して、図の矢印で示すようにビーム基端部３１ａと
３１ａを結ぶ線に直交する鉛直方向の加速度が作用する
と、可動電極２６はビーム３１，３１を支軸として振動
する。可動電極２６と検出電極１２の間の間隔が広がっ
たり、狭まったりすると、可動電極２６と検出電極１２
の間の静電容量が変化する。この静電容量の変化から作
用した加速度が求められる。

【００２０】次に、本発明の第２実施形態の半導体慣性
センサ４０の製造方法について述べる。図４に示すよう
に、先ずガラス基板１０の上面にスパッタリング、真空
蒸着などによりＡｕ，Ｐｔ，Ｃｕなどから選ばれた金属
の薄膜からなる検出電極１２を形成する。一方、第１実
施形態の製造方法と同様に行い、第１シリコンウェーハ
２１を熱酸化してその両面に第１酸化膜２０を形成す
る。第２シリコンウェーハ２２を第１シリコンウエーハ
２１に第１酸化膜２０を介して貼り合わせる。第２シリ
コンウエーハ２２が貼り合わされていない側の第１シリ
コンウェーハ２１の表面をその上に形成されている第１
酸化膜２０と共に砥石及び研磨布を用いて所定の厚さに
研削研磨して単結晶シリコン層２３を形成する。熱酸化
により第２シリコンウェーハ２２及び単結晶シリコン層
２３の上に第２酸化膜２４を第１酸化膜２０の場合と同
様にして形成する。第２シリコンウエーハ２２上の第２
酸化膜２４を第１実施形態と同様に、エッチング除去し
た後、単結晶シリコン層２３上に残留した第２酸化膜２
４と露出した第２シリコンウエーハ２２との上にＣＶＤ
法によりポリシリコン層２５をそれぞれ形成する。前記
両方のポリシリコン層２５上にＣＶＤ法により窒化膜１
８をそれぞれ形成した後、パターニングして酸化膜２４
上に形成されているポリシリコン層２５の所定部分を露
出させる。この露出したポリシリコン層２５とその下側
に形成されている第２酸化膜２４をエッチング除去し、
これにより第２酸化膜２４とこの上に積層されたポリシ
リコン層２５とからなる一対のスペーサ層１６，１６が
単結晶シリコン層２３上に形成される。スペーサ層１
６，１６、単結晶シリコン層２３、第１酸化膜２０、第
２シリコンウエーハ２２及びポリシリコン層２５からな
る構造体１７をスペーサ層１６，１６を介してガラス基
板１０に重ね合せ陽極接合することにより一体化する。
続いてＫＯＨなどのエッチャントによりポリシリコン層
２５及び第２シリコンウェーハ２２を第１酸化膜２０を
エッチストップ層としてエッチング除去する。次いで第
１酸化膜２０をフッ酸などのエッチャントにより除去し
て単結晶シリコン層２３を露出させる。その後、露出し
た単結晶シリコン層２３の表面にスパッタリングにより
Ａｌ膜１９を形成し、パターニングした後、ＳＦ₆ガス
による低温での異方性ドライエッチングを行い、最後に
Ａｌ膜１９を除去する。これにより単結晶シリコン層２
３が選択的にエッチング除去され、ガラス基板１０上に
接合した単結晶シリコンからなる枠体２９，２９と枠体
２９，２９に挟まれかつガラス基板１０上に検出電極１
２に対向して浮動する単結晶シリコンからなる可動電極
２６とが形成された半導体慣性センサ４０が得られる。

【００２１】図５及び図６は第３実施形態の半導体慣性
センサ５０を示す。この半導体慣性センサ５０は角速度
センサであって、ガラス基板１０上に固着された固定電
極２７及び２８の間に音叉構造の一対の可動電極２６，
２６を有する。可動電極２６、固定電極２７及び２８
は、それぞれ単結晶シリコンからなり、電極２６と電極
２７及び電極２６と電極２８の互いに対向する部分が櫛
状に形成される。可動電極２６，２６はコ字状のビーム
３１，３１によりその両端が支持され、ガラス基板１０
に対して浮動になっている。ビーム３１の基端部３１ａ
は基板１０上にシリコンを浸食せずにエッチング可能な
第２膜２４とポリシリコン層２５とからなるスペーサ層
１６，１６を介して固着される。シリコン基板１０上に
はスペーサ層１６，１６の厚さより小さい厚さの検出電
極１２が形成される。図示しないが、ビーム基端部３１
ａ、固定電極２７及び２８、検出電極１２には個別に電
気配線がなされ、固定電極２７及び２８に交流電圧を印
加し、静電力により可動電極を励振するようになってい
る。この半導体慣性センサ５０では、可動電極２６，２
６に対してビーム基端部３１ａと３１ａを結ぶ線を中心
として角速度が作用すると、可動電極２６，２６にコリ
オリ力が生じてこの中心線の回りに捩り振動を起こして
共振する。この共振時の可動電極２６と検出電極１２と
の間の静電容量の変化により作用した角速度が検出され
る。

【００２２】次に、本発明の第３実施形態の半導体慣性
センサ５０の製造方法について述べる。図５に示すよう
に、先ずガラス基板１０の上面にスパッタリング、真空
蒸着などによりＡｕ，Ｐｔ，Ｃｕなどから選ばれた金属
の薄膜からなる検出電極１２を形成する。一方、第１実
施形態の製造方法と同様に行い、第１シリコンウェーハ
２１を熱酸化してその両面に第１酸化膜２０を形成す
る。第２シリコンウェーハ２２を第１シリコンウエーハ
２１に第１酸化膜２０を介して貼り合わせる。第２シリ
コンウエーハ２２が貼り合わされていない側の第１シリ
コンウェーハ２１の表面をその上に形成されている第１
酸化膜２０と共に砥石及び研磨布を用いて所定の厚さに
研削研磨して単結晶シリコン層２３を形成する。熱酸化
により第２シリコンウェーハ２２及び単結晶シリコン層
２３の上に第２酸化膜２４を第１酸化膜２０の場合と同
様にして形成する。第２シリコンウエーハ２２上の第２
酸化膜２４を第１実施形態と同様に、エッチング除去し
た後、単結晶シリコン層２３上に残留した第２酸化膜２
４と露出した第２シリコンウエーハ２２との上にＣＶＤ
法によりポリシリコン層２５をそれぞれ形成する。前記
両方のポリシリコン層２５上にＣＶＤ法により窒化膜１
８をそれぞれ形成した後、パターニングして酸化膜２４
上に形成されているポリシリコン層２５の所定部分を露
出させる。この露出したポリシリコン層２５とその下側
に形成されている第２酸化膜２４をエッチング除去し、
これにより第２酸化膜２４とこの上に積層されたポリシ
リコン層２５とからなる一対のスペーサ層１６，１６が
単結晶シリコン層２３上に形成される。スペーサ層１
６，１６、単結晶シリコン層２３、第１酸化膜２０、第
２シリコンウエーハ２２及びポリシリコン層２５からな
る構造体１７をスペーサ層１６，１６を介してガラス基
板１０に重ね合せ陽極接合することにより一体化する。
続いてＫＯＨなどのエッチャントによりポリシリコン層
２５及び第２シリコンウェーハ２２を第１酸化膜２０を
エッチストップ層としてエッチング除去する。次いで第
１酸化膜２０をフッ酸などのエッチャントにより除去し
て単結晶シリコン層２３を露出させる。その後、露出し
た単結晶シリコン層２３の表面にスパッタリングにより
Ａｌ膜１９を形成し、パターニングした後、ＳＦ₆ガス
による低温での異方性ドライエッチングを行い、最後に
Ａｌ膜１９を除去する。これにより単結晶シリコン層２
３が選択的にエッチング除去され、ガラス基板１０上に
接合した単結晶シリコンからなる一対の固定電極２７，
２８と一対の固定電極２７，２８に挟まれかつガラス基
板１０上に検出電極１２に対向して浮動する単結晶シリ
コンからなる可動電極２６とが形成された半導体慣性セ
ンサ５０が得られる。

【００２３】図７は第１実施形態の半導体慣性センサ３
０の別の製造方法を示す。第１実施形態のセンサ３０の
製法との相違点は、構造体１７をガラス基板１０に接合
した後、ポリシリコン層２５及び第２シリコンウェーハ
２２を第１酸化膜２０をエッチストップ層としてエッチ
ング除去する工程までは第１実施形態の製法と同じであ
り、それ以後の工程で相違する。即ち、第２シリコンウ
ェーハ２２及びポリシリコン層２５のエッチング除去に
より露出した第１酸化膜２０の所定の部分をフッ酸等の
エッチャントを用いてパターニングし、第１酸化膜の一
部２０ａ、２０ｂ及び２０ｃを単結晶シリコン層２３上
に選択的に形成する。この状態で、ＳＦ₆ガスによる低
温での異方性ドライエッチングを行い、最後に酸化膜２
０ａ、２０ｂ及び２０ｃを除去する。これにより単結晶
シリコン層２３が選択的にエッチング除去され、ガラス
基板１０上に接合した単結晶シリコンからなる一対の固
定電極２７，２８と一対の固定電極２７，２８に挟まれ
かつガラス基板１０の上方に浮動する単結晶シリコンか
らなる可動電極２６とが形成された半導体慣性センサ３
０が得られる。

【００２４】図８は第２実施形態の半導体慣性センサ４
０の別の製造方法を示す。第２実施形態のセンサ４０の
製法との相違点は、構造体１７をガラス基板１０に接合
した後、ポリシリコン層２５及び第２シリコンウェーハ
２２を第１酸化膜２０をエッチストップ層としてエッチ
ング除去する工程までは第１実施形態の製法と同じであ
り、それ以後の工程で相違する。即ち、図７で示す製法
と同様に、第２シリコンウェーハ２２及びポリシリコン
層２５のエッチング除去により露出した第１酸化膜２０
の所定の部分をフッ酸等のエッチャントを用いてパター
ニングし、第１酸化膜の一部２０ａ、２０ｂ及び２０ｃ
を単結晶シリコン層２３上に選択的に形成する。この状
態で、ＳＦ₆ガスによる低温での異方性ドライエッチン
グを行い、最後に酸化膜２０ａ、２０ｂ及び２０ｃを除
去する。これにより単結晶シリコン層２３が選択的にエ
ッチング除去され、ガラス基板１０上に接合した単結晶
シリコンからなる枠体２９，２９と枠体２９，２９に挟
まれかつガラス基板１０上に検出電極１２に対向して浮
動する単結晶シリコンからなる可動電極２６とが形成さ
れた半導体慣性センサ４０が得られる。

【００２５】図９は第３実施形態の半導体慣性センサ５
０の別の製造方法を示す。第３実施形態のセンサ５０の
製法との相違点は、構造体１７をガラス基板１０に接合
した後、ポリシリコン層２５及び第２シリコンウェーハ
２２を第１酸化膜２０をエッチストップ層としてエッチ
ング除去する工程までは第１実施形態の製法と同じであ
り、それ以後の工程で相違する。即ち、第２シリコンウ
ェーハ２２及びポリシリコン層２５のエッチング除去に
より露出した第１酸化膜２０所定の部分をフッ酸等のエ
ッチャントを用いてパターニングし、第１酸化膜の一部
２０ａ、２０ｂ及び２０ｃを単結晶シリコン層２３上に
選択的に形成する。この状態で、ＳＦ₆ガスによる低温
での異方性ドライエッチングを行い、最後に酸化膜の一
部２０ａ、２０ｂ及び２０ｃを除去する。これにより単
結晶シリコン層２３が選択的にエッチング除去され、ガ
ラス基板１０上に接合した単結晶シリコンからなる一対
の固定電極２７，２８と一対の固定電極２７，２８に挟
まれかつガラス基板１０上に検出電極１２に対向して浮
動する単結晶シリコンからなる可動電極２６とが形成さ
れた半導体慣性センサ５０が得られる。

【００２６】図１０は第１実施形態の半導体慣性センサ
３０の別の実施形態の半導体慣性センサ６０を示す。第
１実施形態のセンサ３０との相違点は、第２酸化膜２４
とこの上に積層されたポリシリコン層２５とからなる一
対のスペーサ層１６，１６において、一方のスペーサ１
６を構成する第２酸化膜２４の一部を除去して開口部２
４ａを形成したことにある。この開口部２４ａが存在す
ることによりスペーサ１６に接合する固定電極２７はス
ペーサを構成するポリシリコン層２５と電気的に接続さ
れるため、ガラス基板１０の側にある電極（図示せず）
とスペーサ１６を介して外部と電気的に接続することが
可能となる。

【００２７】

【発明の効果】以上述べたように、従来のウェーハのレ
ーザ加工による半導体慣性センサの製法と異なり、本発
明によればレーザ加工が不要となり、大量生産に適した
低コストの半導体慣性センサを製作することができる。
また可動電極部を形成する前に可動電極部と検出電極部
との接合を行うため、第一に従来のような貼り付き(sti
cking)現象を生じず、検出電極やガラス基板に対して所
定のギャップで可動電極を設けることができる。また第
二に接合時に検出電極部とのアライメントを行う必要が
なく、可動電極形成時に精度よくアライメントを行うこ
とができるので、可動電極と検出電極との位置関係のず
れは最小限に抑えられる。

【００２８】また、基板をシリコン基板でなく、ガラス
基板にすることにより、静電容量で検出を行うセンサで
は、素子の寄生容量を低下させることができる。

【００２９】更に、ガラス基板上に検出電極が形成され
た構造においては可動電極と、検出電極が形成されたガ
ラス基板とのギャップが単結晶シリコンのスペーサ層の
厚さで規定されるため、高精度にギャップを形成でき
る。このため高感度で高精度の半導体慣性センサが得ら
れる。

【図面の簡単な説明】

【図１】図２のＡ−Ａ線要部に相当する本発明の第１実
施形態の半導体慣性センサ及びその製造工程を示す断面
図。

【図２】本発明の第１実施形態の半導体慣性センサの外
観斜視図。

【図３】本発明の第２実施形態の半導体慣性センサの外
観斜視図。

【図４】図３のＢ−Ｂ線要部に相当する本発明の第２実
施形態の半導体慣性センサ及びその製造工程を示す断面
図。

【図５】図６のＣ−Ｃ線要部に相当する本発明の第３実
施形態の半導体慣性センサ及びその製造工程を示す断面
図。

【図６】本発明の第３実施形態の半導体慣性センサの外
観斜視図。

【図７】本発明の第１実施形態の半導体慣性センサの別
の製造工程を示す断面図。

【図８】本発明の第２実施形態の半導体慣性センサの別
の製造工程を示す断面図。

【図９】本発明の第３実施形態の半導体慣性センサの別
の製造工程を示す断面図。

【図１０】本発明の第１実施形態の半導体慣性センサ３
０の別の実施形態を示す断面図。

【符号の説明】

１０ガラス基板１２検出電極１６スペーサ層１７構造体２０第１膜２０ａ，２０ｂ，２０ｃ第１膜の一部２１第１シリコンウェーハ２２第２シリコンウェーハ２３単結晶シリコン層２４第２膜２４ａ開口部２５ポリシリコン層２６可動電極２７，２８一対の固定電極３０，４０，５０，６０半導体慣性センサ

Claims

【特許請求の範囲】

【請求項１】第１シリコンウェーハ(21)の両面にシリ
コンを浸食せずにエッチング可能な第１膜(20)を形成す
る工程と、第２シリコンウェーハ(22)を前記第１シリコンウエーハ
(21)の片面に前記膜(20)を介して貼り合わせる工程と、前記第１シリコンウェーハ(21)の別の片面を所定の厚さ
に研磨して単結晶シリコン層(23)を形成する工程と、前記単結晶シリコン層(23)上にシリコンを浸食せずにエ
ッチング可能な第２膜(24)を形成する工程と、前記第２膜(24)及び前記第２シリコンウエーハ(22)の上
にポリシリコン層(25)をそれぞれ形成する工程と、前記単結晶シリコン層(23)上に順次積層された前記第２
膜(24)及び前記ポリシリコン層(25)を選択的にエッチン
グ除去し、これにより前記第２膜(24)とこの上に積層さ
れた前記ポリシリコン層(25)とからなる一対のスペーサ
層(16,16)を前記単結晶シリコン層(23)上に形成する工
程と、前記スペーサ層(16,16)、前記単結晶シリコン層(23)、
前記第１膜(20)、前記第２シリコンウエーハ(22)及び前
記ポリシリコン層(25)からなる構造体(17)を前記スペー
サ層(16,16)を介してガラス基板(10)に接合する工程
と、前記ポリシリコン層(25)及び前記第２シリコンウェーハ
(22)を前記第１膜(20)をエッチストップ層としてエッチ
ング除去する工程と、前記第１膜(20)を除去して前記単結晶シリコン層(23)を
露出させた後、前記単結晶シリコン層(23)を選択的にエ
ッチング除去することにより、前記ガラス基板(10)に前
記スペーサ層(16,16)を介して接合した単結晶シリコン
からなる一対の固定電極(27,28)と前記一対の固定電極
(27,28)に挟まれかつ前記ガラス基板(10)の上方に浮動
する単結晶シリコンからなる可動電極(26)とを有する半
導体慣性センサ(30)を得る工程とを含む半導体慣性セン
サの製造方法。
【請求項２】ガラス基板(10)上に検出電極(12)を形成
する工程と、第１シリコンウェーハ(21)の両面にシリコンを浸食せず
にエッチング可能な第１膜(20)を形成する工程と、第２シリコンウェーハ(22)を前記第１シリコンウエーハ
(21)の片面に前記膜(20)を介して貼り合わせる工程と、前記第１シリコンウェーハ(21)の別の片面を所定の厚さ
に研磨して単結晶シリコン層(23)を形成する工程と、前記単結晶シリコン層(23)上にシリコンを浸食せずにエ
ッチング可能な第２膜(24)を形成する工程と、前記第２膜(24)及び前記第２シリコンウエーハ(22)の上
にポリシリコン層(25)をそれぞれ形成する工程と、前記単結晶シリコン層(23)上に順次積層された前記第２
膜(24)及び前記ポリシリコン層(25)を選択的にエッチン
グ除去し、これにより前記第２膜(24)とこの上に積層さ
れた前記ポリシリコン層(25)とからなる一対のスペーサ
層(16,16)を前記単結晶シリコン層(23)上に形成する工
程と、前記スペーサ層(16,16)、前記単結晶シリコン層(23)、
前記第１膜(20)、前記第２シリコンウエーハ(22)及び前
記ポリシリコン層(25)からなる構造体(17)を前記スペー
サ層(16,16)を介して前記ガラス基板(10)に接合する工
程と、前記ポリシリコン層(25)及び前記第２シリコンウェーハ
(22)を前記第１膜(20)をエッチストップ層としてエッチ
ング除去する工程と、前記第１膜(20)を除去して前記単結晶シリコン層(23)を
露出させた後、前記単結晶シリコン層(23)を選択的にエ
ッチング除去することにより、前記ガラス基板(10)上に
前記検出電極(12)に対向して浮動する単結晶シリコンか
らなる可動電極(26)を有する半導体慣性センサ(40)を得
る工程とを含む半導体慣性センサの製造方法。
【請求項３】ガラス基板(10)上に検出電極(12)を形成
する工程と、第１シリコンウェーハ(21)の両面にシリコンを浸食せず
にエッチング可能な第１膜(20)を形成する工程と、第２シリコンウェーハ(22)を前記第１シリコンウエーハ
(21)の片面に前記膜(20)を介して貼り合わせる工程と、前記第１シリコンウェーハ(21)の別の片面を所定の厚さ
に研磨して単結晶シリコン層(23)を形成する工程と、前記単結晶シリコン層(23)上にシリコンを浸食せずにエ
ッチング可能な第２膜(24)を形成する工程と、前記第２膜(24)及び前記第２シリコンウエーハ(22)の上
にポリシリコン層(25)をそれぞれ形成する工程と、前記単結晶シリコン層(23)上に順次積層された前記第２
膜(24)及び前記ポリシリコン層(25)を選択的にエッチン
グ除去し、これにより前記第２膜(24)とこの上に積層さ
れた前記ポリシリコン層(25)とからなる一対のスペーサ
層(16,16)を前記単結晶シリコン層(23)上に形成する工
程と、前記スペーサ層(16,16)、前記単結晶シリコン層(23)、
前記第１膜(20)、前記第２シリコンウエーハ(22)及び前
記ポリシリコン層(25)からなる構造体(17)を前記スペー
サ層(16,16)を介して前記ガラス基板(10)に接合する工
程と、前記ポリシリコン層(25)及び前記第２シリコンウェーハ
(22)を前記第１膜(20)をエッチストップ層としてエッチ
ング除去する工程と、前記第１膜(20)を除去して前記単結晶シリコン層(23)を
露出させた後、前記単結晶シリコン層(23)を選択的にエ
ッチング除去することにより、前記ガラス基板(10)に前
記スペーサ層(16,16)を介して接合した単結晶シリコン
からなる一対の固定電極(27,28)と前記一対の固定電極
(27,28)に挟まれかつ前記ガラス基板(10)上に前記検出
電極(12)に対向して浮動する単結晶シリコンからなる可
動電極(26)とを有する半導体慣性センサ(50)を得る工程
とを含む半導体慣性センサの製造方法。
【請求項４】第１シリコンウェーハ(21)の両面にシリ
コンを浸食せずにエッチング可能な第１膜(20)を形成す
る工程と、第２シリコンウェーハ(22)を前記第１シリコンウエーハ
(21)の片面に前記膜(20)を介して貼り合わせる工程と、前記第１シリコンウェーハ(21)の別の片面を所定の厚さ
に研磨して単結晶シリコン層(23)を形成する工程と、前記単結晶シリコン層(23)上にシリコンを浸食せずにエ
ッチング可能な第２膜(24)を形成する工程と、前記第２膜(24)及び前記第２シリコンウエーハ(22)の上
にポリシリコン層(25)をそれぞれ形成する工程と、前記単結晶シリコン層(23)上に順次積層された前記第２
膜(24)及び前記ポリシリコン層(25)を選択的にエッチン
グ除去し、これにより前記第２膜(24)とこの上に積層さ
れた前記ポリシリコン層(25)とからなる一対のスペーサ
層(16,16)を前記単結晶シリコン層(23)上に形成する工
程と、前記スペーサ層(16,16)、前記単結晶シリコン層(23)、
前記第１膜(20)、前記第２シリコンウエーハ(22)及び前
記ポリシリコン層(25)からなる構造体(17)を前記スペー
サ層(16,16)を介してガラス基板(10)に接合する工程
と、前記ポリシリコン層(25)及び前記第２シリコンウェーハ
(22)を前記第１膜(20)をエッチストップ層としてエッチ
ング除去する工程と、前記第１膜(20)を選択的に除去した後、単結晶シリコン
層(23)を選択的にエッチング除去して、前記ガラス基板
(10)に前記スペーサ層(16,16)を介して接合した単結晶
シリコンからなる一対の固定電極(27,28)と前記一対の
固定電極(27,28)に挟まれかつ前記ガラス基板(10)の上
方に浮動する単結晶シリコンからなる可動電極(26)とを
有する半導体慣性センサ(30)を得る工程とを含む半導体
慣性センサの製造方法。
【請求項５】ガラス基板(10)上に検出電極(12)を形成
する工程と、第１シリコンウェーハ(21)の両面にシリコンを浸食せず
にエッチング可能な第１膜(20)を形成する工程と、第２シリコンウェーハ(22)を前記第１シリコンウエーハ
(21)の片面に前記膜(20)を介して貼り合わせる工程と、前記第１シリコンウェーハ(21)の別の片面を所定の厚さ
に研磨して単結晶シリコン層(23)を形成する工程と、前記単結晶シリコン層(23)上にシリコンを浸食せずにエ
ッチング可能な第２膜(24)を形成する工程と、前記第２膜(24)及び前記第２シリコンウエーハ(22)の上
にポリシリコン層（２５）をそれぞれ形成する工程と、前記単結晶シリコン層（２３）上に順次積層された前記
第２膜(24)及び前記ポリシリコン層(25)を選択的にエッ
チング除去し、これにより前記第２膜(24)とこの上に積
層された前記ポリシリコン層(25)とからなる一対のスペ
ーサ層(16,16)を前記単結晶シリコン層(23)上に形成す
る工程と、前記スペーサ層(16,16)、前記単結晶シリコン層(23)、
前記第１膜(20)、前記第２シリコンウエーハ(22)及び前
記ポリシリコン層(25)からなる構造体(17)を前記スペー
サ層(16,16)を介して前記ガラス基板(10)に接合する工
程と、前記ポリシリコン層(25)及び前記第２シリコンウェーハ
(22)を前記第１膜(20)をエッチストップ層としてエッチ
ング除去する工程と、前記第１膜(20)を選択的に除去した後、単結晶シリコン
層(23)を選択的にエッチング除去することにより、前記
ガラス基板(10)上に前記検出電極(12)に対向して浮動す
る単結晶シリコンからなる可動電極(26)を有する半導体
慣性センサ(40)を得る工程とを含む半導体慣性センサの
製造方法。
【請求項６】ガラス基板(10)上に検出電極(12)を形成
する工程と、第１シリコンウェーハ(21)の両面にシリコンを浸食せず
にエッチング可能な第１膜(20)を形成する工程と、第２シリコンウェーハ(22)を前記第１シリコンウエーハ
(21)の片面に前記膜(20)を介して貼り合わせる工程と、前記第１シリコンウェーハ(21)の別の片面を所定の厚さ
に研磨して単結晶シリコン層(23)を形成する工程と、前記単結晶シリコン層(23)上にシリコンを浸食せずにエ
ッチング可能な第２膜(24)を形成する工程と、前記第２膜(24)及び前記第２シリコンウエーハ(22)の上
にポリシリコン層(25)をそれぞれ形成する工程と、前記単結晶シリコン層(23)上に順次積層された前記第２
膜(24)及び前記ポリシリコン層(25)を選択的にエッチン
グ除去し、これにより前記第２膜(24)とこの上に積層さ
れた前記ポリシリコン層(25)とからなる一対のスペーサ
層(16,16)を前記単結晶シリコン層(23)上に形成する工
程と、前記スペーサ層(16,16)、前記単結晶シリコン層(23)、
前記第１膜(20)、前記第２シリコンウエーハ(22)及び前
記ポリシリコン層(25)からなる構造体(17)を前記スペー
サ層(16,16)を介して前記ガラス基板(10)に接合する工
程と、前記ポリシリコン層(25)及び前記第２シリコンウェーハ
(22)を前記第１膜(20)をエッチストップ層としてエッチ
ング除去する工程と、前記第１膜(20)を選択的に除去した後、単結晶シリコン
層(23)を選択的にエッチング除去して、前記ガラス基板
(10)に前記スペーサ層(16,16)を介して接合した単結晶
シリコンからなる一対の固定電極(27,28)と前記一対の
固定電極(27,28)に挟まれかつ前記ガラス基板(10)上に
前記検出電極(12)に対向して浮動する単結晶シリコンか
らなる可動電極(26)とを有する半導体慣性センサ(50)を
得る工程とを含む半導体慣性センサの製造方法。