JPH10256379A - 集積回路のフロアプラン方法 - Google Patents

集積回路のフロアプラン方法

Info

Publication number
JPH10256379A
JPH10256379A JP9054896A JP5489697A JPH10256379A JP H10256379 A JPH10256379 A JP H10256379A JP 9054896 A JP9054896 A JP 9054896A JP 5489697 A JP5489697 A JP 5489697A JP H10256379 A JPH10256379 A JP H10256379A
Authority
JP
Japan
Prior art keywords
connection
block
circuit
pattern
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9054896A
Other languages
English (en)
Inventor
Masaaki Yamashita
正明 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9054896A priority Critical patent/JPH10256379A/ja
Publication of JPH10256379A publication Critical patent/JPH10256379A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 集積回路の設計時に回路配置を行うためのフ
ロアプラン方法に関するものである。 【解決手段】 集積回路の信号の流れや機能で分けられ
た回路の単位を示す複数のブロックについて、それぞれ
のブロックの相互間の入出力配線数よりなる回路接続情
報を取得する回路接続情報取得ステップと、入力された
前記回路接続情報に基づいて、各ブロックの相互の接続
形態を認識し、あらかじめ複数個用意した接続パターン
の中から該当する接続パターンを選択する接続パターン
選択ステップと、上記接続パターン選択ステップで該当
する接続パターンが複数個ある場合に、それぞれの接続
パターンでブロックを配置した時の総配線長を算出し、
総配線長が最短となる接続パターンを選択する総配線長
演算ステップと、選択された接続パターンに基づいて各
ブロックの配置を行う配置ステップよりなる。これによ
って、信号の流れがブロックの配置に反映できるととも
に、配線の長さもできる限り短くでき、配置面積を小さ
くすることができる効果がある。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路の設計時
に、効率的な回路配置を行うための集積回路のフロアプ
ラン方法に関するものである。
【0002】
【従来の技術】近年、集積回路のフロアプラン方法は、
LSIの急激な大規模化、高集積化に伴い、CADを含
めた設計環境を効率化、充実させるために重要視されて
いる。
【0003】図7は従来のフロアプランの手順を示すフ
ローチャートであり、図8はその手順の一部を模式的に
示した概念図である。まず、配置すべき集積回路の回路
接続情報、すなわちブロック(図8(a) に示す最小枠)
間の入出力配線数を抽出する(図7、ステップS1)、
次いで、上記の回路接続情報より、各ブロック間で配線
関係が密接なブロックどうしを見つけだしてグループ
(図8(a) 、A〜J)化する(図7、ステップS2)。
【0004】一方、上記各ブロックが配置される半導体
のウエーハ上には、配置禁止領域4に関連して図8(b)
に示すように配置領域1〜3が設けられる。この状態
で、上記の配置領域1〜3のそれぞれの面積に納まるよ
うに上記のグループA〜Jの中の幾つかの組み合わせが
決定され、図8(b) に示すように配置することにより、
各グループのレイアウト設計が行われる(図7、ステッ
プ3)。尚、図8(b) において、配置禁止領域4は他の
目的に使用するために、回路を配置しない領域である。
【0005】
【発明が解決しようとする課題】上記従来の方式におい
ては、グループ化の段階(ステップS2)では、配線関
係が密なブロックどうしをグループ化しているため、各
グループ内では回路接続情報に基づく配線関係が反映さ
れ、配線長が短く配線領域の少ないものとなっている。
【0006】しかしながら、配置の段階(ステップS
3)において、グループの配置を決定するときには、上
述のようにグループ間どうしの、配線数に関する回路接
続情報は考慮されず、グループ間どうしでは配線関係が
反映されない。このためグループどうしで互いに密接な
関係のある場合であっても、互いに隔たって配置された
り、あまり密接でないグループが近接して配置されたり
することになり、結果として配線長が長くなって配線領
域が広くなるという問題があった。
【0007】本発明は上記従来の事情に鑑みて提案され
たものであって、全ブロックの回路接続情報を反映した
状態でより配線領域の少ないフロアプランを実現するこ
とを目的とする。
【0008】
【課題を解決するための手段】本発明は上記の目的を達
成するために以下の方法を採用している。すなわち、図
1に示すようように、集積回路の信号の流れや機能で分
けられた回路の単位を示す複数のブロックについて、そ
れぞれのブロックの相互間の入出力配線数よりなる回路
接続情報を取得する回路接続情報取得ステップと、入力
された前記回路接続情報に基づいて、各ブロックの相互
の接続形態を認識し、あらかじめ複数個用意した接続パ
ターンの中から該当する接続パターンを選択する接続パ
ターン選択ステップと、該接続パターン選択ステップで
該当する接続パターンが複数個ある場合には、それぞれ
の接続パターンでブロックを配置した時の総配線長を算
出し、総配線長が最短となる接続パターンを選択する総
配線長演算ステップと、選択された接続パターンに基づ
いて各ブロックの配置を行う配置ステップとを備えたも
のである。
【0009】これによって、信号の流れと配線数がブロ
ックの配置に反映されるとともに、配線の長さも短くな
るように配慮できるので、全体としての面積を小さくで
きることになる。
【0010】
【発明の実施の形態】図1は、本発明の一実施形態にお
けるフロアプラン方法を示すフローチャートである。図
1において、まず、各ブロックについて、入力配線数と
出力配線数に関する情報、すなわち回路接続情報を抽出
する(ステップS1)。例えば、図3に示すようなブロ
ック間接続を有する回路図が与えられた場合、回路接続
情報としては、図2に示すように各ブロックごとに他の
全てのブロックに対する入出力配線数およびその合計に
関するデータを抽出する。
【0011】上記の情報抽出手順で得た各ブロック間の
配線数及び配線方向の関係から、ブロックの接続パター
ンがどのようになっているかを認識する(ステップ
2)。ここで接続パターンを認識するまでの過程を図4
を用いて説明する。図4は、格子で区切られた複数の枠
で構成され、これらの枠に以下に示す手順で各ブロック
が割り当てられていく。まず、ブロック1に注目する
と、図2より入力配線はなく出力線数がブロック2への
8本とブロック3への2本となる。このように入力配線
がない場合には、図4の左端の枠A1に割り当てる。次
にその出力配線がブロック2とブロック3へそれぞれ8
本および2本出ているので、枠A1の右隣の枠B1には
配線数の多いブロック2が割り当てられ、ブロック3は
ブロック2の下の枠B2を割り当てる。
【0012】次にブロック2の出力に着目すると、図2
より配線数10本でブロック5に接続されているので、
ブロック2の右隣の枠C1にブロック5を割り当てる。
ブロック5は出力配線が無いので、これより右側へのブ
ロックの配置はないことになる。次いで、前記のブロッ
ク3に着目すると、ブロック3の出力配線はブロック5
へ8本出ているのでブロック5より右側の枠B2に配置
されている現状ままで良いことになる。
【0013】次に、未だ着目していないブロック4に着
目すると、該ブロック4は図2より入力配線が無いこと
から左端の枠A2に割り当てる。ブロック4の出力配線
はブロック5へ8本出ていることから、ブロック5の左
側に位置している現状の枠A2のままで良いことにな
る。これで全ブロックについて接続関係が見れたことに
なり、図4のようなブロック配置が得られる。
【0014】次いで、上記のようにして得られたブロッ
ク配置から接続パターンを決定するが、その時、図5に
示す接続パターンのテーブルを用いる(ステップS
3)。このテーブルには、レイアウトされるレーン数
(図4での横列)や信号の向きに基づいて決定される接
続パターンを予め複数個用意しておき、その中から図4
で求めたブロック配置に一致あるいは近いものを選択す
る。例えば図4のブロック配置の場合には、上下の2レ
ーンであり信号の流れの折り返しもないので、図5の接
続パターンのうちパターン1が近い接続パターンとして
選択される。
【0015】また、ブロック4からブロック5への配線
は、ブロック1→ブロック3→ブロック5の配線系列と
は独立しているので、ブロック4を図4のB3枠に配設
することも可能である。従ってこの場合はレーンは3と
なりパターン3が近い接続パターンとして選択される。
【0016】選ばれる接続パターンが1つだけならば、
そのパターンで配置を決定するが、複数のパターンが選
択された場合、例えばパターン1とパターン3が候補と
して揚げられた場合には以下のようにして1つのパター
ンに絞り込む。
【0017】図6にパターン1とパターン3で実際にブ
ロックを配置した図をそれぞれ(a)と(b)に示す。
パターン1とパターン3のそれぞれの場合で総配線長を
求め、総配線長の短い方のパターンを選択する。ここで
総配線長は次式で演算する。
【0018】総配線長=Σ(各ブロック間配線の長さ×
ビット数)ここで、各ブロックのサイズは既知であるの
で、ブロック間配線の長さはブロックの中心間の距離を
用いる。
【0019】以上のように配線パターンが決定すると、
該決定されたパターンに従って実際に配置を行う。上記
のように信号の流れと配線数に基づいて、グループの配
置されるとともに、総配線長が短くなるように各ブロッ
クが配置されるため、配線領域の面積が少ないフロアプ
ランを実現できる。
【0020】
【発明の効果】以上のように、本発明は、集積回路の回
路図から複数のブロック間の回路接続情報を抽出し、配
線関係に沿って、つまり信号の流れに基づいてブロック
の配置を行うが、同時に総配線長も短くできるように考
慮している。このため配線領域の面積の少ないフロアプ
ランを実現することができ、集積回路の集積度をより向
上することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるフロアプラン方法
を示すフローチャートである。
【図2】同方法における回路接続情報を示す説明図であ
る。
【図3】同方法における回路接続情報を得る手順を示す
ための回路図である。
【図4】同方法における回路接続情報を得る手順を示す
ための説明図である。
【図5】同方法における回路接続情報を得る手順を示す
ための説明図である。
【図6】同方法における回路接続情報を得る手順を示す
ための説明図である。
【図7】従来のフロアプラン方法を示すフローチャート
である。
【図8】従来のフロアプランの手順を示す模式図であ
る。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 集積回路の信号の流れや機能で分けられ
    た回路の単位を示す複数のブロックについて、それぞれ
    のブロックの相互間の入出力配線数よりなる回路接続情
    報を取得する回路接続情報取得ステップと、 入力された前記回路接続情報に基づいて、各ブロックの
    相互の接続形態を認識し、あらかじめ複数個用意した接
    続パターンの中から該当する接続パターンを選択する接
    続パターン選択ステップと、 上記接続パターン選択ステップで該当する接続パターン
    が複数個ある場合に、それぞれの接続パターンでブロッ
    クを配置した時の総配線長を算出し、総配線長が最短と
    なる接続パターンを選択する総配線長演算ステップと、 選択された接続パターンに基づいて各ブロックの配置を
    行う配置ステップよりなる集積回路のフロアプラン方
    法。
JP9054896A 1997-03-10 1997-03-10 集積回路のフロアプラン方法 Pending JPH10256379A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9054896A JPH10256379A (ja) 1997-03-10 1997-03-10 集積回路のフロアプラン方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9054896A JPH10256379A (ja) 1997-03-10 1997-03-10 集積回路のフロアプラン方法

Publications (1)

Publication Number Publication Date
JPH10256379A true JPH10256379A (ja) 1998-09-25

Family

ID=12983373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9054896A Pending JPH10256379A (ja) 1997-03-10 1997-03-10 集積回路のフロアプラン方法

Country Status (1)

Country Link
JP (1) JPH10256379A (ja)

Similar Documents

Publication Publication Date Title
JPH04211154A (ja) 半導体集積回路のレイアウト方法
JP2005267302A (ja) 配線経路決定方法及びシステム
US5825659A (en) Method for local rip-up and reroute of signal paths in an IC design
JPH10256379A (ja) 集積回路のフロアプラン方法
JP3647686B2 (ja) 半導体集積回路の設計方法および半導体集積回路の製造方法
JPH10256377A (ja) フロアプラン方法
Fisher A multi-pass, multi-algorithm approach to PCB routing
JP2566788B2 (ja) プリント板の配線方式
JP2851079B2 (ja) 半導体集積回路の製造方法
JP2002222229A (ja) 自動配置配線装置および自動配置配線方法
JPH10340959A (ja) レイアウト方法
JPH06216249A (ja) Icチップ自動レイアウト設計システム
JP2967796B2 (ja) 半導体集積回路のレイアウト設計方法
JP2620005B2 (ja) 配置配線決定方法
EP1010107B1 (en) Routing method removing cycles in vertical constraint graph
JP2914025B2 (ja) Lsiの自動配置配線処理方法
JP2682219B2 (ja) 半導体集積回路の配線方法
JPH07147324A (ja) Cad装置による自動配置配線処理方法
JPH10134092A (ja) 半導体回路の回路入力方法
JPH0645443A (ja) 階層化配線方法
JPH08115344A (ja) 自動配置配線装置
JPH06232263A (ja) 半導体集積回路における信号伝播遅延時間の最適化方法
JP2002215704A (ja) モジュールの端子位置決定方法及び装置
JPH04102352A (ja) 集積回路の配線方法
JPH06209044A (ja) 半導体集積回路の設計装置