JPH10256377A - フロアプラン方法 - Google Patents

フロアプラン方法

Info

Publication number
JPH10256377A
JPH10256377A JP9053552A JP5355297A JPH10256377A JP H10256377 A JPH10256377 A JP H10256377A JP 9053552 A JP9053552 A JP 9053552A JP 5355297 A JP5355297 A JP 5355297A JP H10256377 A JPH10256377 A JP H10256377A
Authority
JP
Japan
Prior art keywords
blocks
block
wiring
circuit
lane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9053552A
Other languages
English (en)
Inventor
Takayuki Daimatsu
隆之 大松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9053552A priority Critical patent/JPH10256377A/ja
Publication of JPH10256377A publication Critical patent/JPH10256377A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 集積回路の設計に際し、効率的な回路配置を
行うためのフロアプラン方法に関するものである。 【解決手段】 集積回路の信号の流れや機能で分けた回
路の最小単位を示す複数のブロックについて、それぞれ
のブロック相互間の入出力配線数よりなる回路接続情報
を取得する第1ステップと、取得された前記回路接続情
報をもとに、回路の主要な信号の流れを抽出する第2ス
テップと、抽出された回路の主要な信号の流れ情報を参
照して上記複数のブロック間の配線長が最短となるよう
に各ブロックの配置を行う第3のステップとからなるも
のである。これによって信号の流れと配線長の両方が勘
案された回路配置を行うことができ、より配置面積を少
なくすることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路の設計に
際し、効率的な回路配置を行うためのフロアプラン方法
に関するものである。
【0002】
【従来の技術】近年、集積回路のフロアプラン方法は、
LSIの急激な大規模化、高集積化に伴い、CADを含
めた設計環境を効率化、充実させるために重要視されて
いる。
【0003】図7は従来のフロアプランの手順を示すフ
ローチャートであり、図8はその手順の一部を模式的に
示した概念図である。まず、配置すべき集積回路の回路
接続情報、すなわちブロック(図8(a) に示す最小枠)
間の入出力配線数を抽出する(図7、ステップS1)、
次いで、上記の回路接続情報より、各ブロック間で配線
関係が密接なブロックどうしを見つけだしてグループ
(図8(a) 、A〜I)化する(図7、ステップS2)。
【0004】一方、上記各ブロックが配置される半導体
のウエーハ上には、配置禁止領域4に関連して図8(b)
に示すように配置領域1〜3が設けられる。この状態
で、上記の配置領域1〜3のそれぞれの面積に納まるよ
うに上記のグループA〜Iの中の幾つかの組み合わせが
決定され、図8(b) に示すように配置することにより、
各グループのレイアウト設計が行われる(図7、ステッ
プ3)。尚、図8(b) において、配置禁止領域4は他の
目的に使用するために、回路を配置しない領域である。
【0005】
【発明が解決しようとする課題】上記従来の方法におい
ては、グループ化の段階(図7、ステップS2)では、
配線関係が密なブロックどうしをグループ化しているた
め、各グループ内では回路接続情報に基づく配線関係が
反映され、配線長が短く配線領域の少ないものとなって
いる。
【0006】しかしながら、配置の段階(図7、ステッ
プS3)において、グループの配置を決定するときに
は、上記のようにグループ間どうしの、配線数に関する
回路接続情報は考慮されず、グループ間どうしでは配線
関係が反映されない。このためグループどうしで互いに
密接な関係のある場合であっても、互いに隔たって配置
されたり、あまり密接でないグループが近接して配置さ
れたりすることになり、結果として配線長が長くなって
配線領域が広くなるという問題があった。
【0007】本発明は上記従来の欠点に鑑みて提案され
たものであって、集積回路の信号の流れや機能で分けた
回路の最小単位を示すブロック間の回路接続情報を反映
することができ、より配線領域の少ないフロアプラン方
法を実現することを目的とする。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明は以下の手段を採用している。すなわち、集
積回路の信号の流れや機能で分けた回路の最小単位を示
す複数のブロックについて、それぞれのブロック相互間
の入出力配線数と回路接続情報を取得する第1ステップ
と、入力された前記回路接続情報をもとに、回路の主要
な信号の流れを抽出する第2ステップと、 前記で抽出
された回路の主要な信号の流れ情報を参照して上記複数
のブロック間の配線長が最短となるように各ブロックの
配置を行う第3のステップとからなるものである。
【0009】これにより、集積回路の信号の流れや機能
で分けた回路の最小単位を示すブロック間の回路接続情
報を反映することができ、より配線領域の少ないフロア
プランを実現することが可能となる。
【0010】
【発明の実施の形態】図1は、本発明の一実施の形態に
おけるフロアプラン方法を示すフローチャートである。
【0011】図1において、まず、図2に示すように各
ブロックについて、入力配線数と出力配線数とに関する
情報、すなわち回路接続情報を抽出する(ステップS
1)。このときの回路接続情報は、図2に示すように、
各ブロックごとに、他の全てのブロックに対する入出力
配線数およびその合計に関するデータを抽出する。ここ
までは、従来のフロアプラン方法と同様の手順となる。
【0012】次いで、上記接続情報の抽出処理(ステッ
プS1)で得た各ブロックの配線数の関係から、回路の
主要な信号の流れを抽出し(ステップS2)、これによ
り、仮配置のブロックの順番を決定する。
【0013】主要な信号の流れを検索するために以下の
基準値を用いる。すなわち、最大出力配線数が9本以上
の場合は、基準値を9本とし、最大出力本数が9本未満
の場合は、最大出力配線数に基準値係数0.8を掛けた
値を基準値とする。但し、この最大出力配線数の基準値
の9本および基準値係数0.8は、信号の流れをスムー
ズに検索することを目的とした設定値であり、一例に過
ぎない。
【0014】このように、基準値を決定あるいは算出し
た後、基準値以上の配線関係があるブロックを、配線数
の多い順で次の信号の流れを決定する候補ブロックとし
て挙げる。
【0015】例えば、ブロック1の場合は、ブロック2
への12本の出力線数が最大であり、次に多いのはブロ
ック7への出力線数の7本である。従って、ここではま
ず基準値9より多い12本の配線数を備えたブロック2
が候補として選定されることになる。上記では出力線数
に注目したが、上記に加えて、確認のために候補ブロッ
クの入力配線数を抽出して最終的に信号の流れを決定す
る。例えば、候補ブロックであるブロック2に注目する
と、ブロック9から4本、ブロック1から12本の入力
配線がある。このとき、最大入力配線数を抽出すると、
ブロック1からの12本ということになる。その結果、
ブロック2が信号の流れを決定するブロックとして最終
的に選定されることになる。
【0016】ここで、上記ブロック2にブロック1以外
の他のブロックより12本以上の入力があったとする
と、該他のブロックからブロック2への信号の流れの方
が上記ブロック1からブロック2への信号の流れより重
要になるので、該ブロック1からブロック2への流れは
考慮する必要がなくなることになる。ただし、あるブロ
ックから他のブロックへの出力線数の最大値は、当該他
のブロックにとっての入力線数の最大値になるので、上
記入力線数の検討手順は単なる確認のための手順であ
る。
【0017】次に、ブロック2の最大出力配線数を抽出
する。このときの最大出力配線数は、ブロック5への8
本となる。この場合は、最大出力配線数が9本未満のた
め、基準値は6.4本(8本×0.8)となり、基準値
以上の配線関係があるブロック5とブロック7が次の信
号の流れの候補ブロックとなる。これら2つの候補ブロ
ックに対してそれぞれ入力線数を勘案し、いずれを選択
するかを最終決定する。この場合、ブロック5には上記
ブロック2から以外の入力はないので、まず、ブロック
2からブロック5への流れが決定される。ここで、ブロ
ック5に出力はないので、ここから先の信号の流れは考
慮する必要はなくなる。
【0018】そこで、ブロック5から逆に辿って再びブ
ロック2に戻る。ここで、先に候補となった、ブロック
7が検討の対象となる。ここでも、ブロック7への入力
は上記のブロック2から以外はないので、ブロック2か
らブロック7への流れが決定される。ブロック2よりブ
ロック6への最小の出力線数3の経路は上記の基準値
6.4以上ではないので、この場合では検討の対象とは
ならない。
【0019】上記のように、ブロック2についての信号
の流れに方向が決定されると、ブロック2からさらに逆
上ってブロック1に帰る。ここで、ブロック1の残りの
配線グループはブロック4への7本とブロック3への3
本である。従ってここでは、最大本数7×0.8=5.
6以上の本数が候補となる。これに該当するのはブロッ
ク4への7本のみであるので、ブロック1からブロック
4への流れが検討され、ついで、ブロック4からの流れ
が検討される。
【0020】以上のようにして、順次検討が加えられて
主要な信号の流れが決定される。ステップS2の結果、
主要な信号の流れは、ブロック1→ブロック2→ブロッ
ク5→ブロック7→ブロック4→ブロック8→ブロック
9→ブロック3→ブロック6となる。
【0021】次に、信号の流れの順番で仮配置をおこな
い、その後、総配線長が最短になるように配置および並
び変えをおこなう(ステップ3)。このときの仮配置の
規則は、図4に示すように、上述のブロック1、ブロッ
ク2、ブロック5の順番で左から右へ配置していき、目
的の配置領域の長さ(図4の場合3ブロック分)に達す
ると、すぐ下の段に下がって、そこから左へブロック
7、ブロック4を配置していく。この結果、3列のブロ
ック列が形成される。このように形成されたブロック列
を、以下レーンと呼ぶ。
【0022】次に各レーンの内部で総配線長を算出し、
総配線長が最短になるブロックの配置を総当たり方法で
検索し、レーン内部のブロックの配置を決定する。ここ
で、レーン内部の総配線長は、次式で求める。
【0023】 総配線長=Σ(各ブロック間の配線の長さ×配線数)・・・(1) ここで、各ブロック間の配線の長さは、各ブロックのx
方向(左右方向)中心座標を抽出し、該中心座標間の距
離を用いる。
【0024】具体例を図4と図5を用いて説明する。図
4は各レーンにブロックが配置された図であり、図5は
そのときの第1レーンに属するブロック間どうしの入出
力配線数およびその合計を示す。このとき、ブロック1
に注目すると、ブロック2に12本の出力配線数があ
る。ブロック1とブロック2の配線長を算出すると、ま
ずブロック1とブロック2のx方向中心座標間の距離を
算出し、該算出された距離に配線数10本を掛けるとブ
ロック1とブロック2の配線長が算出できる。更に、ブ
ロック2とブロック5について同様の演算を行い、第1
レーンの内部のブロック間どうしの配線長の合計よりな
る総配線長を求める。次いで、ブロック配列を入れ変え
て同様に総配線長を求め、総配線長が最短長となるブロ
ックの配置を第1レーンのブロックの並びとして決定す
る。第2レーン、第3レーンについても同様にして、総
配線長の最短がブロックの並びを決定する。
【0025】次に各レーン間の総配線長を算出し、総配
線長が最短になる並びを前記のレーン内部の時と同様に
総当たり方法で演算し、最終のブロックの並びを決定す
る。ここで、レーン間の総配線長は、次式で求める。
【0026】 総配線長 =Σ(各ブロック間の配線の長さ×配線数)・・・(2) ここで、同一レーンに属するブロック間の配線長さは、
上記のように各ブロックのx方向中心長さのみを考慮す
れば足りるが、異なるレーンに属する各ブロック間の配
線の長さは、各ブロックの中心座標(x,y)〔y方向
は図面上縦方向〕間の長さを考慮する必要がある。
【0027】すなわち、上記同一レーンに属するブロッ
ク間の配線(x軸方向の配線Lv)は図6に示すように
ブロック内の素子sと素子sの間を通過できるので、y
方向の配線長さを考慮する必要はなく、上記のように各
ブロックのx方向中心間の長さの総和とすれば足りる。
ところが、異なるレーンに属するブロック間の配線(y
軸方向の配線Lh)は、ブロックの上を通過できないの
で、図6に示すように、一旦x方向に各ブロックB1
4 の間まで引き出してブロック間を通過させる必要が
ある。
【0028】従って、y方向配線長を算出するときに
は、各ブロックの中心y座標間の距離に係数1.5を掛
けて重み付けする。以上の原則に従って、レーン間の最
短の総配線長を求める規則を図4を用いて説明すると、
まず、第1レーンの各ブロックの配置を上記で求めた通
りに固定しておき、第1レーンと第2レーンに属する各
ブロック間の配線長S1と、第2レーンに属する第2レ
ーン内部での各ブロック間の配線長S2の2つの合計S
1+S2によって総合計を求める。次いで第2レーンに
属するブロックの配置を変えて同様に配線長の総合計を
求める作業を繰り返して、上記S1+S2の総合計が最
短となる第2レーンのブロック配置を求める。
【0029】第2レーンと第3レーン間の配線長の最短
の総配線長を求める計算についても、同様に、第2レー
ンに属する各ブロックの配置を上記の第1レーンと第2
レーン間の総合計が最短となる配線長を求めたときに決
定した状態に固定し、第3レーンに属する各ブロックの
位置を変えながら総配線長が最短となる第3レーンのブ
ロック配置を決定する。
【0030】このように、ステップS2によって信号の
流れに沿った配置が行われると同時に、ステップS3に
よって、総配線長が最短になるように各ブロックが配置
されるため、配線領域の面積が少ないフロアプランを実
現できる。
【0031】以上配線数が9以下のときの基準値を定め
るために例として係数0.8を掛けるようにしたが、例
えば、配線数3以上8までの場合は配線数の多い方から
2つの候補を採用するようにしてもよい。
【0032】
【発明の効果】以上のように、本発明は、集積回路の回
路図から複数のブロック間の回路接続情報を抽出し、配
線関係に沿って、つまり信号の流れに基づいてブロック
の配置をおこなうが、同時に総配線長も短くできるよう
に考慮している。このため配線領域の面積の少ないフロ
アプランを実現することができ、集積回路の集積度をよ
り向上することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるフロアプラン方法
を示すフローチャート
【図2】同方法における回路接続情報を示す説明図
【図3】同方法における信号の流れの抽出の一ステップ
を示す説明図
【図4】同方法における仮配置の一ステップを示す説明
【図5】同方法における総配線長の最短化の一ステップ
を示す説明図
【図6】配線長を算出するための重み付けを説明する概
念図である。
【図7】従来のフロアプラン方法を示すフローチャート
【図8】従来のフロアプラン方法を示す概念図である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 集積回路の信号の流れや機能で分けた回
    路の最小単位を示す複数のブロックについて、それぞれ
    のブロック相互間の入出力配線数よりなる回路接続情報
    を取得する第1ステップと、 取得された前記回路接続情報をもとに、回路の主要な信
    号の流れを抽出する第2ステップと、 抽出された回路の主要な信号の流れ情報を参照して上記
    複数のブロック間の配線長が最短となるように各ブロッ
    クの配置を行う第3のステップとからなることを特徴と
    するフロアプラン方法。
JP9053552A 1997-03-07 1997-03-07 フロアプラン方法 Pending JPH10256377A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9053552A JPH10256377A (ja) 1997-03-07 1997-03-07 フロアプラン方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9053552A JPH10256377A (ja) 1997-03-07 1997-03-07 フロアプラン方法

Publications (1)

Publication Number Publication Date
JPH10256377A true JPH10256377A (ja) 1998-09-25

Family

ID=12945971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9053552A Pending JPH10256377A (ja) 1997-03-07 1997-03-07 フロアプラン方法

Country Status (1)

Country Link
JP (1) JPH10256377A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008129725A (ja) * 2006-11-17 2008-06-05 Toshiba Corp 半導体レイアウト設計装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008129725A (ja) * 2006-11-17 2008-06-05 Toshiba Corp 半導体レイアウト設計装置

Similar Documents

Publication Publication Date Title
US5784289A (en) Method for estimating routability and congestion in a cell placement fo integrated circuit chip
Das et al. Design tools for 3-D integrated circuits
KR0153392B1 (ko) Lsi용 상호접속 배선 설계 방법
US5930499A (en) Method for mixed placement of structured and non-structured circuit elements
US7676780B2 (en) Techniques for super fast buffer insertion
US6066178A (en) Automated design method and system for synthesizing digital multipliers
JP2012118986A (ja) マルチレベルのスパイン配線
Chang et al. MR: A new framework for multilevel full-chip routing
US5701255A (en) Cell generation method and cell generation system
Chen et al. A new approach to the ball grid array package routing
Tsai et al. NEWS: A net-even-wiring system for the routing on a multilayer PGA package
JPH10256377A (ja) フロアプラン方法
JP3165592B2 (ja) データパス自動配置方法及びその装置
US5825659A (en) Method for local rip-up and reroute of signal paths in an IC design
US6560761B1 (en) Method of datapath cell placement for bitwise and non-bitwise integrated circuit designs
JP3182244B2 (ja) 半導体集積回路における信号伝播遅延時間の最適化方法
JPH10256379A (ja) 集積回路のフロアプラン方法
JP3512757B2 (ja) レイアウト設計における最適化方法
JP3455085B2 (ja) セル自動配置方法
JP2967796B2 (ja) 半導体集積回路のレイアウト設計方法
JP3022198B2 (ja) セル合成方法及びセル合成装置
Cha et al. SEGRA: a very fast general area router for multichip modules
JPH06216249A (ja) Icチップ自動レイアウト設計システム
JP2914025B2 (ja) Lsiの自動配置配線処理方法
JPH0877219A (ja) 半導体集積回路装置の設計方法