JPH10253711A - スキュー補正された評価ボード - Google Patents
スキュー補正された評価ボードInfo
- Publication number
- JPH10253711A JPH10253711A JP9052906A JP5290697A JPH10253711A JP H10253711 A JPH10253711 A JP H10253711A JP 9052906 A JP9052906 A JP 9052906A JP 5290697 A JP5290697 A JP 5290697A JP H10253711 A JPH10253711 A JP H10253711A
- Authority
- JP
- Japan
- Prior art keywords
- skew
- dut
- evaluation board
- output
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】スキューを０にし、タイミングに依存する高精
度な測定を可能としたスキュー補正された評価ボードを
提供しようとするものである。 【解決手段】１）スキューを０にするためのスキュー補
正素子を、評価ボード内の各被測定ＩＣ単位で設けたこ
とを特徴とするスキュー補正された評価ボード。 ２）スキュー補正素子が遅延線等からなる請求項１に記
載のスキュー補正された評価ボード。
度な測定を可能としたスキュー補正された評価ボードを
提供しようとするものである。 【解決手段】１）スキューを０にするためのスキュー補
正素子を、評価ボード内の各被測定ＩＣ単位で設けたこ
とを特徴とするスキュー補正された評価ボード。 ２）スキュー補正素子が遅延線等からなる請求項１に記
載のスキュー補正された評価ボード。
Description
【０００１】
【発明の属する技術分野】この発明は、同一基板上に多
数個の被測定ＩＣを実装して評価するための、被測定Ｉ
Ｃを実装した基板のＩＣテスト装置に使用されるスキュ
ー補正された評価ボードに関するものである。
数個の被測定ＩＣを実装して評価するための、被測定Ｉ
Ｃを実装した基板のＩＣテスト装置に使用されるスキュ
ー補正された評価ボードに関するものである。
【０００２】
【従来の技術】図３は、多数個の被測定ＩＣを実装した
従来の評価ボードの１例を示す回路図である。図におい
てＤＵＴは被測定ＩＣである。この被測定ＩＣ（ＤＵ
Ｔ）の駆動信号は、外部のドライバ回路に接続され、ダ
ンピング抵抗（Ｒ１）を介して各入力端子〜から各
被測定ＩＣ（ＤＵＴ）にＩＮＰＵＴされる。
従来の評価ボードの１例を示す回路図である。図におい
てＤＵＴは被測定ＩＣである。この被測定ＩＣ（ＤＵ
Ｔ）の駆動信号は、外部のドライバ回路に接続され、ダ
ンピング抵抗（Ｒ１）を介して各入力端子〜から各
被測定ＩＣ（ＤＵＴ）にＩＮＰＵＴされる。
【０００３】他方、各被測定ＩＣ（ＤＵＴ）の出力信号
が出力されるが、その出力信号は、ダンピング抵抗（Ｒ
２）を介して各出力端子〜から外部のコンパレータ
に接続され、エラーの有無を判定される。
が出力されるが、その出力信号は、ダンピング抵抗（Ｒ
２）を介して各出力端子〜から外部のコンパレータ
に接続され、エラーの有無を判定される。
【０００４】
【発明が解決しようとする課題】このような従来の回路
で被測定ＩＣ（ＤＵＴ）へ駆動信号を供給したり、被測
定ＩＣ（ＤＵＴ）の出力信号の出力を行なうと、評価ボ
ード内のパターン構成によってスキューが発生する。こ
のため、タイミングに依存する高精度な測定ができない
のが現状である。
で被測定ＩＣ（ＤＵＴ）へ駆動信号を供給したり、被測
定ＩＣ（ＤＵＴ）の出力信号の出力を行なうと、評価ボ
ード内のパターン構成によってスキューが発生する。こ
のため、タイミングに依存する高精度な測定ができない
のが現状である。
【０００５】この発明は従来例の上記欠点を解消して、
スキューを０にし、タイミングに依存する高精度な測定
を可能としたスキュー補正された評価ボードを提供しよ
うとするものである。
スキューを０にし、タイミングに依存する高精度な測定
を可能としたスキュー補正された評価ボードを提供しよ
うとするものである。
【０００６】
【課題を解決するための手段】すなわちこの発明のスキ
ュー補正された評価ボードは、スキューを０にするため
のスキュー補正素子を、評価ボード内の各被測定ＩＣ単
位で設けたことを特徴とするものである。
ュー補正された評価ボードは、スキューを０にするため
のスキュー補正素子を、評価ボード内の各被測定ＩＣ単
位で設けたことを特徴とするものである。
【０００７】この発明のスキュー補正された評価ボード
は、上記スキュー補正素子が遅延線等からなっているこ
とをも特徴としている。
は、上記スキュー補正素子が遅延線等からなっているこ
とをも特徴としている。
【０００８】この発明のスキュー補正された評価ボード
によれば、被測定ＩＣに供給される駆動信号および各被
測定ＩＣからの出力のスキューが０になるため、不確定
時間のない高精度の測定およびテストスピードを上げた
実動作状態のテストが可能となる。
によれば、被測定ＩＣに供給される駆動信号および各被
測定ＩＣからの出力のスキューが０になるため、不確定
時間のない高精度の測定およびテストスピードを上げた
実動作状態のテストが可能となる。
【０００９】
【発明の実施の形態】以下、この発明のスキュー補正さ
れた評価ボードの実施の形態を図面に基いて詳細に説明
する。
れた評価ボードの実施の形態を図面に基いて詳細に説明
する。
【００１０】図１はこの発明のスキュー補正された評価
ボードの１実施例を示す回路図である。図において、Ｄ
ＵＴは被測定ＩＣであり、この被測定ＩＣ（ＤＵＴ）へ
のＩＮＰＵＴおよびＯＵＴＰＵＴはスキューの補正素子
Ｄを介して入出力されている。なお、（ａ）〜（ｄ）は
各被測定ＩＣ（ＤＵＴ）の入力端子部（入力ピン）で、
（ｅ）〜（ｈ）は各被測定ＩＣ（ＤＵＴ）の出力端子部
（出力ピン）である。
ボードの１実施例を示す回路図である。図において、Ｄ
ＵＴは被測定ＩＣであり、この被測定ＩＣ（ＤＵＴ）へ
のＩＮＰＵＴおよびＯＵＴＰＵＴはスキューの補正素子
Ｄを介して入出力されている。なお、（ａ）〜（ｄ）は
各被測定ＩＣ（ＤＵＴ）の入力端子部（入力ピン）で、
（ｅ）〜（ｈ）は各被測定ＩＣ（ＤＵＴ）の出力端子部
（出力ピン）である。
【００１１】ＩＮＰＵＴから供給された駆動信号は、パ
ターンの引き回しによって各被測定ＩＣ（ＤＵＴ）に到
達するまでにスキューが生じる。また同時に各被測定Ｉ
Ｃ（ＤＵＴ）の出力にもスキューが発生する。これを補
正して、駆動信号の場合は各被測定ＩＣ（ＤＵＴ）の入
力ピン（（ａ）〜（ｄ））のところで、各被測定ＩＣ
（ＤＵＴ）の出力に関しては評価ボードの出力ピン
（（ｅ）〜（ｈ））のところで、それぞれスキューを０
にするものである。
ターンの引き回しによって各被測定ＩＣ（ＤＵＴ）に到
達するまでにスキューが生じる。また同時に各被測定Ｉ
Ｃ（ＤＵＴ）の出力にもスキューが発生する。これを補
正して、駆動信号の場合は各被測定ＩＣ（ＤＵＴ）の入
力ピン（（ａ）〜（ｄ））のところで、各被測定ＩＣ
（ＤＵＴ）の出力に関しては評価ボードの出力ピン
（（ｅ）〜（ｈ））のところで、それぞれスキューを０
にするものである。
【００１２】その際、遅れの一番多いところを補正０と
して基準にし、少ないところの補正を最大にして補正を
行なう。この補正は、各被測定ＩＣ（ＤＵＴ）の入出力
ピンのすべてについて行なう。
して基準にし、少ないところの補正を最大にして補正を
行なう。この補正は、各被測定ＩＣ（ＤＵＴ）の入出力
ピンのすべてについて行なう。
【００１３】上記スキュー補正素子としては、電磁遅延
線、超音波遅延線、磁わい遅延線やその他遅延回路等が
好適に使用できる。
線、超音波遅延線、磁わい遅延線やその他遅延回路等が
好適に使用できる。
【００１４】図２は被測定ＩＣ（ＤＵＴ1-1）の遅れが
最少で、被測定ＩＣ（ＤＵＴN-n）の遅れが最大という
想定で記載したタイムチャートである。図においてΔｔ
が補正すべき時間であり、入出力とも遅れが少ないほ
ど、補正値が小さくなる。
最少で、被測定ＩＣ（ＤＵＴN-n）の遅れが最大という
想定で記載したタイムチャートである。図においてΔｔ
が補正すべき時間であり、入出力とも遅れが少ないほ
ど、補正値が小さくなる。
【００１５】
【発明の効果】この発明のスキュー補正された評価ボー
ドによれば、被測定ＩＣに供給される駆動信号および各
被測定ＩＣからの出力のスキューが０になるため、不確
定時間のない高精度の測定およびテストスピードを上げ
た実動作状態のテストが可能となる。
ドによれば、被測定ＩＣに供給される駆動信号および各
被測定ＩＣからの出力のスキューが０になるため、不確
定時間のない高精度の測定およびテストスピードを上げ
た実動作状態のテストが可能となる。
【図１】この発明のスキュー補正された評価ボードの１
実施例を示す回路図である。
実施例を示す回路図である。
【図２】図１の動作を説明するタイムチャートである。
【図３】従来の評価ボードの回路図である。
ＤＵＴ 被測定ＩＣ Ｄ 補正素子 Ｒ ダンピング抵抗
Claims (2)
- 【請求項１】 スキューを０にするためのスキュー補正
素子を、評価ボード内の各被測定ＩＣ単位で設けたこと
を特徴とするスキュー補正された評価ボード。 - 【請求項２】 スキュー補正素子が遅延線等からなる請
求項１に記載のスキュー補正された評価ボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9052906A JPH10253711A (ja) | 1997-03-07 | 1997-03-07 | スキュー補正された評価ボード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9052906A JPH10253711A (ja) | 1997-03-07 | 1997-03-07 | スキュー補正された評価ボード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10253711A true JPH10253711A (ja) | 1998-09-25 |
Family
ID=12927891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9052906A Pending JPH10253711A (ja) | 1997-03-07 | 1997-03-07 | スキュー補正された評価ボード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10253711A (ja) |
-
1997
- 1997-03-07 JP JP9052906A patent/JPH10253711A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7373574B2 (en) | Semiconductor testing apparatus and method of testing semiconductor | |
| EP0254017A2 (en) | Calibrated automatic test system | |
| JPH06148279A (ja) | 電子デバイス試験・測定装置、およびそのタイミングならびに電圧レベル校正方法 | |
| US20070101219A1 (en) | Semiconductor testing apparatus and method of calibrating the same | |
| US5964894A (en) | IC test equipment, measurement method in the IC test equipment, and storage medium of the same | |
| JPH10253711A (ja) | スキュー補正された評価ボード | |
| JP2001305197A (ja) | 半導体集積回路試験におけるパルス幅タイミング誤差補正のための較正方法および装置 | |
| JP3611012B2 (ja) | タイミング・デスキュー装置及びタイミング・デスキュー方法 | |
| JP2684178B2 (ja) | スキュー補正装置 | |
| KR0176074B1 (ko) | 인쇄회로기판 배선의 신호특성 검사를 위한 측정회로 및 그를 이용한 신호 측정방법 | |
| JPH11101852A (ja) | 可変遅延素子試験回路 | |
| JP3340459B2 (ja) | 信号判定装置及び信号判定方法 | |
| JP3088575B2 (ja) | 半導体集積回路の検査方法 | |
| JPH06281704A (ja) | タイミング校正装置 | |
| JPH07111454B2 (ja) | 入力閾値電圧測定方法 | |
| JPH0755882A (ja) | Ｉｃ試験装置 | |
| JP2537030Y2 (ja) | Ｌｓｉテスタ | |
| JPH0980118A (ja) | Ｉｃテスタ | |
| JPH0743666Y2 (ja) | 半導体試験装置 | |
| JP2996989B2 (ja) | Ｉｃテスターのピン電流測定回路及びその基板 | |
| JP2002296321A (ja) | 半導体デバイスの試験方法及びロードボード | |
| JP2002082148A (ja) | 半導体試験装置のタイミング補正方法及び装置 | |
| JPS616836A (ja) | 半導体試験装置 | |
| JPS6337272A (ja) | 論理回路への基準電圧供給回路 | |
| JPS5923266A (ja) | Ｉｃ試験装置 |