JP2684178B2 - スキュー補正装置 - Google Patents
スキュー補正装置Info
- Publication number
- JP2684178B2 JP2684178B2 JP62225575A JP22557587A JP2684178B2 JP 2684178 B2 JP2684178 B2 JP 2684178B2 JP 62225575 A JP62225575 A JP 62225575A JP 22557587 A JP22557587 A JP 22557587A JP 2684178 B2 JP2684178 B2 JP 2684178B2
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- counter
- skew
- skew correction
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、スキュー補正装置に関し、詳しくは、IC
などの電子デバイステスターにおいて各ピンに供給され
るテストパターンの伝送路上のスキューを補正できるよ
うなスキュー補正装置に関する。 ［従来の技術］ ICなどの電子デバイスの検査システムに用いられてい
る電子デバイス駆動回路を第４図によって説明する。 この図において、30はスリーステートのドライバであ
り、駆動制御信号が入力されるとともに、VIH31,VIL32
からの直流電圧VIH（HIGHレベルの設定電圧）,VIL（LOW
レベルの設定電圧）が印加されるようになっている。こ
のドライバ30の出力は、信号伝送路34を介して被検査電
子デバイスのピンに接続されるピン接続端子35と接続さ
れている。ドライバ30の出力インピーダンスと信号伝送
路34の特性インピーダンスとの整合のために、抵抗33
（例えば50Ω）が出力と信号伝送路34との間に挿入され
ている。なお、この場合、ドライバ30と出力との間にバ
ッファアンプとか、電流ブースタ回路が挿入されていて
もよい。 出力モード（ピン駆動モード）時に、ドライバ30はア
クティブ状態となり、駆動制御信号によって指定された
一方の直流電圧VIH又はVILを駆動電圧として出力し、こ
れがピン接続端子35に印加される。入力モード時には、
ドライバ30は高インピーダンス状態となる。この入力モ
ードにおいて、電子デバイスのピンに出力される信号が
図示しないコンパレータなどによってチェックされる。 スリーステートドライバ30は、ダイオード・ブリッジ
12,14、PNP型バイポーラトランジスタ16,18、NPN型バイ
ポーラトランジスタ20,22からなる。ダイオード・ブリ
ッジ12,14の一対のノードは図示のようにバイポーラト
ランジスタ16〜22を介して定電流源36,37にそれぞれ接
続されている。 なお、VIH31は直流電圧VIHをドライバ30に供給するプ
ログラマブル電源であり、またVIL32は直流電圧VILをド
ライバ30に供給するプログラマブル電源である。直流電
圧VIH,VILはダイオード・ブリッジ12,14の一つのノード
に図示のように印加される。 PH,PH＊（PHを反転させた信号）,PL,PL＊（PLを反転
させた信号）は、当該電子デバイス駆動回路に供給され
る駆動制御信号の一部の信号であって、これは、位相の
相違する多数の位相クロック信号を発生するタイミング
発生器とパターン発生器からのパターンデータとを受け
る波形フォーマッタからパターン信号として得られる。 これらPH,PH＊,PL,PL＊は、図示のようにバイポーラ
トランジスタ16〜22の対応するもののベースにそれぞれ
印加され、これらの信号によって、出力モード時にバイ
ポーラトランジスタ16,20又はバイポーラトランジスタ1
8,22が“オン”（以下“ON"）せしめられ、ドライバ30
はアクティブ状態となる。その結果、直流電圧VIH又はV
ILをピン駆動電圧として出力する。他方、入力モード時
には、バイポーラトランジスタ16〜22はすべて“オフ”
（以下“OFF"）され、ドライバ30は高インピーダンス状
態となる。 ［解決しようとする問題点］ 従来のこのようなICテスター等の電子デバイス駆動回
路は、測定すべきIC等の複数の各ピン対応にそれぞれ割
り当てられて設けられているが、ピン接続端子35までの
距離、すなわち伝送路の長さが一定なものとなっていな
いために、それぞれのピンに供給されるテストパターン
にスキューが発生する。 しかも、従来のスキュー除去方式は、ピンエレクトロ
ニクス（前記ドライバ及び波形フォーマッタを含むテス
トパターンをICピンに供給する回路部分）から被検査デ
バイスまでのルートとは別のルートにより行われてい
る。そのため、伝送路の長さが不均一となることにより
発生するスキューによって精度の高い測定が阻害されて
いる。 この発明は、このような従来技術の問題点を解決する
ものであって、ピンエレクトロニクスから被検査デバイ
スまでの伝送路ルートで発生するスキューを補正するこ
とができるスキュー補正装置を提供することを目的とす
る。 ［問題点を解決するための手段］ このような目的を達成するためのこの発明のスキュー
補正装置の特徴は、送端側に接続されたコンパレータ
と、このコンパレータを動作させるストローブ信号を所
定の周期で発生するストローブ信号発生回路と、コンパ
レータに振幅値のほぼ半分を挾んで下側と上側の電圧値
に対応する第１及び第２の基準電圧を選択的に供給する
基準電圧発生回路と、スキューの補正タイミング基準と
なる時間に対応するカウント値を記憶する第１のカウン
トと、第１の基準電圧をコンパレータに供給して得られ
る第１の基準電圧より高いことを示す第１の検出出力か
ら第２の基準電圧をコンパレータに供給して得られる第
２の基準電圧より高いことを示す第２の検出出力までの
時間をカウントする第２のカウンタと、第１のカウンタ
の値と第２のカウンタの値との差値を受けてテストパル
スをスキュー補正するスキュー補正回路とを備えるもの
である。 ［作用］ このようにドライバの送端側でのテストパルスの幅が
半分になっている時間を測定することにより、その時間
に応じてテストパルスのスキューを補正することで、被
検査デバイスに出力される各ピンのテストパターン印加
タイミングを合わせることができる。 しかも、第１のカウンタと第２のカウンタとを設ける
ことで、スキュー補正値が自動的に算出されるので、IC
テスタの被検査デバイスの多数のピンについてのスキュ
ー補正を短時間で効率よくかつ自動的に行うことができ
る。 その結果、伝送路の相違により発生するスキューが補
正され、タイミング精度が向上してより精度の高い測定
が可能となる。 ［実施例］ 以下、この発明の一実施例について図面を参照して詳
細に説明する。 第１図は、この発明のスキュー補正装置を適用したテ
スターのピンエレクトロニクス部分を中心とするブロッ
ク図であり、第２図は、その送端部におけるテストパタ
ーン波形の状態を示す説明図、第３図は、そのスキュー
補正回路の具体的なブロック図である。 なお、第４図及びこれら各図において同等のものは同
一の符号で示す。 第１図において、ドライバ30の抵抗33の送端Ｓ側に
は、コンパレータ１の入力側が接続されていて、コンパ
レータ１の基準電圧側の入力側が基準電圧発生回路２に
接続されている。また、コンパレータ１の出力側は、ス
キュー補正回路３に接続されている。そして、基準電圧
発生回路２は、後述するように出力振幅電圧の1/2の値
を挾んで高低２種類の基準電圧を発生する。なお、Ｃ
は、浮遊容量を示すコンデンサである。また、スイッチ
10を介して接続されるスキュー補正回路は、伝送路に対
するものではなく、各ドライバまでの出力におけるスキ
ューに対して補正する処理ルートである。 コンパレータ１は、ストローブ発生回路４から例えば
繰り返し周期が20p程度の高い周波数のストローブ信号
の供給を受けて、このストローブ信号に応じて入力信号
と基準電圧とを比較する動作をして、入力信号のレベル
が基準電圧を越えたときに検出出力を発生する。 ここで、VIH31の直流電圧を1Vとし、VIL32の出力電圧
値を0Vとして、PH,PH＊,PL,PL＊の各信号を送出して送
端Ｓに1Vのパルス信号を出力するとする。なお、抵抗33
の値を50Ωとして伝送路のインピーダンスを50に設定す
る。 このとき、ドライバ30は、出力インピーダンスが50Ω
の高速パルス発生回路となる。そのために、第２図の
（ａ）に示すように、その送端Ｓでの出力波形Ｐは、ド
ライバ30の送端Ｓにおいて被検査デバイス（DUT）であ
るIC5からの反射波を受けて、Ｔ＝ｖ×2lの間、その振
幅が半分（＝0.5V）になる。ただし、Ｔは時間、ｖは、
電流速度、ｌは、送端ＳからIC5のピンまでの距離であ
る。そこで、この場合の半分の電圧値が0.5Vとなる期間
を測定することで、伝送路の長さｌを知ることができ
る。 第２図（ａ）に点線で示すように、基準電圧発生回路
２は、最初は、出力基準電圧が0.5Vと0Vとの中間値であ
る0.25Vに設定された信号をコンパレータ１の比較入力
に送出する。このときにストローブ信号発生回路４から
のストローブ信号に応じてコンパレータ１の出力には、
同図（ｂ）に見るように、送端Ｓの反射波の立上がり時
点でストローブ信号に対応する第１の検出パルスP1が発
生する。この第１の検出パルスP1を基準電圧発生回路２
が受けると、基準電圧発生回路２は、出力基準電圧を0.
5Vと1Vとの中間値である0.75Vの値に切換えて、コンパ
レータ１の比較入力に送出する。 その結果、同図（ｃ）に見るよに、ドライバ30の1Vの
パルス出力が0.5Vから1Vに立ち上がる時点においてスト
ローブ信号に対応する第２の検出パルスP2がコンパレー
タ１の出力として発生する。 これら第１及び第２の検出パルスP1,P2の間隔は、前
記時間Ｔに対応するものであって、これらパルスは、そ
れぞれスキュー補正回路３に入力される。 スキュー補正回路３は、時間測定回路を含むものであ
って、第３図に示すように、時間差検出回路６と、この
時間差検出回路６からの結果データが格納されるカウン
タ７と、カウンタ７の値をアナログ値に変換するデジタ
ル／アナログ変換器（以下D/A変換器）８、そしてこの
アナログ値により遅延時間が設定される可変遅延路９か
ら構成されていて、時間差検出回路６は、基準カウンタ
6aとストローブ信号カウンタ6bとを有する時間測定回路
であって、基準カウンタ6aの値とストローブ信号カウン
タ6bの値との差値をカウンタ７にセットする。 ここで、ストローブ信号カウンタ6bは、第１の検出パ
ルスP1から第２の検出パルスP2までの期間のストローブ
信号の数をカウントするカウンタであって、ストローブ
信号発生回路４からのストローブ信号を受けてこれをカ
ウントする。 可変遅延回路９は、ドライバ30に入力されるPH,PH＊,
PL,PL＊の信号の出力位相を決定する位相クロック信号C
Ki（タイミング発生器から得られる位相クロック信号）
を受け、D/A変換器８の出力値に応じて決定される遅延
時間だけこれを遅延して、スキュー補正された位相クロ
ック信号CK0をその出力に発生する。そして、この位相
補正された位相クロック信号CK0がここではPH,PH＊,PL,
PL＊の信号の出力位相を決定する信号（補正されたタイ
ミング発生器からの位相クロック信号）として使用され
る。 ここに、基準カウンタ6aのカウント値としては、一番
長い伝送路に対する時間Ｔ（振幅が半分となっている時
間）に一致するストローブ信号のカウント値又はそれ以
上のカウント値が設定される。そして、この設定値との
差に相当する値だけPH,PH＊,PL,PL＊の信号の出力位相
が可変遅延回路９により遅延させられるものである。そ
の結果、第２図に示す0.5Vから1Vのパルス信号の振幅が
半分になる時間Ｔの後の1Vになる立上がりパルスの位置
が、前記基準カウント値に対する差分だけ遅延して位置
補正されることになる。なお、カウンタ７及び時間差測
定回路６に入力されている信号STは、動作スタート信号
である。 このようにして、時間差測定回路６により、そのピン
に対応するカウンタ７のカウント値が決定され、このカ
ウント値に対応する遅延時間だけそのピンに対応する位
相クロック信号が遅延する。このことで、複数の各ピン
に対応するドライバからのテストパターンの波形に対す
る遅延時間がそれぞれ基準値に適合するように決定さ
れ、この決定された各ピン対応のカウンタ７のカウント
値に従って各ドライバで発生するテストパターンが遅延
して伝送路の長さに対するスキュー補正がなされる。 なお、このようなスキュー補正は、テストパターンを
発生する前にあらかじめなされ、テストは、各ピンに対
応する遅延カウント値がカウンタ７にセットされた状態
で行われることになる。また、IC5にテスト端子が接続
されたときに、IC5の浮遊容量Ｃにより遅延が発生する
が、これもスキュー補正されることになる。 以上説明してきたが、この実施例で示したスキュー補
正回路は一例であって、ドライバの出力信号の発生時間
を遅延又は調整できるような回路であればどのような構
成であってもよい。 ［発明の効果］ 以上の説明から理解できるように、この発明にあって
は、ドライバの送端側でのテストパルスの幅が半分にな
っている時間を測定することにより、その時間に応じて
テストパルスのスキューを補正することで、被検査デバ
イスに出力される各ピンのテストパターン印加タイミン
グを合わせることができる。 しかも、第１のカウンタと第２のカウンタとを設ける
ことで、スキュー補正値が自動的に算出されるので、IC
テスタの被検査デバイスの多数のピンについてのスキュ
ー補正を短時間で効率よくかつ自動的に行うことができ
る。 その結果、伝送路の相違により発生するスキューが補
正され、タイミング精度が向上してより精度の高い測定
が可能となる。
などの電子デバイステスターにおいて各ピンに供給され
るテストパターンの伝送路上のスキューを補正できるよ
うなスキュー補正装置に関する。 ［従来の技術］ ICなどの電子デバイスの検査システムに用いられてい
る電子デバイス駆動回路を第４図によって説明する。 この図において、30はスリーステートのドライバであ
り、駆動制御信号が入力されるとともに、VIH31,VIL32
からの直流電圧VIH（HIGHレベルの設定電圧）,VIL（LOW
レベルの設定電圧）が印加されるようになっている。こ
のドライバ30の出力は、信号伝送路34を介して被検査電
子デバイスのピンに接続されるピン接続端子35と接続さ
れている。ドライバ30の出力インピーダンスと信号伝送
路34の特性インピーダンスとの整合のために、抵抗33
（例えば50Ω）が出力と信号伝送路34との間に挿入され
ている。なお、この場合、ドライバ30と出力との間にバ
ッファアンプとか、電流ブースタ回路が挿入されていて
もよい。 出力モード（ピン駆動モード）時に、ドライバ30はア
クティブ状態となり、駆動制御信号によって指定された
一方の直流電圧VIH又はVILを駆動電圧として出力し、こ
れがピン接続端子35に印加される。入力モード時には、
ドライバ30は高インピーダンス状態となる。この入力モ
ードにおいて、電子デバイスのピンに出力される信号が
図示しないコンパレータなどによってチェックされる。 スリーステートドライバ30は、ダイオード・ブリッジ
12,14、PNP型バイポーラトランジスタ16,18、NPN型バイ
ポーラトランジスタ20,22からなる。ダイオード・ブリ
ッジ12,14の一対のノードは図示のようにバイポーラト
ランジスタ16〜22を介して定電流源36,37にそれぞれ接
続されている。 なお、VIH31は直流電圧VIHをドライバ30に供給するプ
ログラマブル電源であり、またVIL32は直流電圧VILをド
ライバ30に供給するプログラマブル電源である。直流電
圧VIH,VILはダイオード・ブリッジ12,14の一つのノード
に図示のように印加される。 PH,PH＊（PHを反転させた信号）,PL,PL＊（PLを反転
させた信号）は、当該電子デバイス駆動回路に供給され
る駆動制御信号の一部の信号であって、これは、位相の
相違する多数の位相クロック信号を発生するタイミング
発生器とパターン発生器からのパターンデータとを受け
る波形フォーマッタからパターン信号として得られる。 これらPH,PH＊,PL,PL＊は、図示のようにバイポーラ
トランジスタ16〜22の対応するもののベースにそれぞれ
印加され、これらの信号によって、出力モード時にバイ
ポーラトランジスタ16,20又はバイポーラトランジスタ1
8,22が“オン”（以下“ON"）せしめられ、ドライバ30
はアクティブ状態となる。その結果、直流電圧VIH又はV
ILをピン駆動電圧として出力する。他方、入力モード時
には、バイポーラトランジスタ16〜22はすべて“オフ”
（以下“OFF"）され、ドライバ30は高インピーダンス状
態となる。 ［解決しようとする問題点］ 従来のこのようなICテスター等の電子デバイス駆動回
路は、測定すべきIC等の複数の各ピン対応にそれぞれ割
り当てられて設けられているが、ピン接続端子35までの
距離、すなわち伝送路の長さが一定なものとなっていな
いために、それぞれのピンに供給されるテストパターン
にスキューが発生する。 しかも、従来のスキュー除去方式は、ピンエレクトロ
ニクス（前記ドライバ及び波形フォーマッタを含むテス
トパターンをICピンに供給する回路部分）から被検査デ
バイスまでのルートとは別のルートにより行われてい
る。そのため、伝送路の長さが不均一となることにより
発生するスキューによって精度の高い測定が阻害されて
いる。 この発明は、このような従来技術の問題点を解決する
ものであって、ピンエレクトロニクスから被検査デバイ
スまでの伝送路ルートで発生するスキューを補正するこ
とができるスキュー補正装置を提供することを目的とす
る。 ［問題点を解決するための手段］ このような目的を達成するためのこの発明のスキュー
補正装置の特徴は、送端側に接続されたコンパレータ
と、このコンパレータを動作させるストローブ信号を所
定の周期で発生するストローブ信号発生回路と、コンパ
レータに振幅値のほぼ半分を挾んで下側と上側の電圧値
に対応する第１及び第２の基準電圧を選択的に供給する
基準電圧発生回路と、スキューの補正タイミング基準と
なる時間に対応するカウント値を記憶する第１のカウン
トと、第１の基準電圧をコンパレータに供給して得られ
る第１の基準電圧より高いことを示す第１の検出出力か
ら第２の基準電圧をコンパレータに供給して得られる第
２の基準電圧より高いことを示す第２の検出出力までの
時間をカウントする第２のカウンタと、第１のカウンタ
の値と第２のカウンタの値との差値を受けてテストパル
スをスキュー補正するスキュー補正回路とを備えるもの
である。 ［作用］ このようにドライバの送端側でのテストパルスの幅が
半分になっている時間を測定することにより、その時間
に応じてテストパルスのスキューを補正することで、被
検査デバイスに出力される各ピンのテストパターン印加
タイミングを合わせることができる。 しかも、第１のカウンタと第２のカウンタとを設ける
ことで、スキュー補正値が自動的に算出されるので、IC
テスタの被検査デバイスの多数のピンについてのスキュ
ー補正を短時間で効率よくかつ自動的に行うことができ
る。 その結果、伝送路の相違により発生するスキューが補
正され、タイミング精度が向上してより精度の高い測定
が可能となる。 ［実施例］ 以下、この発明の一実施例について図面を参照して詳
細に説明する。 第１図は、この発明のスキュー補正装置を適用したテ
スターのピンエレクトロニクス部分を中心とするブロッ
ク図であり、第２図は、その送端部におけるテストパタ
ーン波形の状態を示す説明図、第３図は、そのスキュー
補正回路の具体的なブロック図である。 なお、第４図及びこれら各図において同等のものは同
一の符号で示す。 第１図において、ドライバ30の抵抗33の送端Ｓ側に
は、コンパレータ１の入力側が接続されていて、コンパ
レータ１の基準電圧側の入力側が基準電圧発生回路２に
接続されている。また、コンパレータ１の出力側は、ス
キュー補正回路３に接続されている。そして、基準電圧
発生回路２は、後述するように出力振幅電圧の1/2の値
を挾んで高低２種類の基準電圧を発生する。なお、Ｃ
は、浮遊容量を示すコンデンサである。また、スイッチ
10を介して接続されるスキュー補正回路は、伝送路に対
するものではなく、各ドライバまでの出力におけるスキ
ューに対して補正する処理ルートである。 コンパレータ１は、ストローブ発生回路４から例えば
繰り返し周期が20p程度の高い周波数のストローブ信号
の供給を受けて、このストローブ信号に応じて入力信号
と基準電圧とを比較する動作をして、入力信号のレベル
が基準電圧を越えたときに検出出力を発生する。 ここで、VIH31の直流電圧を1Vとし、VIL32の出力電圧
値を0Vとして、PH,PH＊,PL,PL＊の各信号を送出して送
端Ｓに1Vのパルス信号を出力するとする。なお、抵抗33
の値を50Ωとして伝送路のインピーダンスを50に設定す
る。 このとき、ドライバ30は、出力インピーダンスが50Ω
の高速パルス発生回路となる。そのために、第２図の
（ａ）に示すように、その送端Ｓでの出力波形Ｐは、ド
ライバ30の送端Ｓにおいて被検査デバイス（DUT）であ
るIC5からの反射波を受けて、Ｔ＝ｖ×2lの間、その振
幅が半分（＝0.5V）になる。ただし、Ｔは時間、ｖは、
電流速度、ｌは、送端ＳからIC5のピンまでの距離であ
る。そこで、この場合の半分の電圧値が0.5Vとなる期間
を測定することで、伝送路の長さｌを知ることができ
る。 第２図（ａ）に点線で示すように、基準電圧発生回路
２は、最初は、出力基準電圧が0.5Vと0Vとの中間値であ
る0.25Vに設定された信号をコンパレータ１の比較入力
に送出する。このときにストローブ信号発生回路４から
のストローブ信号に応じてコンパレータ１の出力には、
同図（ｂ）に見るように、送端Ｓの反射波の立上がり時
点でストローブ信号に対応する第１の検出パルスP1が発
生する。この第１の検出パルスP1を基準電圧発生回路２
が受けると、基準電圧発生回路２は、出力基準電圧を0.
5Vと1Vとの中間値である0.75Vの値に切換えて、コンパ
レータ１の比較入力に送出する。 その結果、同図（ｃ）に見るよに、ドライバ30の1Vの
パルス出力が0.5Vから1Vに立ち上がる時点においてスト
ローブ信号に対応する第２の検出パルスP2がコンパレー
タ１の出力として発生する。 これら第１及び第２の検出パルスP1,P2の間隔は、前
記時間Ｔに対応するものであって、これらパルスは、そ
れぞれスキュー補正回路３に入力される。 スキュー補正回路３は、時間測定回路を含むものであ
って、第３図に示すように、時間差検出回路６と、この
時間差検出回路６からの結果データが格納されるカウン
タ７と、カウンタ７の値をアナログ値に変換するデジタ
ル／アナログ変換器（以下D/A変換器）８、そしてこの
アナログ値により遅延時間が設定される可変遅延路９か
ら構成されていて、時間差検出回路６は、基準カウンタ
6aとストローブ信号カウンタ6bとを有する時間測定回路
であって、基準カウンタ6aの値とストローブ信号カウン
タ6bの値との差値をカウンタ７にセットする。 ここで、ストローブ信号カウンタ6bは、第１の検出パ
ルスP1から第２の検出パルスP2までの期間のストローブ
信号の数をカウントするカウンタであって、ストローブ
信号発生回路４からのストローブ信号を受けてこれをカ
ウントする。 可変遅延回路９は、ドライバ30に入力されるPH,PH＊,
PL,PL＊の信号の出力位相を決定する位相クロック信号C
Ki（タイミング発生器から得られる位相クロック信号）
を受け、D/A変換器８の出力値に応じて決定される遅延
時間だけこれを遅延して、スキュー補正された位相クロ
ック信号CK0をその出力に発生する。そして、この位相
補正された位相クロック信号CK0がここではPH,PH＊,PL,
PL＊の信号の出力位相を決定する信号（補正されたタイ
ミング発生器からの位相クロック信号）として使用され
る。 ここに、基準カウンタ6aのカウント値としては、一番
長い伝送路に対する時間Ｔ（振幅が半分となっている時
間）に一致するストローブ信号のカウント値又はそれ以
上のカウント値が設定される。そして、この設定値との
差に相当する値だけPH,PH＊,PL,PL＊の信号の出力位相
が可変遅延回路９により遅延させられるものである。そ
の結果、第２図に示す0.5Vから1Vのパルス信号の振幅が
半分になる時間Ｔの後の1Vになる立上がりパルスの位置
が、前記基準カウント値に対する差分だけ遅延して位置
補正されることになる。なお、カウンタ７及び時間差測
定回路６に入力されている信号STは、動作スタート信号
である。 このようにして、時間差測定回路６により、そのピン
に対応するカウンタ７のカウント値が決定され、このカ
ウント値に対応する遅延時間だけそのピンに対応する位
相クロック信号が遅延する。このことで、複数の各ピン
に対応するドライバからのテストパターンの波形に対す
る遅延時間がそれぞれ基準値に適合するように決定さ
れ、この決定された各ピン対応のカウンタ７のカウント
値に従って各ドライバで発生するテストパターンが遅延
して伝送路の長さに対するスキュー補正がなされる。 なお、このようなスキュー補正は、テストパターンを
発生する前にあらかじめなされ、テストは、各ピンに対
応する遅延カウント値がカウンタ７にセットされた状態
で行われることになる。また、IC5にテスト端子が接続
されたときに、IC5の浮遊容量Ｃにより遅延が発生する
が、これもスキュー補正されることになる。 以上説明してきたが、この実施例で示したスキュー補
正回路は一例であって、ドライバの出力信号の発生時間
を遅延又は調整できるような回路であればどのような構
成であってもよい。 ［発明の効果］ 以上の説明から理解できるように、この発明にあって
は、ドライバの送端側でのテストパルスの幅が半分にな
っている時間を測定することにより、その時間に応じて
テストパルスのスキューを補正することで、被検査デバ
イスに出力される各ピンのテストパターン印加タイミン
グを合わせることができる。 しかも、第１のカウンタと第２のカウンタとを設ける
ことで、スキュー補正値が自動的に算出されるので、IC
テスタの被検査デバイスの多数のピンについてのスキュ
ー補正を短時間で効率よくかつ自動的に行うことができ
る。 その結果、伝送路の相違により発生するスキューが補
正され、タイミング精度が向上してより精度の高い測定
が可能となる。
【図面の簡単な説明】
第１図は、この発明のスキュー補正装置を適用したテス
ターのピンエレクトロニクス部分を中心とするブロック
図、第２図は、その送端部におけるテストパターン波形
の状態を示す説明図、第３図は、そのスキュー補正回路
の具体的なブロック図、第４図は、従来のピンエレクト
ロニクス部分を中心とするブロック図である。 １……コンパレータ、２……基準電圧発生回路、３……
スキュー補正回路、４……ストローブ発生回路、５……
IC、６……時間差検出回路、6a……基準カウンタ、6b…
…ストローブ信号カウンタ、７……カウンタ、８……デ
ジタル／アナログ変換器、９……可変遅延路。
ターのピンエレクトロニクス部分を中心とするブロック
図、第２図は、その送端部におけるテストパターン波形
の状態を示す説明図、第３図は、そのスキュー補正回路
の具体的なブロック図、第４図は、従来のピンエレクト
ロニクス部分を中心とするブロック図である。 １……コンパレータ、２……基準電圧発生回路、３……
スキュー補正回路、４……ストローブ発生回路、５……
IC、６……時間差検出回路、6a……基準カウンタ、6b…
…ストローブ信号カウンタ、７……カウンタ、８……デ
ジタル／アナログ変換器、９……可変遅延路。
Claims (1)
- (57)【特許請求の範囲】 １．被検査電子デバイスのピンに信号伝送路を介して接
続され、テストパルスを前記ピンに送出するドライバ
と、このドライバの前記伝送路に接続されたテストパル
ス送端側における前記テストパルスの出力振幅値がほぼ
半分になっている時間を測定して前記ピンに対する前記
テストパルスのスキューを補正するスキュー補正装置に
おいて、 前記送端側に接続されたコンパレータと、このコンパレ
ータを動作させるストローブ信号を所定の周期で発生す
るストローブ信号発生回路と、前記コンパレータに前記
振幅値のほぼ半分を挾んで下側と上側の電圧値に対応す
る第１及び第２の基準電圧を選択的に供給する基準電圧
発生回路と、スキューの補正タイミング基準となる時間
に対応するカウント値を記憶する第１のカウンタと、前
記第１の基準電圧を前記コンパレータに供給して得られ
る前記第１の基準電圧より高いことを示す第１の検出出
力から前記第２の基準電圧を前記コンパレータに供給し
て得られる前記第２の基準電圧より高いことを示す第２
の検出出力までの時間をカウントする第２のカウンタ
と、第１のカウンタの値と第２のカウンタの値との差値
を受けて前記テストパルスをスキュー補正するスキュー
補正回路とを備えることを特徴とするスキュー補正装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62225575A JP2684178B2 (ja) | 1987-09-09 | 1987-09-09 | スキュー補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62225575A JP2684178B2 (ja) | 1987-09-09 | 1987-09-09 | スキュー補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6468672A JPS6468672A (en) | 1989-03-14 |
| JP2684178B2 true JP2684178B2 (ja) | 1997-12-03 |
Family
ID=16831457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62225575A Expired - Lifetime JP2684178B2 (ja) | 1987-09-09 | 1987-09-09 | スキュー補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2684178B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3757757B2 (ja) | 2000-05-18 | 2006-03-22 | 株式会社日立製作所 | リード優先メモリシステム |
| US9632136B2 (en) * | 2013-04-04 | 2017-04-25 | International Business Machines Corporation | Precise estimation of arrival time of switching events close in time and space |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58176560A (ja) * | 1982-04-09 | 1983-10-17 | Fujitsu Ltd | Ｌｓｉ試験器のスキユ−検査方法 |
| JP2532229B2 (ja) * | 1987-02-05 | 1996-09-11 | 日本ヒューレット・パッカード株式会社 | 伝送路パラメ−タ測定装置 |
-
1987
- 1987-09-09 JP JP62225575A patent/JP2684178B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6468672A (en) | 1989-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4827437A (en) | Auto calibration circuit for VLSI tester | |
| US4710704A (en) | IC test equipment | |
| US6263463B1 (en) | Timing adjustment circuit for semiconductor test system | |
| US4511846A (en) | Deskewing time-critical signals in automatic test equipment | |
| JP3453133B2 (ja) | Ｉｃ試験装置のタイミング校正方法及びその校正方法を用いた校正機能を有するｉｃ試験装置 | |
| US6445208B1 (en) | Power source current measurement unit for semiconductor test system | |
| US4527126A (en) | AC parametric circuit having adjustable delay lock loop | |
| JP2002544489A (ja) | 伝送路損失補償を備えたドライバ | |
| FR1576123A (ja) | ||
| JP2684178B2 (ja) | スキュー補正装置 | |
| US5964894A (en) | IC test equipment, measurement method in the IC test equipment, and storage medium of the same | |
| JP2638274B2 (ja) | タイミング補正方法 | |
| US6949946B1 (en) | Integrated semiconductor circuit and method for functional testing of pad cells | |
| JP3001015B2 (ja) | 半導体デバイスドライバ回路 | |
| JP2895930B2 (ja) | Ｉｃ試験装置のタイミング校正方法 | |
| JPS5882346A (ja) | 電子テスト装置内に於けるピンエレクトロニクスインタ−フエ−ス回路の自動補正 | |
| JPH0792492B2 (ja) | 電子デバイス駆動回路 | |
| JP3323121B2 (ja) | 半導体装置の測定方法及び測定装置 | |
| KR102664683B1 (ko) | 내부 임피던스 매칭을 가진 펄스 전류 소스 | |
| JP2546066Y2 (ja) | 波形発生装置 | |
| JPH04225177A (ja) | 半導体装置のスルーレート測定装置 | |
| JPH0552779U (ja) | 半導体試験装置 | |
| JPH08223006A (ja) | 遅延時間調整方法及び遅延時間調整装置 | |
| JPH06148276A (ja) | 半導体試験装置及び試験方法 | |
| JPH07260836A (ja) | 閾値測定回路 |