JPH10242307A - Nonvolatile semiconductor memory and manufacture thereof - Google Patents

Nonvolatile semiconductor memory and manufacture thereof

Info

Publication number
JPH10242307A
JPH10242307A JP9043643A JP4364397A JPH10242307A JP H10242307 A JPH10242307 A JP H10242307A JP 9043643 A JP9043643 A JP 9043643A JP 4364397 A JP4364397 A JP 4364397A JP H10242307 A JPH10242307 A JP H10242307A
Authority
JP
Japan
Prior art keywords
film
silicon
gate electrode
semiconductor memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9043643A
Other languages
Japanese (ja)
Inventor
Masahiro Ushiyama
雅弘 牛山
Toshiyuki Mine
利之 峰
Shinpei Tsujikawa
真平 辻川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9043643A priority Critical patent/JPH10242307A/en
Publication of JPH10242307A publication Critical patent/JPH10242307A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate the threshold voltage variation due to capture of electrons to stabilize the initial characteristics by sequentially lowering the lowest energy of the conduction band in an insulation film from a floating gate electrode toward a control gate electrode. SOLUTION: Unnecessary parts of a polycrystalline Si film 7, double layer film 6, polycrystalline Si film 5 and Si oxide film 4 are sequentially etched off to form control gate electrodes 7 having a predetermined shape, interlayer insulation film 6, floating gate electrodes 5 and gate insulation film 4, it is thermally oxidized to form a side wall Si oxide film on the side faces of the electrodes 5 etc., sources 8 and drains 9 are formed by ion-implanting, and an insulation film 10, source and drain electrodes 3 are formed. The lowest energy of the conduction band of the film 6 decreases from the floating gate electrode 5 to the control gate electrode 7, no well type potential structure is formed and no electron is confined in the film 6, thus stabilizing the initial characteristics.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は不揮発性半導体記憶
装置およびその製造方法に関し、詳しくは、浮遊ゲート
電極から放出された電子が層間絶縁膜に捕獲されること
がなく、メモリセルの動作特性が安定した不揮発性半導
体記憶装置およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a non-volatile semiconductor memory device and a method of manufacturing the same, and more particularly, to a semiconductor memory device in which electrons emitted from a floating gate electrode are not captured by an interlayer insulating film and the operating characteristics of a memory cell are improved. The present invention relates to a stable nonvolatile semiconductor memory device and a method for manufacturing the same.

【0002】[0002]

【従来の技術】図1に示した、ゲート部分がスタック構
造を有する不揮発性半導体記憶装置では、浮遊ゲート電
極5中の電子数を変えることによって制御ゲート電極7
から見たしきい値電圧を制御し、情報の1、0を定義し
ている。したがって、浮遊ゲート電極5中の電子を安定
に保持することが、不揮発性半導体記憶装置の動作の安
定性において重要である。このため、浮遊ゲート電極5
と制御ゲート電極7との間の層間絶縁膜6、および浮遊
ゲート電極5と基板1との間のゲート絶縁膜4の漏洩電
流を少なくして、情報の保持特性を良好に保つことが必
要である。
2. Description of the Related Art In a nonvolatile semiconductor memory device shown in FIG. 1 in which a gate portion has a stack structure, a control gate electrode 7 is changed by changing the number of electrons in a floating gate electrode 5.
The threshold voltage as viewed from above is controlled, and information 1 and 0 are defined. Therefore, it is important to stably hold the electrons in the floating gate electrode 5 in the operation stability of the nonvolatile semiconductor memory device. Therefore, the floating gate electrode 5
It is necessary to reduce leakage current of the interlayer insulating film 6 between the gate electrode 7 and the control gate electrode 7 and the gate insulating film 4 between the floating gate electrode 5 and the substrate 1 to maintain good information retention characteristics. is there.

【0003】そのため、層間絶縁膜6として酸化シリコ
ン膜と窒化シリコン膜の積層膜、すなわち3層構造を有
する酸化シリコン膜/窒化シリコン膜/酸化シリコン膜
(ONO膜と略記)が広く使われている。ONO膜で
は、上部膜および下部膜がいずれも禁制帯幅の大きい酸
化シリコン膜であるため、低電界での漏洩電流を低くす
ることができる。
Therefore, a laminated film of a silicon oxide film and a silicon nitride film, that is, a silicon oxide film / silicon nitride film / silicon oxide film (abbreviated as ONO film) having a three-layer structure is widely used as the interlayer insulating film 6. . In the ONO film, since both the upper film and the lower film are silicon oxide films having a large forbidden band width, leakage current in a low electric field can be reduced.

【0004】また、従来は、アンモニアを用いた化学気
相成長法によって窒化シリコン膜が形成されるため、禁
制帯中に深い準位が形成されていた。そのため、ONO
膜に電界が印加されて、窒化シリコン膜中に注入された
電子の伝導は、窒化シリコン膜の深い準位に支配された
プール−フレンケル伝導となり、不揮発性半導体記憶装
置の書換え時における高電界での漏洩電流は低く抑えら
れ、良好な書換え効率が得られる。
[0004] Conventionally, since a silicon nitride film is formed by a chemical vapor deposition method using ammonia, a deep level is formed in a forbidden band. Therefore, ONO
When an electric field is applied to the film, the conduction of the electrons injected into the silicon nitride film becomes pool-Frenkel conduction dominated by the deep level of the silicon nitride film, and is caused by a high electric field during rewriting of the nonvolatile semiconductor memory device. , The leakage current is kept low, and good rewriting efficiency can be obtained.

【0005】図1に示した構造およびその上に配線構造
を形成する工程においては、複数回のドライエッチング
を行う必要がある。しかし、その際に制御ゲート電極7
と基板1との間に印加される高電界によって、浮遊ゲー
ト電極5に電子が導入され、しきい値が目標とする値か
らずれてしまう。そこで、浮遊ゲート電極5に電子が蓄
積されていない熱平衡状態を得るため、浮遊ゲート電極
5中の電子を放出させることを目的として、メモリセル
を作製した後に紫外線の照射が行われる。
In the structure shown in FIG. 1 and the step of forming a wiring structure thereon, it is necessary to perform dry etching a plurality of times. However, at that time, the control gate electrode 7
Electrons are introduced into the floating gate electrode 5 by a high electric field applied between the substrate and the substrate 1, and the threshold value deviates from a target value. Therefore, in order to obtain a thermal equilibrium state in which electrons are not accumulated in the floating gate electrode 5, ultraviolet rays are irradiated after manufacturing the memory cell for the purpose of emitting electrons in the floating gate electrode 5.

【0006】浮遊ゲート電極5の材料としては、一般に
多結晶シリコン膜が用にいられており、スタック構造を
有する不揮発性半導体記憶装置のエネルギーバンド図
は、図2に示したようになる。図2から明らかなよう
に、紫外線を照射して、電子が紫外線のエネルギー(酸
化シリコン/多結晶シリコン界面での電子に対するエネ
ルギー障壁3.1eV以上のエネルギー)を吸収する
と、電子がエネルギー障壁を越えて浮遊ゲート電極5か
ら外部へ移ることが可能になる。
As a material of the floating gate electrode 5, a polycrystalline silicon film is generally used, and an energy band diagram of a nonvolatile semiconductor memory device having a stack structure is as shown in FIG. As is clear from FIG. 2, when the ultraviolet rays are irradiated and the electrons absorb the energy of the ultraviolet rays (the energy barrier for the electrons at the silicon oxide / polycrystalline silicon interface of 3.1 eV or more), the electrons exceed the energy barrier. It is possible to move from the floating gate electrode 5 to the outside.

【0007】[0007]

【発明が解決しようとする課題】しかし、層間絶縁膜6
がONO膜によって構成されている場合、図3に示した
ように、酸化シリコン膜と窒化シリコン膜は禁制帯幅が
互いに異なるため、層間絶縁膜は井戸型ポテンシャル構
造になっている。そのため、紫外線の照射によって浮遊
ゲート電極5中の電子がONO膜の窒化シリコン膜に導
入されると、窒化シリコン膜と酸化シリコン膜の間のエ
ネルギー障壁のために電子が閉じ込められてしまう。し
かも、CVDなど従来の方法で形成された窒化シリコン
膜は、深い準位を持っているため、窒化シリコン膜中に
注入された電子は、この深い準位に捕獲されて、層間絶
縁膜6から抜けるのが困難になる。これら層間絶縁膜6
中に捕獲された電子は、浮遊ゲート電極5中の電子と同
様に、しきい値電圧を変動させる原因になる。
However, the interlayer insulating film 6
Is formed of an ONO film, as shown in FIG. 3, since the silicon oxide film and the silicon nitride film have different band gaps, the interlayer insulating film has a well-type potential structure. Therefore, when the electrons in the floating gate electrode 5 are introduced into the silicon nitride film of the ONO film by the irradiation of the ultraviolet light, the electrons are confined due to an energy barrier between the silicon nitride film and the silicon oxide film. Moreover, since a silicon nitride film formed by a conventional method such as CVD has a deep level, electrons injected into the silicon nitride film are captured by this deep level and It becomes difficult to get out. These interlayer insulating films 6
The electrons trapped therein cause the threshold voltage to fluctuate similarly to the electrons in the floating gate electrode 5.

【0008】したがって、不揮発性半導体装置の動作特
性を安定にするためには、紫外線の照射によって浮遊ゲ
ート電極5から層間絶縁膜6側に放出された電子が、層
間絶縁膜6によって捕獲されないような構造とすること
が不可欠である。
Therefore, in order to stabilize the operating characteristics of the nonvolatile semiconductor device, it is necessary to prevent electrons emitted from the floating gate electrode 5 to the side of the interlayer insulating film 6 by irradiation of ultraviolet rays from being captured by the interlayer insulating film 6. It is essential to have a structure.

【0009】本発明の目的は、上記従来の問題を解決
し、浮遊ゲート電極から放出された電子が層間絶縁膜に
よって捕獲されることがなく、しきい値電圧の変動が少
なく、安定した特性を有する不揮発性半導体記憶装置お
よびその製造方法を提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned conventional problems, and prevent electrons emitted from a floating gate electrode from being captured by an interlayer insulating film. It is an object of the present invention to provide a nonvolatile semiconductor memory device having the same and a method of manufacturing the same.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
の本発明の不揮発性半導体記憶装置は、第1導電型を有
する半導体基板内の表面領域内に、所定の間隔を介して
形成された上記第1導電型とは逆の第2導電型を有する
ソース領域およびドレイン領域と、当該ソース領域とド
レイン領域の間の上記半導体基板の主表面上に順次積層
して形成されたゲート絶縁膜、浮遊ゲート電極、複数の
絶縁膜の積層膜からなる層間絶縁膜および制御ゲート電
極を有し、上記複数の絶縁膜の伝導電子帯の最も低いエ
ネルギーは、上記浮遊ゲート電極から上記制御ゲート電
極に向かって順次低下していることを特徴とする。
According to a first aspect of the present invention, there is provided a nonvolatile semiconductor memory device formed at a predetermined interval in a surface region of a semiconductor substrate having a first conductivity type. A source region and a drain region having a second conductivity type opposite to the first conductivity type, and a gate insulating film sequentially formed on the main surface of the semiconductor substrate between the source region and the drain region; A floating gate electrode, an interlayer insulating film including a stacked film of a plurality of insulating films, and a control gate electrode, wherein the lowest energy of the conduction electron band of the plurality of insulating films is from the floating gate electrode to the control gate electrode. And gradually decreases.

【0011】すなわち、層間絶縁膜を、井戸型のポテン
シャルおよび深い準位を持たない構造とすることによっ
て、紫外線の照射によって浮遊ゲート電極から層間絶縁
膜側に放出された電子が、層間絶縁膜によって捕獲され
るのが防止される。このような構造の膜にするには、伝
導電子帯の最低エネルギーが浮遊ゲート電極から制御ゲ
ート電極に向かって低くなっていく必要がある。
That is, since the interlayer insulating film has a structure without a well-type potential and a deep level, electrons emitted from the floating gate electrode to the interlayer insulating film side by irradiation of ultraviolet rays are reduced by the interlayer insulating film. It is prevented from being captured. In order to form a film having such a structure, the lowest energy of the conduction electron band needs to decrease from the floating gate electrode toward the control gate electrode.

【0012】紫外線が照射されると、浮遊ゲート電極中
の電子は励起されて浮遊ゲート電極中の電子自身のもた
らす電界によって、ゲート絶縁膜および層間絶縁膜中に
注入され、それぞれシリコン基板、制御ゲート電極に向
かって加速される。この際、図4に示したように、伝導
電子帯の最低エネルギーが浮遊ゲート電極から制御ゲー
ト電極に向かって低くなっていれば、各膜間の界面で散
乱されながらも制御ゲート電極まで電子は到達する。す
なわち、電子が層間絶縁膜中に捕獲されることがないた
め、紫外線照射によってしきい値が変動することはな
い。
When the ultraviolet rays are irradiated, the electrons in the floating gate electrode are excited and injected into the gate insulating film and the interlayer insulating film by the electric field generated by the electrons in the floating gate electrode. Accelerated towards the electrode. At this time, as shown in FIG. 4, if the lowest energy of the conduction electron band decreases from the floating gate electrode toward the control gate electrode, electrons are scattered at the interface between the films and even to the control gate electrode. To reach. That is, since the electrons are not captured in the interlayer insulating film, the threshold does not change due to the irradiation of the ultraviolet rays.

【0013】上記層間絶縁膜が、酸化種の拡散定数が酸
化シリコン膜より小さい膜を含んでいると、酸化種(酸
素、オゾン、酸素ラジカル若しくは水)による障害、例
えば層間絶縁膜6の膜厚増大を防止することができ、こ
のような膜としては酸窒化シリコン膜若しくは窒化シリ
コン膜を使用できる。
If the interlayer insulating film contains a film in which the diffusion constant of the oxidizing species is smaller than that of the silicon oxide film, an obstacle due to the oxidizing species (oxygen, ozone, oxygen radical or water), for example, the thickness of the interlayer insulating film 6 The increase can be prevented, and a silicon oxynitride film or a silicon nitride film can be used as such a film.

【0014】上記層間絶縁膜としては、上記制御ゲート
電極の下面に接して形成された酸窒化シリコン膜若しく
は窒化シリコン膜と上記浮遊ゲート電極の上面に接して
形成された酸化シリコン膜の2層膜を使用できる。上記
制御ゲート電極の下面に接して酸窒化シリコン膜を形成
し、上記浮遊ゲート電極の上面に接して酸窒化シリコン
膜を形成して2層膜としてもよい。
As the interlayer insulating film, a two-layer film of a silicon oxynitride film or a silicon nitride film formed in contact with the lower surface of the control gate electrode and a silicon oxide film formed in contact with the upper surface of the floating gate electrode Can be used. A two-layer film may be formed by forming a silicon oxynitride film in contact with the lower surface of the control gate electrode and forming a silicon oxynitride film in contact with the upper surface of the floating gate electrode.

【0015】上記浮遊ゲート電極および制御ゲート電極
としては、それぞれ多量の不純物がドープされた低抵抗
の多結晶シリコン膜を使用できる。
As the floating gate electrode and the control gate electrode, a low-resistance polycrystalline silicon film doped with a large amount of impurities can be used.

【0016】これら不揮発性半導体装置は、半導体基板
の主表面上にゲート絶縁膜、浮遊ゲート電極、酸化シリ
コン膜と酸化シリコン膜より酸化種の拡散係数が小さい
膜を含む層間絶縁膜および制御ゲート電極を順次積層し
て形成する工程を含み、上記酸化シリコン膜より酸化種
の拡散係数が小さい膜は、シリコン膜を形成した後、当
該シリコン膜を酸窒化シリコン膜若しくは窒化シリコン
膜に変えることによって形成されることを特徴とする製
造方法によって製造できる。上記シリコン膜としては、
例えばアモルファス状態のシリコン膜を用いれば好まし
い結果が得られ、上記シリコン膜は化学気相成長法によ
って形成できる。
In these nonvolatile semiconductor devices, a gate insulating film, a floating gate electrode, an interlayer insulating film including a silicon oxide film and a film having a smaller diffusion coefficient of an oxidizing species than the silicon oxide film, and a control gate electrode are provided on the main surface of the semiconductor substrate. Forming a film having a diffusion coefficient of an oxidizing species smaller than that of the silicon oxide film by forming a silicon film and then changing the silicon film to a silicon oxynitride film or a silicon nitride film. It can be manufactured by a manufacturing method characterized by being performed. As the silicon film,
For example, a favorable result can be obtained by using an amorphous silicon film, and the silicon film can be formed by a chemical vapor deposition method.

【0017】上記酸窒化シリコン膜若しくは窒化シリコ
ン膜は、上記シリコン膜を窒素ラジカル、一酸化窒素若
しくは亜酸化窒素を含むガス中で熱処理することによっ
て形成することができ、当該酸窒化シリコン膜若しくは
窒化シリコン膜は、上記酸化シリコン膜の上に形成する
ことができる。
The silicon oxynitride film or silicon nitride film can be formed by heat-treating the silicon film in a gas containing nitrogen radicals, nitric oxide or nitrous oxide. The silicon film can be formed over the silicon oxide film.

【0018】このように、アンモニアを含まない雰囲気
中での熱処理によって、シリコン膜が窒化あるいは酸窒
化されるので、深い準位を持たない層間絶縁膜が形成さ
れる。また、この場合の上記雰囲気中には水や水素が含
まれていないため、深い準位が低減されて、この層間絶
縁膜中に電子が導入されても、電子は捕獲されることな
しに、電界によって加速されて膜外に抜け、層間絶縁膜
中に捕獲されることがないため、紫外線照射によってし
きい値が変動することはない。
As described above, since the silicon film is nitrided or oxynitrided by the heat treatment in an atmosphere containing no ammonia, an interlayer insulating film having no deep level is formed. Further, since water and hydrogen are not contained in the atmosphere in this case, the deep level is reduced, and even if electrons are introduced into the interlayer insulating film, the electrons are not captured, Acceleration by the electric field causes the film to escape from the film and is not trapped in the interlayer insulating film.

【0019】上記酸化シリコン膜より酸化種の拡散係数
が小さい膜は、上記シリコン膜の形成と上記熱処理を複
数回繰り返して行うことによって形成される。1回の上
記熱処理によって形成できる酸窒化シリコン膜若しくは
窒化シリコン膜は膜厚が小さいので、薄いシリコン膜の
形成と上記熱処理を繰り返して行って、所定の膜厚を得
ることが実用上好ましい。
A film having a smaller diffusion coefficient of oxidizing species than the silicon oxide film is formed by repeating the formation of the silicon film and the heat treatment a plurality of times. Since the thickness of a silicon oxynitride film or a silicon nitride film formed by one heat treatment is small, it is practically preferable to repeatedly form a thin silicon film and perform the heat treatment to obtain a predetermined film thickness.

【0020】[0020]

【発明の実施の形態】本発明の不揮発性半導体記憶装置
では、制御ゲート電極および浮遊ゲート電極が多量の不
純物がドープされた多結晶シリコン膜、層間絶縁膜が酸
化シリコン膜と酸窒化シリコン膜の2層膜からそれぞれ
形成され、酸化窒化シリコン膜が制御ゲート電極側、酸
化シリコン膜が浮遊ゲート電極側にそれぞれ配置された
構造とすれば、層間絶縁膜の伝導電子帯の最も低いエネ
ルギーは、浮遊ゲート電極から制御ゲート電極に向かう
とともに低くなり、井戸型ポテンシャル構造は形成され
ない。そのため、層間絶縁膜中に電子が閉じ込められる
ことはなく、実用上極めて好ましい結果が得られる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In a nonvolatile semiconductor memory device of the present invention, a control gate electrode and a floating gate electrode are made of a polycrystalline silicon film doped with a large amount of impurities, and an interlayer insulating film is made of a silicon oxide film and a silicon oxynitride film. If the silicon oxynitride film is formed on the control gate electrode side and the silicon oxide film is formed on the floating gate electrode side, respectively, the lowest energy of the conduction electron band of the interlayer insulating film will be floating. As it goes from the gate electrode to the control gate electrode, it becomes lower, and no well-type potential structure is formed. Therefore, electrons are not confined in the interlayer insulating film, and a very favorable result in practical use is obtained.

【0021】酸窒化シリコン膜は、窒化シリコン膜とと
もに、酸化種(酸素、オゾン、酸素ラジカル、水)の拡
散定数が酸化シリコン膜より小さいため、酸化種が通過
し難く、この点からも好ましい。
The silicon oxynitride film is preferable in view of the fact that the diffusion constant of oxidizing species (oxygen, ozone, oxygen radicals, water) is smaller than that of the silicon oxide film together with the silicon nitride film, so that the oxidizing species does not easily pass therethrough.

【0022】酸窒化シリコン膜や窒化シリコン膜は、通
常用いられるCVD法ではなく、シリコン膜を形成した
後、窒素ラジカル、一酸化窒素または亜酸化窒素の雰囲
気中での熱処理によって形成される。このようにすれ
ば、水素の含有量が少ない膜が形成され、深い準位が低
減されてしきい値の変動が効果的に防止される。これら
シリコン膜の形成と熱処理を数回繰り返して行うことに
よって、所望の厚さにすることができる。
A silicon oxynitride film or a silicon nitride film is formed by a heat treatment in an atmosphere of nitrogen radicals, nitric oxide or nitrous oxide after forming a silicon film instead of a commonly used CVD method. In this manner, a film having a low hydrogen content is formed, the deep level is reduced, and the fluctuation of the threshold value is effectively prevented. By repeatedly performing the formation of the silicon film and the heat treatment several times, a desired thickness can be obtained.

【0023】[0023]

【実施例】【Example】

〈実施例1〉図1は本発明の一実施例を説明するための
メモリセルの断面図である。シリコン基板1の表面に、
周知の熱酸化法を用いて素子分離用の厚い絶縁膜2を形
成した後、酸素と水素を同時に流し、周知のパイロジェ
ニック酸化によって膜厚8.5nmの酸化シリコン膜を
シリコン基板1上に形成した。上記酸素および水素の流
量はそれぞれ10リットル/分および0.5リットル/
分、温度は850℃とした。
<Embodiment 1> FIG. 1 is a sectional view of a memory cell for explaining an embodiment of the present invention. On the surface of the silicon substrate 1,
After forming a thick insulating film 2 for element isolation using a well-known thermal oxidation method, oxygen and hydrogen are flowed simultaneously, and a 8.5-nm-thick silicon oxide film is formed on the silicon substrate 1 by well-known pyrogenic oxidation. did. The flow rates of the oxygen and hydrogen were 10 liters / minute and 0.5 liters / minute, respectively.
Min and the temperature was 850 ° C.

【0024】次に、モノシランとホスフィンをソース・
ガスとして用いる周知の減圧化学気相成長法によって、
濃度1×1020cm-3のリンを含む厚さ200nmの多
結晶シリコン膜5を形成した後、亜酸化窒素とモノシラ
ンとを用いる周知の減圧化学気相成長法によって、上記
多結晶シリコン膜5上に膜厚10nmの酸化シリコン膜
を形成した。続いて、周知の減圧化学気相成長法を用い
て、膜厚0.5nmのアモルファスシリコン膜を、上記
酸化シリコン膜上に形成した。この際、ガス圧73P
a、流量2リットル/分の窒素ガスをキャリアガスとし
て、流量0.15リットル/分でジシランを流し、形成
温度は425℃とした。
Next, monosilane and phosphine were added to the source
By the well-known reduced pressure chemical vapor deposition method used as a gas,
After forming a 200 nm-thick polycrystalline silicon film 5 containing phosphorus at a concentration of 1 × 10 20 cm −3, the polycrystalline silicon film 5 is formed by a known low pressure chemical vapor deposition method using nitrous oxide and monosilane. A 10-nm-thick silicon oxide film was formed thereon. Subsequently, an amorphous silicon film having a thickness of 0.5 nm was formed on the silicon oxide film by using a known low pressure chemical vapor deposition method. At this time, the gas pressure 73P
a, Using a nitrogen gas as a carrier gas at a flow rate of 2 liters / minute, disilane was flowed at a flow rate of 0.15 liters / minute, and the formation temperature was 425 ° C.

【0025】一酸化窒素中、850℃、10分間の熱処
理を行って、上記アモルファスシリコン膜をすべて酸窒
化シリコン膜とした。このアモルファスシリコン膜の形
成と一酸化窒素中での加熱を3回繰り返して、上記膜厚
10nmの酸化シリコン膜上に膜厚3nmの酸窒化シリ
コン膜を積層して、2層膜6を形成した。
A heat treatment was performed in nitrogen monoxide at 850 ° C. for 10 minutes to convert all the amorphous silicon films into silicon oxynitride films. The formation of the amorphous silicon film and the heating in nitrogen monoxide were repeated three times, and a 3-nm-thick silicon oxynitride film was stacked on the 10-nm-thick silicon oxide film to form a two-layer film 6. .

【0026】モノシランとホスフィンをソース・ガスと
して用いる周知の減圧化学気相成長法によって、濃度3
×1020cm-3のリンを含む厚さ200nmの多結晶シ
リコン膜7を上記2層膜6上に形成した。
By a well-known reduced pressure chemical vapor deposition method using monosilane and phosphine as a source gas, a concentration of 3
A 200 nm-thick polycrystalline silicon film 7 containing phosphorus of × 10 20 cm −3 was formed on the two-layer film 6.

【0027】次に、マスクを用いた周知のホトエッチン
グを用いて、多結晶シリコン膜7、2層膜6、多結晶シ
リコン膜5および酸化シリコン膜4の不要部分を順次エ
ッチングして除去し、所定の形状を有する制御ゲート電
極7、層間絶縁膜6、浮遊ゲート電極5およびゲート絶
縁膜4を形成した。
Next, unnecessary portions of the polycrystalline silicon film 7, the two-layer film 6, the polycrystalline silicon film 5, and the silicon oxide film 4 are sequentially etched and removed using a well-known photo-etching using a mask. A control gate electrode 7, an interlayer insulating film 6, a floating gate electrode 5, and a gate insulating film 4 having predetermined shapes were formed.

【0028】熱酸化を行って、上記浮遊ゲート電極5な
どの側部上に側壁酸化シリコン膜を形成した後、周知の
イオン打込みを行ってソース8およびドレイン9を形成
し、さらに周知の方法を用いて絶縁膜10およびソー
ス、ドレイン電極3を形成して、図1に示した不揮発性
半導体記憶装置用メモリセルを作製した。
After thermal oxidation is performed to form a side wall silicon oxide film on the side portions of the floating gate electrode 5 and the like, the source 8 and the drain 9 are formed by well-known ion implantation. The insulating film 10 and the source / drain electrodes 3 were formed by using the same, and the memory cell for the nonvolatile semiconductor memory device shown in FIG. 1 was manufactured.

【0029】次に、本実施例によって得られた不揮発性
半導体記憶装置およびONO膜を層間絶縁膜として用い
た従来の不揮発性半導体記憶装置の、しきい値電圧をそ
れぞれ測定して両者を比較した。上記ONO膜は、亜酸
化窒素とモノシランとを用いる周知の減圧化学気相成長
法によって浮遊ゲート電極上に形成された膜厚6nmの
酸化シリコン膜、アンモニアとジクロロシランとを用い
る周知の減圧化学気相成長法によって形成された膜厚8
nmの窒化シリコン膜および亜酸化窒素とモノシランと
を用いる周知の減圧化学気相成長法によって形成された
膜厚4nmの酸化シリコン膜を順次積層して3層膜とし
て形成した。
Next, the threshold voltages of the nonvolatile semiconductor memory device obtained according to the present embodiment and the conventional nonvolatile semiconductor memory device using the ONO film as an interlayer insulating film were measured and compared. . The ONO film is a 6-nm-thick silicon oxide film formed on a floating gate electrode by a well-known low-pressure chemical vapor deposition method using nitrous oxide and monosilane, and a well-known low-pressure chemical gas using ammonia and dichlorosilane. Film thickness 8 formed by phase growth method
A silicon nitride film having a thickness of 4 nm and a silicon oxide film having a thickness of 4 nm formed by a known low pressure chemical vapor deposition method using nitrous oxide and monosilane were sequentially laminated to form a three-layer film.

【0030】その結果、メモリセルの紫外線照射を行う
前のしきい値電圧の分布は、図5に示したように、ON
O膜を用いた従来の場合より、本実施例のしきい値電圧
は約0.40V低かった。紫外線照射後のしきい値電圧
は、図6に示したように、本発明の場合は、ONO膜を
用いた従来の場合より約0.6V低く、変動も少なかっ
た。
As a result, as shown in FIG. 5, the distribution of the threshold voltage before the memory cell is irradiated with the ultraviolet light is changed to the ON state.
The threshold voltage of the present example was about 0.40 V lower than the conventional case using the O film. As shown in FIG. 6, in the case of the present invention, the threshold voltage after ultraviolet irradiation was lower by about 0.6 V than the conventional case using the ONO film, and the variation was small.

【0031】それにより、ONO膜を層間絶縁膜として
用いた従来のメモリセルでは、紫外線照射によってON
O膜中に電子が蓄積されてしきい値電圧が高くなったの
に対し、本実施例では層間絶縁膜中に電子が蓄積される
ことなく、安定な状態にあることが確認された。
As a result, in the conventional memory cell using the ONO film as the interlayer insulating film, the ON
While electrons were accumulated in the O film and the threshold voltage was increased, it was confirmed in the present example that electrons were not accumulated in the interlayer insulating film and the film was in a stable state.

【0032】〈実施例2〉本実施例は、浮遊ゲート電極
上に窒素濃度が低い酸窒化シリコン膜を形成し、この酸
窒化シリコン膜の上に窒素濃度の高い酸窒化シリコン膜
を形成した例であり、浮遊ゲート電極として用いられる
多結晶シリコン膜5を形成する工程までは、上記実施例
1と同じである。
Embodiment 2 In this embodiment, a silicon oxynitride film having a low nitrogen concentration is formed on a floating gate electrode, and a silicon oxynitride film having a high nitrogen concentration is formed on the silicon oxynitride film. The steps up to the step of forming the polycrystalline silicon film 5 used as the floating gate electrode are the same as those in the first embodiment.

【0033】実施例1と同様に処理して、多結晶シリコ
ン膜5を形成するまでの工程を行った後、亜酸化窒素
中、850℃、10分間の熱処理を行って、多結晶シリ
コン膜5の表面を酸窒化して酸窒化シリコン膜を形成し
た。
After performing the same process as in Example 1 until the step of forming the polycrystalline silicon film 5, a heat treatment is performed at 850 ° C. for 10 minutes in nitrous oxide to obtain the polycrystalline silicon film 5. Was oxynitrided to form a silicon oxynitride film.

【0034】次に、周知の減圧化学気相成長法を用い
て、膜厚0.5nmのアモルファスシリコン膜を上記酸
窒化シリコン膜上に形成した。上記減圧化学気相成長法
は、ガス圧73Pa、流量2リットル/分の窒素ガスを
キャリアガスとして用い、流量0.15リットル/分で
ジシランを流し、形成温度425℃て行った。
Next, an amorphous silicon film having a thickness of 0.5 nm was formed on the silicon oxynitride film by using a known low pressure chemical vapor deposition method. The reduced pressure chemical vapor deposition method was performed at a formation temperature of 425 ° C. using a nitrogen gas as a carrier gas at a gas pressure of 73 Pa and a flow rate of 2 liters / minute, flowing disilane at a flow rate of 0.15 liters / minute.

【0035】次に、一酸化窒素中、850℃で10分間
熱処理して上記アモルファスシリコン膜をすべて酸窒化
膜とした。このアモルファスシリコン膜の形成と亜酸化
窒素中での加熱のプロセスを8回繰り返して、膜厚12
nmの酸窒化シリコン膜を上記酸窒化シリコン膜上に形
成した。
Next, a heat treatment was performed in nitrogen monoxide at 850 ° C. for 10 minutes to completely convert the amorphous silicon film into an oxynitride film. This process of forming an amorphous silicon film and heating in nitrous oxide was repeated eight times to obtain a film thickness of 12
An nm-thick silicon oxynitride film was formed on the silicon oxynitride film.

【0036】この酸窒化シリコン膜上に、モノシランと
ホスフィンをソース・ガスとして用いる周知の減圧化学
気相成長法によって、濃度3×1020cm-3のリンを含
む厚さ200nmの多結晶シリコン膜7を形成した後、
マスクを用いた周知のホトエッチングを用いて不要部分
を順次除去して所定の形状に加工し、制御ゲート電極
7、酸窒化シリコン膜と窒化シリコン膜の2層膜からな
る層間絶縁膜6、浮遊ゲート電極5およびゲート絶縁膜
4を形成した。
On this silicon oxynitride film, a 200 nm-thick polycrystalline silicon film containing phosphorus at a concentration of 3 × 10 20 cm -3 is formed by a well-known reduced pressure chemical vapor deposition method using monosilane and phosphine as a source gas. After forming 7,
Unnecessary portions are sequentially removed using a well-known photo-etching using a mask and processed into a predetermined shape to form a control gate electrode 7, an interlayer insulating film 6 composed of a two-layer film of a silicon oxynitride film and a silicon nitride film, The gate electrode 5 and the gate insulating film 4 were formed.

【0037】熱酸化を行って、上記浮遊ゲート電極5な
どの側部上に側壁酸化シリコン膜を形成した後、周知の
イオン打込みを行ってソース8およびドレイン9を形成
し、さらに周知の方法を用いて絶縁膜10およびソー
ス、ドレイン電極3を形成して、図1に示した構造を有
する不揮発性半導体記憶装置用メモリセルを作製した。
After thermal oxidation is performed to form a side wall silicon oxide film on the side portions such as the floating gate electrode 5 and the like, the source 8 and the drain 9 are formed by well-known ion implantation. The insulating film 10 and the source and drain electrodes 3 were formed by using the same, and a memory cell for a nonvolatile semiconductor memory device having the structure shown in FIG. 1 was manufactured.

【0038】得られた不揮発性半導体記憶装置および従
来の不揮発性半導体記憶装置のしきい値電圧を測定し
て、両者を比較した。
The threshold voltages of the obtained nonvolatile semiconductor memory device and the conventional nonvolatile semiconductor memory device were measured, and both were compared.

【0039】従来の不揮発性半導体記憶装置の層間絶縁
膜はONO構造を有しており、酸化窒素とモノシランと
を用いる周知の減圧化学気相成長法によって形成された
膜厚10nmの酸化シリコン膜、アンモニアとジクロロ
シランとを用いる周知の減圧化学気相成長法によって形
成された膜厚8nmの窒化シリコン膜、および亜酸化窒
素とモノシランとを用いる周知の減圧化学気相成長法に
よって形成された膜厚4nmの酸化シリコン膜の3層膜
からなっている。
The interlayer insulating film of the conventional nonvolatile semiconductor memory device has an ONO structure, and is a 10 nm-thick silicon oxide film formed by a known low pressure chemical vapor deposition method using nitrogen oxide and monosilane. An 8-nm-thick silicon nitride film formed by a known low-pressure chemical vapor deposition method using ammonia and dichlorosilane, and a film thickness formed by a known low-pressure chemical vapor deposition method using nitrous oxide and monosilane It is composed of a three-layer film of a 4 nm silicon oxide film.

【0040】本実施例および従来の不揮発性半導体記憶
装置について、しきい値電圧の比較を行った結果を図7
に示した。図7から明らかなように、紫外線照射を行う
前のしきい値電圧の分布は、ONO膜を用いた従来の場
合より、本実施例のしきい値電圧は約0.55V低くな
った。紫外線照射後のしきい値電圧を比較すると、図8
に示したように、本実施例のしきい値電圧はONO膜を
用いた従来の場合より、約0.65V低く、変動も少な
かった。これは、従来の場合は、紫外線照射によってO
NO膜中に電子が蓄積されて、しきい値電圧が高くなっ
たのに対し、本実施例ではこのような電子の蓄積がな
く、安定な状態にあるためである。
FIG. 7 shows the result of comparing the threshold voltages of the present embodiment and the conventional nonvolatile semiconductor memory device.
It was shown to. As is clear from FIG. 7, the distribution of the threshold voltage before the irradiation with the ultraviolet light was about 0.55 V lower than that in the conventional case using the ONO film. FIG. 8 shows a comparison between the threshold voltages after ultraviolet irradiation.
As shown in the figure, the threshold voltage of the present example was lower by about 0.65 V and less varied than the conventional case using the ONO film. This is because in the conventional case, O
This is because electrons are accumulated in the NO film and the threshold voltage is increased, whereas in the present embodiment, such electrons are not accumulated and the NO film is in a stable state.

【0041】なお、本実施例では一酸化窒素および亜酸
化窒素を用いて熱処理を行ったが、窒素ラジカルを用い
ても同様な効果が得られた。形成可能な酸窒化シリコン
膜や窒化シリコン膜の膜厚は、窒素導入温度や窒素導入
方法によって異なるが、それぞれ条件を適宜選定すれば
よい。
In this example, the heat treatment was performed using nitric oxide and nitrous oxide, but the same effect was obtained by using nitrogen radicals. The thickness of a silicon oxynitride film or a silicon nitride film that can be formed differs depending on a nitrogen introduction temperature and a nitrogen introduction method, and conditions may be appropriately selected.

【0042】また、上記実施例1、2では、酸化シリコ
ン膜と酸窒化シリコン膜の膜厚をそれぞれ10nmおよ
び3nm(実施例1)、あるいは0nmおよび13nm
(実施例2)としたが、これらの膜厚には特に限定はな
く、適宜選定することができる。
In Examples 1 and 2, the thicknesses of the silicon oxide film and the silicon oxynitride film were 10 nm and 3 nm (Example 1), or 0 nm and 13 nm, respectively.
(Example 2) However, these film thicknesses are not particularly limited, and can be appropriately selected.

【0043】[0043]

【発明の効果】上記説明から明らかなように、本発明に
よれば、紫外線照射によって浮遊ゲート電極から放出さ
れた電子が、層間絶縁膜中に電子が捕獲されることがな
いので、上記電子の捕獲によって生ずるしきい値電圧の
変動が起こる恐れがなく、初期特性が安定した不揮発性
半導体記憶装置が得られる。
As is apparent from the above description, according to the present invention, the electrons emitted from the floating gate electrode by the irradiation of ultraviolet rays are not trapped in the interlayer insulating film. A non-volatile semiconductor memory device with stable initial characteristics can be obtained without fluctuation of threshold voltage caused by capture.

【0044】また、層間絶縁膜に含まれる酸窒化シリコ
ン膜は、酸化シリコン膜に比べて酸化種を拡散し難いの
で、層間絶縁膜が露出された状態で不揮発性半導体記憶
装置の周辺回路のゲート絶縁膜を形成しても、層間絶縁
膜の膜厚が大きく変動することはない。ゲート絶縁膜の
形成には、パイロジェニック酸化法が広く用いられてい
るが、この方法は、酸素あるいは水を含む雰囲気中で行
われるが、上記酸窒化シリコン膜が存在するため支障な
く行うことができる。さらに、オゾンや酸素ラジカルに
よる酸化を行っても、酸窒化シリコン膜は、酸化シリコ
ン膜に比べてオゾンや酸素ラジカルが拡散し難いので、
層間絶縁膜厚の安定化に有効である。
Since the silicon oxynitride film contained in the interlayer insulating film is less likely to diffuse oxidizing species than the silicon oxide film, the gate of the peripheral circuit of the nonvolatile semiconductor memory device is exposed with the interlayer insulating film exposed. Even if the insulating film is formed, the thickness of the interlayer insulating film does not greatly change. Although a pyrogenic oxidation method is widely used for forming a gate insulating film, this method is performed in an atmosphere containing oxygen or water. However, the method can be performed without any trouble because the silicon oxynitride film is present. it can. Further, even when oxidation is performed using ozone or oxygen radicals, the silicon oxynitride film is less likely to diffuse ozone and oxygen radicals than the silicon oxide film.
This is effective for stabilizing the interlayer insulating film thickness.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1、2を説明するための断面
図、
FIG. 1 is a sectional view for explaining Embodiments 1 and 2 of the present invention;

【図2】従来の不揮発性半導体記憶装置のメモリセルの
エネルギーバンド図、
FIG. 2 is an energy band diagram of a memory cell of a conventional nonvolatile semiconductor memory device;

【図3】従来の不揮発性半導体記憶装置のメモリセルの
エネルギーバンド図、
FIG. 3 is an energy band diagram of a memory cell of a conventional nonvolatile semiconductor memory device;

【図4】本発明の構成を説明するためのエネルギーバン
ド図、
FIG. 4 is an energy band diagram for explaining the configuration of the present invention;

【図5】本発明の効果を説明するための図、FIG. 5 is a diagram for explaining an effect of the present invention;

【図5】本発明の効果を説明するための図、FIG. 5 is a diagram for explaining an effect of the present invention;

【図6】本発明の効果を説明するための図、FIG. 6 is a diagram for explaining an effect of the present invention;

【図7】本発明の効果を説明するための図、FIG. 7 is a diagram for explaining an effect of the present invention;

【図8】本発明の効果を説明するための図。FIG. 8 is a diagram for explaining the effect of the present invention.

【符号の説明】[Explanation of symbols]

1…Si基板、2…素子分離絶縁膜、3…電極、4…ゲ
ート絶縁膜、5…浮遊ゲート電極、6…層間絶縁膜、7
…制御ゲート電極、8…ソース、9…ドレイン、10…
絶縁膜。
DESCRIPTION OF SYMBOLS 1 ... Si substrate, 2 ... Element isolation insulating film, 3 ... Electrode, 4 ... Gate insulating film, 5 ... Floating gate electrode, 6 ... Interlayer insulating film, 7
... Control gate electrode, 8 ... Source, 9 ... Drain, 10 ...
Insulating film.

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成9年4月17日[Submission date] April 17, 1997

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図面の簡単な説明[Correction target item name] Brief description of drawings

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1、2を説明するための断面
図、
FIG. 1 is a sectional view for explaining Embodiments 1 and 2 of the present invention;

【図2】従来の不揮発性半導体記憶装置のメモリセルの
エネルギーバンド図、
FIG. 2 is an energy band diagram of a memory cell of a conventional nonvolatile semiconductor memory device;

【図3】従来の不揮発性半導体記憶装置のメモリセルの
エネルギーバンド図、
FIG. 3 is an energy band diagram of a memory cell of a conventional nonvolatile semiconductor memory device;

【図4】本発明の構成を説明するためのエネルギーバン
ド図、
FIG. 4 is an energy band diagram for explaining the configuration of the present invention;

【図5】本発明の効果を説明するための図、FIG. 5 is a diagram for explaining an effect of the present invention;

【図6】本発明の効果を説明するための図、FIG. 6 is a diagram for explaining an effect of the present invention;

【図7】本発明の効果を説明するための図、FIG. 7 is a diagram for explaining an effect of the present invention;

【図8】本発明の効果を説明するための図。FIG. 8 is a diagram for explaining the effect of the present invention.

【符号の説明】 1…Si基板、2…素子分離絶縁膜、3…電極、4…ゲ
ート絶縁膜、5…浮遊ゲート電極、6…層間絶縁膜、7
…制御ゲート電極、8…ソース、9…ドレイン、10…
絶縁膜。
[Description of Symbols] 1 ... Si substrate, 2 ... element isolation insulating film, 3 ... electrode, 4 ... gate insulating film, 5 ... floating gate electrode, 6 ... interlayer insulating film, 7
... Control gate electrode, 8 ... Source, 9 ... Drain, 10 ...
Insulating film.

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】第1導電型を有する半導体基板内の表面領
域内に、所定の間隔を介して形成された上記第1導電型
とは逆の第2導電型を有するソース領域およびドレイン
領域と、当該ソース領域とドレイン領域の間の上記半導
体基板の主表面上に順次積層して形成されたゲート絶縁
膜、浮遊ゲート電極、複数の絶縁膜の積層膜からなる層
間絶縁膜および制御ゲート電極を有し、上記複数の絶縁
膜の伝導電子帯の最も低いエネルギーは、上記浮遊ゲー
ト電極から上記制御ゲート電極に向かって順次低下して
いることを特徴とする不揮発性半導体記憶装置。
1. A source region and a drain region having a second conductivity type opposite to the first conductivity type and formed at predetermined intervals in a surface region in a semiconductor substrate having a first conductivity type. A gate insulating film, a floating gate electrode, an interlayer insulating film and a control gate electrode each formed of a stacked film of a plurality of insulating films, which are sequentially stacked on the main surface of the semiconductor substrate between the source region and the drain region. A non-volatile semiconductor memory device, wherein the lowest energy of the conduction electron band of the plurality of insulating films decreases sequentially from the floating gate electrode toward the control gate electrode.
【請求項2】上記層間絶縁膜は、酸化種の拡散定数が酸
化シリコン膜より小さい膜を含むことを特徴とする請求
項1に記載の不揮発性半導体記憶装置。
2. The nonvolatile semiconductor memory device according to claim 1, wherein said interlayer insulating film includes a film having a diffusion constant of an oxidizing species smaller than that of a silicon oxide film.
【請求項3】上記酸化種の拡散定数が酸化シリコン膜よ
り小さい膜は酸窒化シリコン膜若しくは窒化シリコン膜
であることを特徴とする請求項2に記載の不揮発性半導
体記憶装置。
3. The nonvolatile semiconductor memory device according to claim 2, wherein the film having a diffusion constant of the oxidizing species smaller than the silicon oxide film is a silicon oxynitride film or a silicon nitride film.
【請求項4】上記層間絶縁膜は、上記制御ゲート電極の
下面に接して形成された酸窒化シリコン膜若しくは窒化
シリコン膜と上記浮遊ゲート電極の上面に接して形成さ
れた酸化シリコン膜の2層膜からなることを特徴とする
請求項3に記載の不揮発性半導体記憶装置。
4. An interlayer insulating film comprising a silicon oxynitride film or a silicon nitride film formed in contact with a lower surface of the control gate electrode and a silicon oxide film formed in contact with an upper surface of the floating gate electrode. 4. The nonvolatile semiconductor memory device according to claim 3, wherein the nonvolatile semiconductor memory device is made of a film.
【請求項5】上記層間絶縁膜は、上記制御ゲート電極の
下面に接して形成された酸窒化シリコン膜と上記浮遊ゲ
ート電極の上面に接して形成された窒化シリコン膜の2
層膜からなることを特徴とする請求項3に記載の不揮発
性半導体記憶装置。
5. An interlayer insulating film comprising: a silicon oxynitride film formed in contact with a lower surface of the control gate electrode; and a silicon nitride film formed in contact with an upper surface of the floating gate electrode.
4. The nonvolatile semiconductor memory device according to claim 3, comprising a layer film.
【請求項6】上記浮遊ゲート電極および制御ゲート電極
は、それぞれ多量の不純物がドープされた低抵抗の多結
晶シリコン膜からなることを特徴とする請求項1から5
のいずれか一に記載の不揮発性半導体記憶装置。
6. A floating gate electrode and a control gate electrode each comprising a low-resistance polycrystalline silicon film doped with a large amount of impurities.
The nonvolatile semiconductor memory device according to any one of the above.
【請求項7】上記酸化種は酸素、オゾン、酸素ラジカル
若しくは水であることを特徴とする請求項2から6のい
ずれか一に記載の不揮発性半導体記憶装置。
7. The nonvolatile semiconductor memory device according to claim 2, wherein said oxidizing species is oxygen, ozone, oxygen radical or water.
【請求項8】半導体基板の主表面上にゲート絶縁膜、浮
遊ゲート電極、酸化シリコン膜および酸化シリコン膜よ
り酸化種の拡散係数が小さい膜を含む層間絶縁膜および
制御ゲート電極を順次積層して形成する工程を含み、上
記酸化シリコン膜より酸化種の拡散係数が小さい膜は、
シリコン膜を形成した後、当該シリコン膜を酸窒化シリ
コン膜若しくは窒化シリコン膜に変えることによって形
成されることを特徴とする不揮発性半導体記憶装置の製
造方法。
8. A gate insulating film, a floating gate electrode, an interlayer insulating film including a silicon oxide film and a film having a smaller diffusion coefficient of an oxidizing species than the silicon oxide film, and a control gate electrode are sequentially stacked on the main surface of the semiconductor substrate. A film having a smaller diffusion coefficient of oxidizing species than the silicon oxide film,
A method for manufacturing a nonvolatile semiconductor memory device, comprising: forming a silicon film, and then changing the silicon film to a silicon oxynitride film or a silicon nitride film.
【請求項9】上記シリコン膜は化学気相成長法によって
形成されることを特徴とする請求項8に記載の不揮発性
半導体記憶装置の製造方法。
9. The method according to claim 8, wherein the silicon film is formed by a chemical vapor deposition method.
【請求項10】上記シリコン膜はアモルファス状態のシ
リコン膜であることを特徴とする請求項8若しくは9に
記載の不揮発性半導体記憶装置の製造方法。
10. The method for manufacturing a nonvolatile semiconductor memory device according to claim 8, wherein said silicon film is an amorphous silicon film.
【請求項11】上記酸窒化シリコン膜若しくは窒化シリ
コン膜は、上記酸化シリコン膜の上に形成されることを
特徴とする請求項8から10のいずれか一に記載の不揮
発性半導体記憶装置の製造方法。
11. The method of manufacturing a nonvolatile semiconductor memory device according to claim 8, wherein said silicon oxynitride film or silicon nitride film is formed on said silicon oxide film. Method.
【請求項12】上記酸窒化シリコン膜若しくは窒化シリ
コン膜は、上記シリコン膜を窒素ラジカル、一酸化窒素
若しくは亜酸化窒素を含むガス中で熱処理することによ
って形成されることを特徴とする請求項8から11のい
ずれか一に記載の不揮発性半導体記憶装置の製造方法。
12. The silicon oxynitride film or the silicon nitride film is formed by heat-treating the silicon film in a gas containing nitrogen radicals, nitric oxide or nitrous oxide. 12. The method for manufacturing a nonvolatile semiconductor memory device according to any one of items 1 to 11.
【請求項13】上記酸化シリコン膜より酸化種の拡散係
数が小さい膜は、上記シリコン膜の形成と上記熱処理を
複数回繰り返して行うことによって形成されることを特
徴とする請求項12に記載の不揮発性半導体記憶装置の
製造方法。
13. The film according to claim 12, wherein the film having a smaller diffusion coefficient of the oxidizing species than the silicon oxide film is formed by repeating the formation of the silicon film and the heat treatment a plurality of times. A method for manufacturing a nonvolatile semiconductor memory device.
JP9043643A 1997-02-27 1997-02-27 Nonvolatile semiconductor memory and manufacture thereof Pending JPH10242307A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9043643A JPH10242307A (en) 1997-02-27 1997-02-27 Nonvolatile semiconductor memory and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9043643A JPH10242307A (en) 1997-02-27 1997-02-27 Nonvolatile semiconductor memory and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH10242307A true JPH10242307A (en) 1998-09-11

Family

ID=12669558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9043643A Pending JPH10242307A (en) 1997-02-27 1997-02-27 Nonvolatile semiconductor memory and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH10242307A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054475A (en) * 2005-09-05 2006-02-23 Toshiba Corp Method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054475A (en) * 2005-09-05 2006-02-23 Toshiba Corp Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
KR100493022B1 (en) Method for fabricating nonvolatile memory device having a structure of silicon-oxide-nitride-oxide-silicon
US6069041A (en) Process for manufacturing non-volatile semiconductor memory device by introducing nitrogen atoms
JP2006229195A (en) Semiconductor nonvolatile memory and its manufacturing method
JPS583269A (en) Vertical type mos dynamic memory cell
JP2001308207A (en) Method for fabricating nonvolatile semiconductor memory device
US7160818B2 (en) Semiconductor device and method for fabricating same
JP2005045012A (en) Manufacturing method of semiconductor device
JP2004214608A (en) Method of manufacturing semiconductor device
JP2008244108A (en) Semiconductor device and method of manufacturing the same
US5946588A (en) Low temperature sub-atmospheric ozone oxidation process for making thin gate oxides
JP2009252876A (en) Semiconductor device and manufacturing method thereof
JPH10242307A (en) Nonvolatile semiconductor memory and manufacture thereof
JP2005033166A (en) Method of fabricating flash memory element
JP3068277B2 (en) Method of forming semiconductor film
JP3673538B2 (en) Method for forming nonvolatile semiconductor memory device
JP3376305B2 (en) Method for manufacturing semiconductor device
JP2639202B2 (en) Method for manufacturing semiconductor device
JP3257042B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2003133540A (en) Method for forming dot unit and method for manufacturing semiconductor device
JPH10233504A (en) Semiconductor device and its manufacture
JP2005129711A (en) Semiconductor device and its manufacturing method
JPH01201965A (en) Manufacture of non-volatile storage device
JPH03227069A (en) Manufacture of semiconductor memory device
JPH098157A (en) Nonvolatile semiconductor memory device and its manufacture
JPH03222481A (en) Manufacture of semiconductor device