JPH10233504A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH10233504A
JPH10233504A JP9036187A JP3618797A JPH10233504A JP H10233504 A JPH10233504 A JP H10233504A JP 9036187 A JP9036187 A JP 9036187A JP 3618797 A JP3618797 A JP 3618797A JP H10233504 A JPH10233504 A JP H10233504A
Authority
JP
Japan
Prior art keywords
film
silicon
gate electrode
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9036187A
Other languages
Japanese (ja)
Inventor
Masahiro Ushiyama
雅弘 牛山
Toshiyuki Mine
利之 峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9036187A priority Critical patent/JPH10233504A/en
Publication of JPH10233504A publication Critical patent/JPH10233504A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent the diffusion of a dopant into a gate insulating film from a gate electrode by making the gate insulating film contain an insulating film formed by heavily doping a silicon film with nitrogen. SOLUTION: After a silicon oxide film and an amorphous silicon film are successively formed on a silicon substrate 1, the amorphous silicon film is entirely transformed into a silicon oxynitride film by heating the film in a nitrogen monoxide atmosphere and a polycrystalline silicon film is formed on the silicon oxynitride film. Then a three-layer film having an ONO (silicon oxide film/ silicon nitride film/silicon oxide film) structure is formed by successively forming a silicon oxide film, a silicon nitride film, and a silicon oxide film on the silicon oxynitride film and a polycrystalline silicon film is formed on the three-layer film. Thereafter, a control gate electrode 7 composed of the polycrystalline silicon film, an interlayer insulating film 6 composed of the three-layer film, a floating gate electrode 5 composed of the polycrystalline silicon film, and a gate insulating film 4 composed of the silicon oxynitride film are formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、詳しくは動作特性が安定し、高い信
頼性を有する半導体装置およびこのような半導体装置を
容易に製造することができる半導体装置の製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device having stable operation characteristics and high reliability, and a semiconductor device capable of easily manufacturing such a semiconductor device. It relates to a manufacturing method.

【0002】[0002]

【従来の技術】ゲート部分が、図1に示した積層構造を
有する従来の不揮発性半導体記憶装置においては、例え
ばドレイン9に+4V、制御ゲート電極7に−10Vの
電圧をそれぞれ印加し、ソース8を開放、基板1を接地
することにより、浮遊ゲート電極5に蓄積された電子を
ドレイン9側に引き抜き、情報の書込みが行なわれる。
この半導体記憶装置では、Fowler−Nordhe
imトンネル電流(FN電流)によって、浮遊ゲート電
極5中の電子がゲート絶縁膜4を介してドレイン9側に
引き抜かれ、同時にドレイン9側から正孔がゲート絶縁
膜4中に注入される。しかし、書込みと消去を繰り返し
て行うと、上記注入された正孔がゲート絶縁膜4中の、
特にゲート絶縁膜4と基板1の界面近傍に捕獲されて特
性劣化を引き起こす。
2. Description of the Related Art In a conventional nonvolatile semiconductor memory device having a gate portion having a laminated structure shown in FIG. 1, for example, a voltage of +4 V is applied to a drain 9 and a voltage of -10 V is applied to a control gate electrode 7 and a source 8 Is released and the substrate 1 is grounded, so that electrons accumulated in the floating gate electrode 5 are drawn out to the drain 9 side, and information is written.
In this semiconductor memory device, Fowler-Nordhe
By the im tunnel current (FN current), electrons in the floating gate electrode 5 are extracted to the drain 9 side via the gate insulating film 4, and holes are simultaneously injected from the drain 9 side into the gate insulating film 4. However, when writing and erasing are repeatedly performed, the injected holes are generated in the gate insulating film 4.
In particular, it is trapped in the vicinity of the interface between the gate insulating film 4 and the substrate 1 and causes characteristic deterioration.

【0003】このような特性劣化を抑制するため、例え
ば従来技術1:エクステンディッド・アブストラクト・
オブ・第22回・コンファランス・オン・ソリッド・ス
テイト・デバイスイズ・アンド・マテリアルズ(EXT
ENDED ABSTRACT OF THE 22N
D CONFERENCE ON SOLID STA
TE DEVICES AND MATERIALS)
第1155頁(1990)に示されているように、亜酸
化窒素を用いて、ゲート絶縁膜である二酸化シリコン膜
とシリコン基板の界面に酸窒化シリコン膜を形成し、そ
れによって1%程度の窒素を導入する方法が提案されて
いる。この方法を用いて、ゲート絶縁膜とシリコン基板
の界面に窒素を導入すると、ゲート絶縁膜中の捕獲準位
が低減され、書換えを繰り返すことによって起こる書込
み時間の増大を抑制できる。
[0003] In order to suppress such characteristic deterioration, for example, the related art 1: Extended Abstract.
Of the 22nd Conference on Solid State Devices and Materials (EXT
ENDED ABSTRACT OF THE 22N
D CONFERENCE ON SOLID STA
TE DEVICES AND MATERIALS)
As shown in page 1155 (1990), a silicon oxynitride film is formed at the interface between a silicon dioxide film, which is a gate insulating film, and a silicon substrate using nitrous oxide. Have been proposed. When nitrogen is introduced into the interface between the gate insulating film and the silicon substrate by using this method, a trap level in the gate insulating film is reduced, and an increase in a writing time caused by repeating rewriting can be suppressed.

【0004】また、多結晶シリコン膜(ゲート電極)と
酸化シリコン膜(ゲート絶縁膜)との界面には、ナノメ
ータレベルの凹凸が存在しているが、この凹凸は、多結
晶シリコン膜中にドーパントとして含まれるリン濃度、
およびリン導入後の熱処理温度を下げることによって減
少させることが可能であり、さらに、ジクロロシランと
アンモニアとを用いて減圧化学気相成長法によって形成
された窒化シリコン膜を、多結晶シリコン膜と酸化シリ
コン膜との間に挿入することにより、両者の間の反応を
抑制することができる。このように、ゲート電極とゲー
ト絶縁膜の間の界面に窒素が存在すると、ゲート電極に
添加されたドーパントのシリコン基板への拡散が抑制さ
れてしきい値が安定化され、この効果は、ゲート電極の
ドーパントとしてホウ素を用いたときに特に顕著である
(従来技術2:エクステンディッド・アブストラクト・
オブ・第22回・コンファランス・オン・ソリッド・ス
テイト・デバイスイズ・アンド・マテリアルズ(EXT
ENDED ABSTRACT OF THE 22N
D CONFERENCE ON SOLID STA
TE DEVICES AND MATERIALS)
第267頁(1990)参照)。
At the interface between the polycrystalline silicon film (gate electrode) and the silicon oxide film (gate insulating film), there are irregularities on the nanometer level. Phosphorus concentration, contained as
The temperature can be reduced by lowering the heat treatment temperature after the introduction of phosphorus, and the silicon nitride film formed by the reduced pressure chemical vapor deposition method using dichlorosilane and ammonia can be combined with a polycrystalline silicon film and an oxide film. By inserting between the silicon film and the silicon film, the reaction between the two can be suppressed. As described above, when nitrogen is present at the interface between the gate electrode and the gate insulating film, diffusion of the dopant added to the gate electrode into the silicon substrate is suppressed, and the threshold value is stabilized. This is particularly noticeable when boron is used as an electrode dopant (Prior Art 2: Extended Abstract.
Of the 22nd Conference on Solid State Devices and Materials (EXT
ENDED ABSTRACT OF THE 22N
D CONFERENCE ON SOLID STA
TE DEVICES AND MATERIALS)
267 (1990)).

【0005】[0005]

【発明が解決しようとする課題】上記従来技術1に記載
されたしきい値の安定化効果は、酸化シリコンからなる
ゲート絶縁膜を亜酸化窒素中で熱処理することによっ
て、ゲート絶縁膜とシリコン基板の間の界面に酸窒化シ
リコン膜が形成され、この酸窒化シリコン膜の有する窒
素によって、シリコン基板へのドーパントの拡散が抑え
られるために生じたものである。
The effect of stabilizing the threshold value described in the above prior art 1 is achieved by heat-treating the gate insulating film made of silicon oxide in nitrous oxide so that the gate insulating film and the silicon substrate are not heat-treated. A silicon oxynitride film is formed at the interface between the silicon oxide films and the nitrogen contained in the silicon oxynitride film suppresses the diffusion of the dopant into the silicon substrate.

【0006】しかし、従来技術1に記載された方法で
は、シリコン基板へのドーパントの拡散は防止できる
が、ドーパントがゲート絶縁膜中へ拡散するのは防止で
きず、ゲート絶縁膜の信頼性が低下してしまう。したが
って、ゲート絶縁膜の信頼性を高めるためには、ゲート
電極とゲート絶縁膜の間の界面で、ドーパントの拡散を
阻止し、ドーパントがゲート絶縁膜中に拡散するのを防
止しなければならない。
However, in the method described in the prior art 1, although the diffusion of the dopant into the silicon substrate can be prevented, the diffusion of the dopant into the gate insulating film cannot be prevented, and the reliability of the gate insulating film decreases. Resulting in. Therefore, in order to increase the reliability of the gate insulating film, it is necessary to prevent the diffusion of the dopant at the interface between the gate electrode and the gate insulating film and to prevent the dopant from diffusing into the gate insulating film.

【0007】また、上記従来技術2に記載されていよう
に、ジクロルシランとアンモニアを用いた減圧化学気相
成長法によって窒化シリコン膜を形成すると、形成の際
に窒化シリコン膜中に水素が取り込まれ、N−H結合等
が電子の捕獲準位になってしまう。そのため、この方法
によって形成された窒化シリコン膜によってドーパント
の拡散を阻止し、MOS半導体装置の信頼性を向上させ
るためには、窒化シリコン膜を薄くして電子捕獲準位の
数を少なくしなくてはならない。しかし、膜厚が均一な
薄い窒化シリコン膜を、上記減圧化学気相成長法によっ
て形成するのは極めて困難であり、膜厚の薄い部分をド
ーパントが通過してゲート絶縁膜中へ拡散してしまう。
Further, as described in the prior art 2, when a silicon nitride film is formed by a low pressure chemical vapor deposition method using dichlorosilane and ammonia, hydrogen is taken into the silicon nitride film at the time of formation, An N—H bond or the like becomes an electron trap level. Therefore, in order to prevent the diffusion of the dopant by the silicon nitride film formed by this method and to improve the reliability of the MOS semiconductor device, it is necessary to reduce the number of electron trap levels by thinning the silicon nitride film. Not be. However, it is extremely difficult to form a thin silicon nitride film having a uniform thickness by the low pressure chemical vapor deposition method, and the dopant passes through the thin portion and diffuses into the gate insulating film. .

【0008】このような問題は、不揮発性半導体装置の
みではなく、MOSトランジスタやMOS構造のキャパ
シタにおいても同様であり、ゲート電極からのドーパン
トの拡散を効果的に阻止することができ、信頼性の高い
薄い絶縁膜が強く望まれていた。
[0008] Such a problem occurs not only in a non-volatile semiconductor device but also in a MOS transistor or a capacitor having a MOS structure. Diffusion of a dopant from a gate electrode can be effectively prevented. High and thin insulating films have been strongly desired.

【0009】本発明の目的は、従来技術の有する上記問
題を解決し、ゲート電極からゲート絶縁膜中へのドーパ
ントの拡散を阻止することができ、電子捕獲準位が少な
く、かつ膜厚が均一なゲート絶縁膜を有する半導体装置
およびその製造方法を提供することである。
SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problems of the prior art, to prevent diffusion of a dopant from a gate electrode into a gate insulating film, to have a small number of electron capture levels, and to have a uniform film thickness. It is an object of the present invention to provide a semiconductor device having a simple gate insulating film and a method for manufacturing the same.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
の本発明の半導体装置は、第1導電型を有する半導体基
板の主表面上に、ゲート絶縁膜を介して設けられたゲー
ト電極を具備した半導体装置において、当該ゲート絶縁
膜が、シリコン膜に多量の窒素をドープして形成された
絶縁膜を含むことを特徴とする。
According to the present invention, there is provided a semiconductor device having a gate electrode provided on a main surface of a semiconductor substrate having a first conductivity type via a gate insulating film. In the semiconductor device described above, the gate insulating film includes an insulating film formed by doping a silicon film with a large amount of nitrogen.

【0011】すなわち、シリコンは半導体であるが、多
量の窒素がドープされると、半導体ではなく絶縁体とし
ての特性を示すようになる。本発明の半導体装置におい
ては、多量の窒素がドープされて絶縁体とされたシリコ
ン膜が、ゲート絶縁膜として用いられる。
That is, although silicon is a semiconductor, if it is doped with a large amount of nitrogen, it exhibits characteristics not as a semiconductor but as an insulator. In the semiconductor device of the present invention, a silicon film doped with a large amount of nitrogen to form an insulator is used as a gate insulating film.

【0012】通常の窒化シリコン膜は、気相反応を利用
したCVDなどの方法によって形成されるが、このよう
な方法で形成された窒化シリコン膜中には、上記のよう
に、膜形成の過程において膜中に水素が取り込まれてし
まう。しかし、シリコン膜をあらかじめ形成しておき、
このシリコン膜中に多量の窒素をドープして絶縁体にす
ると、膜内に水素が取り込まれにくく、電子捕獲準位の
数は効果的に抑制できる。シリコン膜をあらかじめ形成
するのではなく、シリコン基板の露出された表面、多量
の窒素をドープしてもよい。
An ordinary silicon nitride film is formed by a method such as CVD utilizing a gas phase reaction. In the silicon nitride film formed by such a method, as described above, the film forming process is performed. , Hydrogen is taken into the film. However, a silicon film is formed in advance,
If a large amount of nitrogen is doped into the silicon film to form an insulator, hydrogen is hardly taken into the film, and the number of electron trap levels can be effectively suppressed. Instead of forming the silicon film in advance, the exposed surface of the silicon substrate and a large amount of nitrogen may be doped.

【0013】したがって、このような方法によって多量
の窒素をシリコン膜中へドープしてゲート絶縁膜を形成
し、その上にゲート電極を形成すれば、ゲート電極から
ゲート絶縁膜へのドーパントの拡散は効果的に防止され
てゲート絶縁膜の信頼性は向上し、さらに、電子の捕獲
準位数の増加が生じないのでしきい値の変動が生ずるこ
ともない。
Therefore, if a gate insulating film is formed by doping a large amount of nitrogen into a silicon film by such a method and a gate electrode is formed thereon, the diffusion of the dopant from the gate electrode to the gate insulating film can be prevented. This is effectively prevented, the reliability of the gate insulating film is improved, and the threshold level of the electrons does not fluctuate since the number of trapped electrons does not increase.

【0014】上記多量の窒素がドープされたシリコン膜
が、窒素とともにさらに多量の酸素がドープされている
と、窒素のみがドープされている場合より、さらにすぐ
れた効果が得られる。
When the silicon film doped with a large amount of nitrogen is further doped with a large amount of oxygen together with the nitrogen, a more excellent effect can be obtained than when only the nitrogen is doped.

【0015】上記ゲート絶縁膜はスタック構造を有する
不揮発性半導体記憶装置のゲート絶縁膜として使用でき
る。したがって、この場合の上記ゲート電極は不揮発性
半導体記憶装置の浮遊ゲート電極であり、この浮遊ゲー
ト電極の上には、層間絶縁膜および制御ゲート電極が積
層して形成されている。
The above gate insulating film can be used as a gate insulating film of a nonvolatile semiconductor memory device having a stack structure. Therefore, the gate electrode in this case is a floating gate electrode of the nonvolatile semiconductor memory device, and an interlayer insulating film and a control gate electrode are formed on the floating gate electrode.

【0016】また、上記ゲート絶縁膜はMOSトランジ
スタのゲート絶縁膜として使用することができ、したが
って、この場合の上記ゲート電極はMOSトランジスタ
のゲート電極である。
Further, the gate insulating film can be used as a gate insulating film of a MOS transistor. Therefore, in this case, the gate electrode is a gate electrode of a MOS transistor.

【0017】さらに、上記ゲート電極は、MOS型キャ
パシタのキャパシタ絶縁膜として使用することができ、
この場合の上記ゲート電極はキャパシタのプレート電極
である。上記キャパシタ絶縁膜は、シリコン基板上のみ
ではなく、素子分離絶縁膜やゲート電極の上に伸在する
多結晶シリコン膜上に形成して、一般に積層型キャパシ
タと呼ばれる構造を形成できる。
Further, the gate electrode can be used as a capacitor insulating film of a MOS type capacitor,
In this case, the gate electrode is a plate electrode of the capacitor. The capacitor insulating film can be formed not only on a silicon substrate but also on a polycrystalline silicon film extending over an element isolation insulating film or a gate electrode to form a structure generally called a multilayer capacitor.

【0018】上記ゲート絶縁膜を2層以上の膜の積層膜
から構成することができ、この場合、上記多量の窒素が
ドープされたシリコン膜が、上層膜として上記ゲート電
極に接するように配置するのが好ましい。窒素に加えて
多量の酸素がシリコン膜中にドープされている場合も同
様である。シリコン基板に接する下層膜としては、酸化
シリコン膜が好ましい。
The gate insulating film may be composed of a laminated film of two or more layers. In this case, the silicon film doped with a large amount of nitrogen is disposed as an upper layer so as to be in contact with the gate electrode. Is preferred. The same applies to the case where a large amount of oxygen is doped in the silicon film in addition to nitrogen. As the lower layer film in contact with the silicon substrate, a silicon oxide film is preferable.

【0019】上記ゲート電極は、高濃度のドーパントを
含む低抵抗の多結晶シリコン膜を使用することができ、
ゲート電極からのドーパントの拡散は、上記ゲート絶縁
膜によって効果的に阻止される。
For the gate electrode, a low-resistance polycrystalline silicon film containing a high-concentration dopant can be used.
Diffusion of the dopant from the gate electrode is effectively prevented by the gate insulating film.

【0020】このような本発明の半導体装置は、半導体
基板の主表面の所定領域上にシリコン膜を形成する工程
と、窒素ラジカル、一酸化窒素若しくは亜酸化窒素を含
むガス中で熱処理を行って上記シリコン膜に多量の窒素
をドープしてゲート絶縁膜を形成する工程と、当該ゲー
ト絶縁膜上にゲート電極を形成する工程を含むことを特
徴とする半導体装置の製造方法によって製造できる。窒
素ラジカルを用いた場合は窒化シリコン膜が形成され、
一酸化窒素若しくは亜酸化窒素を含むガス中での熱処理
を行った場合は酸窒化シリコン膜が形成される。
In the semiconductor device of the present invention, a step of forming a silicon film on a predetermined region of the main surface of the semiconductor substrate and a heat treatment in a gas containing nitrogen radicals, nitric oxide or nitrous oxide are performed. The method can include a step of forming a gate insulating film by doping a large amount of nitrogen into the silicon film and a step of forming a gate electrode on the gate insulating film. When nitrogen radicals are used, a silicon nitride film is formed,
When heat treatment is performed in a gas containing nitric oxide or nitrous oxide, a silicon oxynitride film is formed.

【0021】すなわち、ゲート絶縁膜は、通常のCVD
ではなく、シリコン膜を窒素ラジカル、一酸化窒素若し
くは亜酸化窒素を含むガス中で熱処理を行い、上記シリ
コン膜に多量の窒素をドープすることによって形成され
る。そのため、形成されたゲート絶縁膜には水素が含有
されず、しかも多量の窒素が含有されているので、ゲー
ト電極からのドーパントの拡散が阻止されるのみではな
く、捕獲準位が少なく、しかも膜厚が均一で薄いゲート
絶縁膜が形成される。窒素ラジカルを用いた場合は、窒
化シリコン膜が形成され、処理を十分に行なえば、Si
34に近い組成の膜が得られる。同様に、亜酸化窒素お
よび一酸化窒素を用いた場合は、処理を十分行なえば、
窒素を多量に含んだ酸窒化シリコン膜が得られる。
That is, the gate insulating film is formed by ordinary CVD.
Instead, the silicon film is formed by performing a heat treatment in a gas containing nitrogen radicals, nitric oxide or nitrous oxide, and doping a large amount of nitrogen into the silicon film. Therefore, the formed gate insulating film does not contain hydrogen and contains a large amount of nitrogen, which not only prevents the diffusion of the dopant from the gate electrode, but also reduces the trap level, and A thin gate insulating film having a uniform thickness is formed. When a nitrogen radical is used, a silicon nitride film is formed.
3 film having a composition close to the N 4 can be obtained. Similarly, when nitrous oxide and nitric oxide are used, if the treatment is sufficiently performed,
A silicon oxynitride film containing a large amount of nitrogen is obtained.

【0022】1回の上記熱処理によって、シリコン膜中
にドープされる窒素の深さは大きくないので、シリコン
膜形成と熱処理を1回のみ行ったのでは、所定の膜厚
(例えば8nm)とするのは実用上困難であり、薄いシ
リコン膜の形成と上記熱処理を複数回繰り返して、所定
の膜厚のゲート絶縁膜を形成するのが好ましい。
Since the depth of nitrogen doped into the silicon film by one heat treatment is not large, if the silicon film formation and the heat treatment are performed only once, a predetermined film thickness (for example, 8 nm) is obtained. This is practically difficult, and it is preferable to form a gate insulating film having a predetermined thickness by repeating the formation of a thin silicon film and the heat treatment a plurality of times.

【0023】上記シリコン膜は、周知の化学気相成長法
によって形成されたアモルファス状態のシリコン膜を用
いることができる。これにより、ナノメータレベルの膜
厚を高い精度で制御することができ、膜厚の均一性も優
れている。
As the silicon film, an amorphous silicon film formed by a known chemical vapor deposition method can be used. As a result, the film thickness at the nanometer level can be controlled with high accuracy, and the uniformity of the film thickness is excellent.

【0024】また、シリコン基板の所定領域上に酸化シ
リコン膜を形成した後、この酸化シリコン膜上に上記シ
リコン膜を形成して熱処理を行い、2層膜としてもよ
い。この酸化シリコン膜は、シリコン基板の露出された
表面を酸化して形成してもよく、シリコン基板上にシリ
コン膜を形成し、このシリコン膜を酸化して形成しても
よい。
After a silicon oxide film is formed on a predetermined region of the silicon substrate, the silicon film may be formed on the silicon oxide film and heat-treated to form a two-layer film. The silicon oxide film may be formed by oxidizing the exposed surface of the silicon substrate, or may be formed by forming a silicon film on the silicon substrate and oxidizing the silicon film.

【0025】さらに、シリコン基板の露出された表面を
窒素ラジカル、一酸化窒素若しくは亜酸化窒素を含むガ
ス中で熱処理して、上記シリコン基板の露出された表面
に多量の窒素をドープし、ゲート絶縁膜を形成した後、
このゲート絶縁膜上にゲート電極を形成してもよい。こ
の場合は、上記酸化シリコン膜を含まず、窒化シリコン
膜または酸窒化シリコン膜のみからなるゲート絶縁膜上
にゲート電極が形成された構造になる。
Further, the exposed surface of the silicon substrate is heat-treated in a gas containing nitrogen radicals, nitric oxide or nitrous oxide to dope the exposed surface of the silicon substrate with a large amount of nitrogen to form a gate insulating film. After forming the film,
A gate electrode may be formed on this gate insulating film. In this case, a gate electrode is formed over a gate insulating film including only a silicon nitride film or a silicon oxynitride film without the silicon oxide film.

【0026】[0026]

【発明の実施の形態】本発明の半導体装置においては、
シリコン基板の表面上に、シリコン膜に多量の窒素がド
ープされて絶縁体とされた膜からなる絶縁膜を含むゲー
ト絶縁膜が形成され、その上にゲート電極が配置され
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In a semiconductor device according to the present invention,
On the surface of the silicon substrate, a gate insulating film including an insulating film made of a silicon film doped with a large amount of nitrogen to form an insulator is formed, and a gate electrode is disposed thereon.

【0027】シリコン膜に多量の窒素がドープされると
膜は絶縁膜になるが、多量の窒素をシリコン膜中にドー
プするには、窒素ラジカル、一酸化窒素若しくは亜酸化
窒素を含ガス中でシリコン膜を熱処理すればよい。窒素
ラジカルを含む雰囲気中で熱処理を行うと窒化シリコン
膜が形成され、一酸化窒素若しくは亜酸化窒素を含むガ
ス中で熱処理すると酸窒化シリコン膜が形成される。
When a silicon film is doped with a large amount of nitrogen, the film becomes an insulating film. However, to dope a large amount of nitrogen into the silicon film, a nitrogen radical, nitric oxide or nitrous oxide is contained in a gas containing gas. What is necessary is just to heat-treat a silicon film. When heat treatment is performed in an atmosphere containing nitrogen radicals, a silicon nitride film is formed. When heat treatment is performed in a gas containing nitric oxide or nitrous oxide, a silicon oxynitride film is formed.

【0028】上記熱処理の雰囲気ガスとしては、それぞ
れ、窒素ラジカルを1%〜100%含むガス、一酸化窒
素を0.5%〜100%含むガスまたは亜酸化窒素を1
0%〜100%含むガスを使用できる。また、上記熱処
理の温度は、窒素ラジカルを用いた場合は400℃〜8
00℃、一酸化窒素を用いた場合は600℃〜950
℃、亜酸化窒素を用いた場合は800℃〜1000℃と
すれば、好ましい結果が得られる。
As the atmosphere gas for the heat treatment, a gas containing 1% to 100% of nitrogen radicals, a gas containing 0.5% to 100% of nitric oxide, and 1% of nitrous oxide are used, respectively.
A gas containing 0% to 100% can be used. The temperature of the heat treatment is 400 ° C. to 8 when nitrogen radicals are used.
00 ° C., 600 ° C. to 950 when nitric oxide is used
° C, and when nitrous oxide is used, a preferred result is obtained if the temperature is set to 800 ° C to 1000 ° C.

【0029】上記シリコン膜としては低圧化学気相成長
法によって形成されたアモルフアス状のシリコン膜が好
ましく、ナノメータレベルの薄い膜厚を高い精度で制御
できる。また、シリコン膜を形成する代りに、シリコン
基板の所望領域を露出させて上記熱処理を行っても、多
量の窒素がドープされたシリコンからなる絶縁膜を形成
できる。
The silicon film is preferably an amorphous silicon film formed by a low-pressure chemical vapor deposition method, and can control a thin film thickness of nanometer level with high accuracy. Also, instead of forming a silicon film, an insulating film made of silicon doped with a large amount of nitrogen can be formed by exposing a desired region of a silicon substrate and performing the above heat treatment.

【0030】上記ゲート絶縁膜は、不揮発性半導体記憶
装置のみではなく、MOSトランジスタ若しくはMOS
型キャパシタにも使用できる、いずれの場合も、ゲート
絶縁膜中へのドーパントの拡散を効果的に阻止すること
ができる。
The gate insulating film is not limited to a nonvolatile semiconductor memory device, but may be a MOS transistor or a MOS transistor.
In either case, the diffusion of the dopant into the gate insulating film can be effectively prevented.

【0031】[0031]

【実施例】【Example】

〈実施例1〉図1を用いて本発明の第1の実施例を説明
する。まず、シリコン基板1の表面に、周知の熱酸化法
を用いて素子分離用の厚い絶縁膜2を形成した後、酸素
と水素を同時に流し、周知のパイロジェニック酸化によ
って膜厚6nmの酸化シリコン膜を上記シリコン基板1
上に形成した。上記酸素および水素の流量はそれぞれ1
0リットル/分および0.5リットル/分、温度は85
0℃とした。
<Embodiment 1> A first embodiment of the present invention will be described with reference to FIG. First, a thick insulating film 2 for element isolation is formed on the surface of a silicon substrate 1 by using a well-known thermal oxidation method, and then oxygen and hydrogen are flowed simultaneously, and a 6-nm-thick silicon oxide film is formed by well-known pyrogenic oxidation. To the above silicon substrate 1
Formed on top. The flow rates of the oxygen and hydrogen are each 1
0 liter / min and 0.5 liter / min, temperature 85
0 ° C.

【0032】ガス圧73Pa、流量2リットル/分の窒
素ガスをキャリアガスとして用い、ジシランを流量0.
15リットル/分で流して、膜厚0.5nmのアモルフ
ァスシリコン膜を上記酸化シリコン膜上に形成した。な
お、この際の温度は425℃とした。次に、一酸化窒素
中で850℃に加熱して、上記アモルファスシリコン膜
をすべて酸窒化シリコン膜とした。このアモルファスシ
リコン膜の形成と酸窒化処理の工程を7回繰り返して膜
厚を増大させ、所定の膜厚(8nm)を有する酸窒化シ
リコン膜を形成した。
A nitrogen gas having a gas pressure of 73 Pa and a flow rate of 2 L / min is used as a carrier gas, and disilane is used at a flow rate of 0.
At a flow rate of 15 liters / minute, an amorphous silicon film having a thickness of 0.5 nm was formed on the silicon oxide film. The temperature at this time was 425 ° C. Next, the amorphous silicon film was heated to 850 ° C. in nitrogen monoxide to entirely form a silicon oxynitride film. The process of forming the amorphous silicon film and the oxynitriding process were repeated seven times to increase the film thickness, thereby forming a silicon oxynitride film having a predetermined film thickness (8 nm).

【0033】モノシランとホスフィンをソース・ガスと
して用いる周知の減圧化学気相成長法により、濃度3×
1020cm-3のリンを含む厚さ200nmの多結晶シリ
コン膜を、上記酸窒化シリコン膜4上に積層して形成し
た。
By a well-known reduced pressure chemical vapor deposition method using monosilane and phosphine as a source gas, a concentration of 3 ×
A 200-nm-thick polycrystalline silicon film containing 10 20 cm −3 of phosphorus was formed on the silicon oxynitride film 4 by lamination.

【0034】次に、亜酸化窒素とモノシランとを用いる
周知の減圧化学気相成長法により、膜厚6nmの酸化シ
リコン膜を上記酸窒化シリコン膜上に形成し、さらにア
ンモニアとジクロロシランとを用いる周知の減圧化学気
相成長法により、膜厚8nmの窒化シリコン膜を上記酸
化シリコン膜の上に形成した。続いて、亜酸化窒素とモ
ノシランとを用いる周知の減圧化学気相成長法により、
膜厚4nmの酸化シリコン膜を上記窒化シリコン膜の上
に形成して、ONO(酸化シリコン膜−窒化シリコン膜
−酸化シリコン膜)構造を有する3層膜を形成した。
Next, a 6-nm-thick silicon oxide film is formed on the silicon oxynitride film by a well-known low-pressure chemical vapor deposition method using nitrous oxide and monosilane, and ammonia and dichlorosilane are used. An 8 nm-thick silicon nitride film was formed on the silicon oxide film by a known low pressure chemical vapor deposition method. Subsequently, by a well-known reduced pressure chemical vapor deposition method using nitrous oxide and monosilane,
A silicon oxide film having a thickness of 4 nm was formed on the silicon nitride film to form a three-layer film having an ONO (silicon oxide film-silicon nitride film-silicon oxide film) structure.

【0035】この層間絶縁膜上に、モノシランとホスフ
ィンをソース・ガスとして用いた周知の減圧化学気相成
長法により、濃度3×1020cm-3のリンを含む厚さ2
00nmの多結晶シリコン膜を上記3層膜上に形成し
た。
On the interlayer insulating film, a well-known low pressure chemical vapor deposition method using monosilane and phosphine as a source gas is used to form a layer containing phosphorus having a concentration of 3 × 10 20 cm -3.
A polycrystalline silicon film of 00 nm was formed on the three-layer film.

【0036】マスクを用いた周知のホトエッチングを用
いて、上記多結晶シリコン膜、3層膜、多結晶シリコン
膜および酸窒化シリコン膜の不要部分を上方より順次除
去して、上記多結晶シリコン膜からなる制御ゲート電極
7、上記3層膜からなる層間絶縁膜6、上記多結晶シリ
コン膜からなる浮遊ゲート電極5および上記酸窒化シリ
コン膜からなるゲート絶縁膜4を形成した。
Unnecessary portions of the polycrystalline silicon film, the three-layer film, the polycrystalline silicon film, and the silicon oxynitride film are sequentially removed from above using a well-known photo-etching using a mask. , An interlayer insulating film 6 made of the three-layer film, a floating gate electrode 5 made of the polycrystalline silicon film, and a gate insulating film 4 made of the silicon oxynitride film.

【0037】熱酸化を行って、上記浮遊ゲート電極5お
よび制御ゲート電極7などの側部上に側壁酸化シリコン
膜11を形成した後、周知のイオン打込みを行って、シ
リコン基板1とは反対の導電型を有するソース8および
ドレイン9を形成し、さらに周知の方法を用いて絶縁膜
10およびソース、ドレイン電極3を形成して、図1に
示した不揮発性半導体記憶装置用メモリセルを作製し
た。
After the side wall silicon oxide film 11 is formed on the side portions of the floating gate electrode 5 and the control gate electrode 7 by performing thermal oxidation, a well-known ion implantation is performed to perform the opposite ion implantation to the silicon substrate 1. A source 8 and a drain 9 having a conductivity type were formed, and further, an insulating film 10 and a source / drain electrode 3 were formed by using a well-known method, whereby the memory cell for a nonvolatile semiconductor memory device shown in FIG. 1 was manufactured. .

【0038】得られた不揮発性半導体記憶装置の書換え
特性を下記のようにして評価した。すなわち、制御ゲー
ト電極7の全面を用いた浮遊ゲート電極5への電荷の注
入(消去)をFN電流によって行い、このFN電流によ
って浮遊ゲート電極5からドレイン9へ電荷を引き抜い
て書込み動作を行った。消去を行う際の電位は、制御ゲ
ート電極7は+12V、ソース8、ドレイン9および基
板1は0Vとした。書込みを行う際の電位は、制御ゲー
ト電極7は−10V、ドレイン9は+4V、ソースを開
放とし、基板1は接地した。
The rewriting characteristics of the obtained nonvolatile semiconductor memory device were evaluated as follows. That is, charge injection (erase) into the floating gate electrode 5 using the entire surface of the control gate electrode 7 was performed by the FN current, and the charge was extracted from the floating gate electrode 5 to the drain 9 by the FN current to perform a write operation. . The potential at the time of erasing was +12 V for the control gate electrode 7, and 0 V for the source 8, the drain 9 and the substrate 1. The potential at the time of writing was such that the control gate electrode 7 was -10 V, the drain 9 was +4 V, the source was open, and the substrate 1 was grounded.

【0039】このような条件で、本実施例によって得ら
れた不揮発性半導体記憶装置およびパイロジェニック酸
化によって形成された膜厚8nmの酸化シリコン膜をゲ
ート絶縁膜4として用いた従来の不揮発性半導体記憶装
置の書込み特性を測定した結果、図4に示す結果が得ら
れた。図4から明らかなように、書き換え後の書込み時
間Tpwの初期の書込み時間Tpwiに対する比Tpw
/Tpwiは、書換え回数の増大とともに増大するが、
その増大は、本実施例によって従来技術の1/2以下に
抑制できた。
Under such conditions, the conventional nonvolatile semiconductor memory device using the nonvolatile semiconductor memory device obtained by this embodiment and the silicon oxide film having a thickness of 8 nm formed by pyrogenic oxidation as the gate insulating film 4 is used. As a result of measuring the writing characteristics of the device, the results shown in FIG. 4 were obtained. As is clear from FIG. 4, the ratio Tpw of the writing time Tpw after rewriting to the initial writing time Tpwi.
/ Tpwi increases as the number of rewrites increases,
This increase could be suppressed to less than half of the prior art by this embodiment.

【0040】また、ドレイン9を+5V、制御ゲート電
極7、ソース8およびシリコン基板1を0Vとして10
秒間保って、104回書換え後の電荷保持特性を測定し
た。この電圧ストレス後のしきい値分布を調べたとこ
ろ、上記従来技術の場合は16メガビット中の30ビッ
トが、しきい値の変動が大きく変動して不良になった
が、本実施例では不良は2ビットに過ぎず、著しく低減
できた。
Further, the drain 9 is set to +5 V, the control gate electrode 7, the source 8 and the silicon substrate 1 are set to 0 V, and 10
Keeping seconds to measure charge retention characteristics after rewriting 10 4 times. When the threshold distribution after the voltage stress was examined, in the case of the above-mentioned conventional technique, 30 bits out of 16 Mbits had a large variation in threshold value and became defective. It was only 2 bits and could be significantly reduced.

【0041】本実施例は、酸窒化シリコン膜を形成する
ためのアモルファスシリコン膜を、ジシランを用いて形
成したが、ジシランの代りにモノクロロシラン、ジクロ
ロシラン、トリクロロシラン、テトラクロロシランおよ
びモノシランなど周知の原料ガスを用いても同様の効果
が得られた。
In this embodiment, the amorphous silicon film for forming the silicon oxynitride film is formed by using disilane. The same effect was obtained by using the raw material gas.

【0042】〈実施例2〉図2を用いて本発明の第2の
実施例を説明する。シリコン基板31の表面に、周知の
熱酸化法を用いて素子分離用の厚い絶縁膜32を形成し
た後、一酸化窒素中で900℃に加熱してシリコン基板
31の露出された表面を酸窒化し、膜厚2nmの酸窒化
シリコン膜をシリコン基板31上に形成した。
<Embodiment 2> A second embodiment of the present invention will be described with reference to FIG. After a thick insulating film 32 for element isolation is formed on the surface of the silicon substrate 31 using a well-known thermal oxidation method, the exposed surface of the silicon substrate 31 is oxynitrided by heating to 900 ° C. in nitrogen monoxide. Then, a silicon oxynitride film having a thickness of 2 nm was formed on the silicon substrate 31.

【0043】この酸窒化シリコン膜上に、ガス圧73P
a、流量2リットル/分の窒素ガスをキャリアガスとし
て、ジシランを流量0.15リットル/分で流し、膜厚
0.5nmのアモルファスシリコン膜を形成した。この
際の形成温度は425℃とした。
On this silicon oxynitride film, a gas pressure of 73 P
a, Disilane was flowed at a flow rate of 0.15 L / min using a nitrogen gas as a carrier gas at a flow rate of 2 L / min to form an amorphous silicon film having a thickness of 0.5 nm. The formation temperature at this time was 425 ° C.

【0044】一酸化窒素中で900℃に加熱して、上記
アモルファスシリコン膜をすべて酸窒化シリコン膜とし
た。このアモルファスシリコン膜の形成と酸窒化処理工
程を3回繰り返し、所定の膜厚(4nm)を有するゲー
ト絶縁膜34を形成した。
The amorphous silicon film was heated to 900 ° C. in nitrogen monoxide to form a silicon oxynitride film. The formation of the amorphous silicon film and the oxynitridation process were repeated three times to form a gate insulating film 34 having a predetermined thickness (4 nm).

【0045】次に、モノシランをソース・ガスとして用
いる周知の減圧化学気相成長法によって膜厚200nm
の多結晶シリコン膜を形成した後、打込みエネルギー2
5keV、打込み量6×1015cm-2という条件で、上
記多結晶シリコン膜にホウ素(BF2)をイオン打込み
し、窒素ガス中、900℃のアニールを行い、さらに、
マスクを用いた周知のホトエッチングを用いて不要部分
を除去して、所定の形状を有するゲート電極35形成し
た。
Next, a well-known reduced pressure chemical vapor deposition method using monosilane as a source gas is used to form a film having a thickness of 200 nm.
After forming the polycrystalline silicon film, the implantation energy 2
Under the conditions of 5 keV and a dose of 6 × 10 15 cm −2 , boron (BF 2 ) is ion-implanted into the polycrystalline silicon film, and annealed at 900 ° C. in nitrogen gas.
Unnecessary portions were removed using a well-known photo-etching using a mask to form a gate electrode 35 having a predetermined shape.

【0046】熱酸化を行って、上記ゲート電極35など
の側部上に側壁酸化シリコン膜41を形成した後、周知
のイオン打込みを行ってソース36およびドレイン37
を形成し、さらに周知の方法を用いて絶縁膜38および
ソース36、ドレイン電極33を形成して、図2に示し
たMOSトランジスタを作製した。
After thermal oxidation is performed to form a side wall silicon oxide film 41 on the side of the gate electrode 35 and the like, the source 36 and the drain 37 are formed by well-known ion implantation.
Then, the insulating film 38, the source 36, and the drain electrode 33 were formed by using a well-known method, and the MOS transistor shown in FIG. 2 was manufactured.

【0047】得られたMOSトランジスタの初期のしき
い値電圧の窒素アニール時間依存性を調べ、ゲート絶縁
膜34にパイロジェニック酸化膜を用いた従来のMOS
トランジスタと比較した。その結果、図5に示したよう
に上記従来のMOSトランジスタの場合は、アニール時
間が長くなると、ゲート電極からのホウ素の拡散によっ
てしきい値電圧が著しく上昇するが、本実施例では、ゲ
ート電極35からのホウ素の拡散が酸窒化シリコン膜か
らなるゲート絶縁膜34によって阻止されるので、アニ
ール時間が長くなってもしきい値電圧の変化は生じなか
った。
The dependence of the initial threshold voltage of the obtained MOS transistor on the nitrogen annealing time was examined, and the conventional MOS transistor using a pyrogenic oxide film as the gate insulating film 34 was examined.
Compared to transistors. As a result, as shown in FIG. 5, in the case of the above-described conventional MOS transistor, when the annealing time is long, the threshold voltage is significantly increased due to the diffusion of boron from the gate electrode. Since the diffusion of boron from 35 is prevented by the gate insulating film 34 made of the silicon oxynitride film, the threshold voltage did not change even if the annealing time was long.

【0048】次に、(ゲート電圧−しきい値電圧)=−
1V、ドレイン電圧−8Vを印加して、しきい値電圧の
初期からの変動を調べた。その結果、図6に示したよう
に、上記従来のMOSトランジスタでは、ストレスが印
加される時間が長くなるにともなってしきい値電圧変動
が大きくなるが、本実施例の場合はしきい値電圧はほと
んど変化せず、極めて安定した特性が得られた。
Next, (gate voltage−threshold voltage) = −
1 V and a drain voltage of -8 V were applied, and the variation of the threshold voltage from the initial stage was examined. As a result, as shown in FIG. 6, in the above-described conventional MOS transistor, the threshold voltage fluctuation increases as the time during which the stress is applied becomes longer. Hardly changed, and extremely stable characteristics were obtained.

【0049】〈実施例3〉図3を用いて本発明の第3の
実施例を説明する。シリコン基板21の表面に、周知の
熱酸化法を用いて素子分離用の厚い絶縁膜22を形成し
た後、酸素と水素とを同時に流し、周知パイロジェニッ
ク酸化によって膜厚7.5nmの酸化シリコン膜をシリ
コン基板21上に形成した。上記酸素および水素の流量
は、それぞれ10リットル/分および0.5リットル/
分とし、温度は850℃とした。
<Embodiment 3> A third embodiment of the present invention will be described with reference to FIG. After a thick insulating film 22 for element isolation is formed on the surface of the silicon substrate 21 by using a well-known thermal oxidation method, oxygen and hydrogen are simultaneously caused to flow, and a 7.5-nm-thick silicon oxide film is formed by well-known pyrogenic oxidation. Was formed on the silicon substrate 21. The oxygen and hydrogen flow rates were 10 liters / minute and 0.5 liters / minute, respectively.
Minutes and the temperature was 850 ° C.

【0050】この酸化シリコン膜上に、ガス圧73P
a、流量2リットル/分の窒素ガスをキャリアガスとし
て、流量0.15リットル/分のジシランを流し、膜厚
1nmのアモルファスシリコン膜を425℃で形成し
た。次に、亜酸化窒素中で900℃に加熱して、上記ア
モルファスシリコン膜をすべて酸窒化シリコン膜とし
た。このアモルファスシリコン膜の形成と酸窒化処理工
程を6回繰返して、所定の膜厚(9nm)を有するゲー
ト絶縁膜23を形成した。このゲート絶縁膜23上に、
モノシランとホスフィンをソース・ガスとして用いる周
知の減圧化学気相成長法によって、濃度3×1020cm
-3のリンを含む厚さ200nmの多結晶シリコン膜を形
成した後、マスクを用いた周知のホトエッチングを用い
て不要部分を除去して、ゲート電極24を形成し、図3
に示した断面構造を有するMOSキャパシタを作製し
た。
On this silicon oxide film, a gas pressure of 73 P
a, Using a nitrogen gas as a carrier gas at a flow rate of 2 L / min, disilane was flowed at a flow rate of 0.15 L / min to form an amorphous silicon film having a thickness of 1 nm at 425 ° C. Next, the amorphous silicon film was heated to 900 ° C. in nitrous oxide to form a silicon oxynitride film. The formation of the amorphous silicon film and the oxynitridation process were repeated six times to form the gate insulating film 23 having a predetermined thickness (9 nm). On this gate insulating film 23,
The concentration is 3 × 10 20 cm by a well-known reduced pressure chemical vapor deposition method using monosilane and phosphine as a source gas.
After forming a 200-nm-thick polycrystalline silicon film containing phosphorus of -3 , unnecessary portions are removed using a well-known photo-etching using a mask, and a gate electrode 24 is formed.
A MOS capacitor having the cross-sectional structure shown in FIG.

【0051】得られたMOSキャパシタのゲート電極2
4に高電界ストレス(ゲート負電圧で100mA/cm
2の定電流ストレスを100秒間)を印加し、ストレス
印加前後のフラットバンド電圧の変動を調べた。一方、
パイロジェニック酸化によって形成した膜厚9nmの酸
化シリコン膜を、ゲート絶縁膜23として用いた従来の
MOSキャパシタについても同様にしてフラットバンド
電圧の変動を調べ、両者を比較した。得られた結果を図
7に示す。
The gate electrode 2 of the obtained MOS capacitor
4. High electric field stress (100 mA / cm at negative gate voltage)
2 was applied for 100 seconds) and the fluctuation of the flat band voltage before and after the application of the stress was examined. on the other hand,
For a conventional MOS capacitor using a silicon oxide film having a thickness of 9 nm formed by pyrogenic oxidation as the gate insulating film 23, the variation of the flat band voltage was examined in the same manner, and the two were compared. FIG. 7 shows the obtained results.

【0052】図7から明らかなように、本実施例によっ
て形成されたキャパシタでは、ストレスによるフラット
バンド電圧の変動が、上記従来のキャパシタよりはるか
に少なかった。
As is apparent from FIG. 7, in the capacitor formed according to this embodiment, the fluctuation of the flat band voltage due to the stress was much smaller than that of the conventional capacitor.

【0053】さらに、本実施例で得られたキャパシタ
は、電荷捕獲を減少させることができるので、定電流ス
トレス印加(ゲート負電圧で10mA/cm2)時のゲ
ート電界の変動も、図8に示したように、上記従来技術
によるキャパシタよりはるかに少なく、本発明による特
性の安定性向上が確認された。
Further, since the capacitor obtained in this embodiment can reduce the charge trapping, the fluctuation of the gate electric field when the constant current stress is applied (at a gate negative voltage of 10 mA / cm 2 ) is also shown in FIG. As shown, the stability of the characteristics of the present invention was improved by far less than that of the conventional capacitor.

【0054】なお、本実施例では、シリコン基板21を
下部電極として用いたキャパシタを示したが、シリコン
基板のみではなく、シリコン基板上に形成された多結晶
シリコン膜を下部電極として用いた積層型キャパシタに
も、本発明が適用できることはいうまでもない。
In this embodiment, the capacitor using the silicon substrate 21 as the lower electrode is shown. However, not only the silicon substrate but also a stacked type using the polycrystalline silicon film formed on the silicon substrate as the lower electrode. Needless to say, the present invention can be applied to a capacitor.

【0055】[0055]

【発明の効果】上記説明から明らかなように、本発明に
よれば、多結晶シリコン膜からなるゲート電極からのド
ーパントの拡散が極めて効果的に阻止されるとともに、
ゲート絶縁膜の捕獲準位の数が少ないので、書換えによ
るゲート絶縁膜の劣化を防止することができ、不揮発性
半導体記憶装置の電荷保持特性は著しく改善され、さら
に書込み時間の増大を抑制できる。
As is apparent from the above description, according to the present invention, the diffusion of the dopant from the gate electrode made of the polycrystalline silicon film is extremely effectively prevented,
Since the number of trap levels in the gate insulating film is small, deterioration of the gate insulating film due to rewriting can be prevented, the charge retention characteristics of the nonvolatile semiconductor memory device can be significantly improved, and the increase in write time can be suppressed.

【0056】また、しきい値が安定で、ホットキャリア
耐性の高いMOSトランジスタが得られ、さらに、MO
Sキャパシタのフラットバンド電圧の変動およびゲート
電圧の変動を極めて少なくすることができる。
Further, a MOS transistor having a stable threshold value and a high hot carrier resistance can be obtained.
The fluctuation of the flat band voltage and the fluctuation of the gate voltage of the S capacitor can be extremely reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を示す不揮発性半導体装
置の断面図、
FIG. 1 is a sectional view of a nonvolatile semiconductor device according to a first embodiment of the present invention;

【図2】本発明の第2の実施例を示すMOSトランジス
タの断面図、
FIG. 2 is a sectional view of a MOS transistor showing a second embodiment of the present invention;

【図3】本発明の第3の実施例を示すMOSキャパシタ
の断面図、
FIG. 3 is a sectional view of a MOS capacitor according to a third embodiment of the present invention;

【図4】本発明の第1の実施例の効果を説明するための
図、
FIG. 4 is a diagram for explaining the effect of the first embodiment of the present invention;

【図5】本発明の第2の実施例の効果を説明するための
図、
FIG. 5 is a diagram for explaining the effect of the second embodiment of the present invention;

【図6】本発明の第2の実施例の効果を説明するための
図、
FIG. 6 is a diagram for explaining the effect of the second embodiment of the present invention;

【図7】本発明の第3の実施例の効果を説明するための
図、
FIG. 7 is a diagram for explaining the effect of the third embodiment of the present invention;

【図8】本発明の第3の実施例の効果を説明するための
図。
FIG. 8 is a diagram for explaining the effect of the third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1、21…シリコン基板、2、22、32…素子分離絶
縁膜、3…電極、4、23…ゲート絶縁膜、5…浮遊ゲ
ート電極、6…層間絶縁膜、7…制御ゲート電極、8…
ソース、9…ドレイン、10…絶縁膜、11…側壁酸化
シリコン膜、24…ゲート電極、31…Si基板、33
…電極、34…ゲート絶縁膜、35…ゲート電極、36
…ソース、37…ドレイン、38…絶縁膜、41…側壁
酸化シリコン膜。
1, 21: silicon substrate, 2, 22, 32: element isolation insulating film, 3: electrode, 4, 23: gate insulating film, 5: floating gate electrode, 6: interlayer insulating film, 7: control gate electrode, 8 ...
Source: 9, drain: 10: insulating film, 11: sidewall silicon oxide film, 24: gate electrode, 31: Si substrate, 33
... Electrode, 34 ... Gate insulating film, 35 ... Gate electrode, 36
... source, 37 ... drain, 38 ... insulating film, 41 ... side wall silicon oxide film.

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】第1導電型を有する半導体基板の主表面上
に、ゲート絶縁膜を介して設けられたゲート電極を具備
した半導体装置において、当該ゲート絶縁膜が、多量の
窒素がドープされたシリコン膜を含むことを特徴とする
半導体装置。
In a semiconductor device having a gate electrode provided on a main surface of a semiconductor substrate having a first conductivity type with a gate insulating film interposed therebetween, the gate insulating film is doped with a large amount of nitrogen. A semiconductor device comprising a silicon film.
【請求項2】上記シリコン膜には、多量の酸素がさらに
ドープされていることを特徴とする請求項1に記載の半
導体装置。
2. The semiconductor device according to claim 1, wherein said silicon film is further doped with a large amount of oxygen.
【請求項3】上記ゲート電極は不揮発性半導体記憶装置
の浮遊ゲート電極であり、当該浮遊ゲート電極の上に
は、層間絶縁膜および制御ゲート電極が積層して形成さ
れていることを特徴とする請求項1若しくは2に記載の
半導体装置。
3. The method according to claim 1, wherein the gate electrode is a floating gate electrode of a nonvolatile semiconductor memory device, and an interlayer insulating film and a control gate electrode are formed on the floating gate electrode. The semiconductor device according to claim 1.
【請求項4】上記ゲート電極はMOSトランジスタのゲ
ート電極であることを特徴とする請求項1若しくは2に
記載の半導体装置。
4. The semiconductor device according to claim 1, wherein said gate electrode is a gate electrode of a MOS transistor.
【請求項5】上記ゲート電極はキャパシタのプレート電
極であることを特徴とする請求項1若しくは2に記載の
半導体装置。
5. The semiconductor device according to claim 1, wherein said gate electrode is a plate electrode of a capacitor.
【請求項6】上記ゲート絶縁膜が2層以上の膜の積層膜
からなることを特徴とする請求項1から5のいずれか一
に記載の半導体装置。
6. The semiconductor device according to claim 1, wherein said gate insulating film comprises a laminated film of two or more layers.
【請求項7】上記多量の窒素がドープされたシリコン膜
が、上記ゲート電極に接していることを特徴とする請求
項1から6のいずれか一に記載の半導体装置。
7. The semiconductor device according to claim 1, wherein said silicon film doped with a large amount of nitrogen is in contact with said gate electrode.
【請求項8】上記ゲート電極は、高濃度のドーパントを
含む低抵抗の多結晶シリコン膜からなることを特徴とす
る請求項1から7のいずれか一に記載の半導体装置。
8. The semiconductor device according to claim 1, wherein said gate electrode is made of a low-resistance polycrystalline silicon film containing a high-concentration dopant.
【請求項9】半導体基板の主表面の所定領域上にシリコ
ン膜を形成する工程と、窒素ラジカル、一酸化窒素若し
くは亜酸化窒素を含むガス中で熱処理を行って上記シリ
コン膜に多量の窒素をドープしてゲート絶縁膜を形成す
る工程と、当該ゲート絶縁膜上にゲート電極を形成する
工程を含むことを特徴とする半導体装置の製造方法。
9. A process for forming a silicon film on a predetermined region on a main surface of a semiconductor substrate, and performing a heat treatment in a gas containing nitrogen radicals, nitric oxide or nitrous oxide to remove a large amount of nitrogen from the silicon film. A method for manufacturing a semiconductor device, comprising: a step of forming a gate insulating film by doping; and a step of forming a gate electrode on the gate insulating film.
【請求項10】上記ゲート絶縁膜は、上記シリコン膜の
形成と上記熱処理を複数回行うことによって形成される
ことを特徴とする請求項9に記載の半導体装置の製造方
法。
10. The method according to claim 9, wherein the gate insulating film is formed by performing the formation of the silicon film and the heat treatment a plurality of times.
【請求項11】上記シリコン膜は、化学気相成長法で形
成されたアモルファス状態のシリコン膜であることを特
徴とする特徴とする請求項9若しくは10に記載の半導
体装置の製造方法。
11. The method for manufacturing a semiconductor device according to claim 9, wherein said silicon film is an amorphous silicon film formed by a chemical vapor deposition method.
【請求項12】上記シリコン膜は、上記所定領域上に酸
化シリコン膜を形成した後、当該酸化シリコン膜上に形
成されることを特徴とする請求項9から11のいずれか
一に記載の半導体装置の製造方法。
12. The semiconductor device according to claim 9, wherein said silicon film is formed on said silicon oxide film after forming said silicon oxide film on said predetermined region. Device manufacturing method.
【請求項13】上記酸化シリコン膜は、シリコン基板の
露出された表面若しくは当該シリコン基板上に形成され
たシリコン膜を酸化して形成されることを特徴とする請
求項12に記載の半導体装置の製造方法。
13. The semiconductor device according to claim 12, wherein the silicon oxide film is formed by oxidizing an exposed surface of a silicon substrate or a silicon film formed on the silicon substrate. Production method.
【請求項14】シリコン基板を窒素ラジカル、一酸化窒
素若しくは亜酸化窒素を含むガス中で熱処理して、上記
シリコン基板の露出された表面に多量の窒素をドープ
し、ゲート絶縁膜を形成する工程と、当該ゲート絶縁膜
上にゲート電極を形成する工程を含むことを特徴とする
半導体装置の製造方法。
14. A step of heat-treating a silicon substrate in a gas containing nitrogen radicals, nitric oxide or nitrous oxide to dope a large amount of nitrogen into an exposed surface of the silicon substrate to form a gate insulating film. And a step of forming a gate electrode on the gate insulating film.
JP9036187A 1997-02-20 1997-02-20 Semiconductor device and its manufacture Pending JPH10233504A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9036187A JPH10233504A (en) 1997-02-20 1997-02-20 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9036187A JPH10233504A (en) 1997-02-20 1997-02-20 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH10233504A true JPH10233504A (en) 1998-09-02

Family

ID=12462735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9036187A Pending JPH10233504A (en) 1997-02-20 1997-02-20 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH10233504A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405130B2 (en) 2002-06-07 2008-07-29 Fujitsu Limited Method of manufacturing a semiconductor device with a notched gate electrode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405130B2 (en) 2002-06-07 2008-07-29 Fujitsu Limited Method of manufacturing a semiconductor device with a notched gate electrode
US7633124B2 (en) 2002-06-07 2009-12-15 Fujitsu Microelectronics Limited Semiconductor device and method of manufacturing thereof

Similar Documents

Publication Publication Date Title
JP5032056B2 (en) Method for manufacturing nonvolatile semiconductor memory device
KR100475256B1 (en) Semiconductor device having nonvolatile memory device and manufacturing method thereof
US7985650B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
US7001810B2 (en) Floating gate nitridation
US20070269972A1 (en) Method of manufacturing a semiconductor device
JP2007287859A (en) Method for manufacturing semiconductor device
JP4617574B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
CN101494172B (en) Semiconductor device and method for manufacturing the same
JP3288796B2 (en) Semiconductor device
JPH0685278A (en) Manufacture of semiconductor device
JP3406811B2 (en) Semiconductor device and manufacturing method thereof
JPH0964205A (en) Si nitride film forming method
JP4149013B2 (en) Semiconductor device
JPH10233504A (en) Semiconductor device and its manufacture
JPH061839B2 (en) Method of manufacturing nonvolatile memory device
JPH06296029A (en) Semiconductor nonvolatile storage element and manufacture thereof
JP3195422B2 (en) Semiconductor device and manufacturing method thereof
JP2000232170A (en) Semiconductor device and its manufacture
JP2998540B2 (en) Manufacturing method of nonvolatile semiconductor memory device
JPH10223783A (en) Semiconductor device and fabrication thereof
JP3316210B2 (en) Method for manufacturing semiconductor device
JPH07245351A (en) Manufacture of nonvolatile semiconductor storage device
JPH03227069A (en) Manufacture of semiconductor memory device
JPH0745725A (en) Nonvolatile semiconductor storage device and formation thereof
JPH10242307A (en) Nonvolatile semiconductor memory and manufacture thereof