JP3195422B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3195422B2
JP3195422B2 JP16605692A JP16605692A JP3195422B2 JP 3195422 B2 JP3195422 B2 JP 3195422B2 JP 16605692 A JP16605692 A JP 16605692A JP 16605692 A JP16605692 A JP 16605692A JP 3195422 B2 JP3195422 B2 JP 3195422B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
gate electrode
silicon
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16605692A
Other languages
Japanese (ja)
Other versions
JPH0613372A (en
Inventor
雅弘 牛山
譲 大路
新一 田地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16605692A priority Critical patent/JP3195422B2/en
Publication of JPH0613372A publication Critical patent/JPH0613372A/en
Application granted granted Critical
Publication of JP3195422B2 publication Critical patent/JP3195422B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、高集積メモリに用いる
絶縁膜を有する半導体装置及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having an insulating film used for a highly integrated memory and a method of manufacturing the same.

【0002】[0002]

【従来の技術】フッ素及び塩素等のハロゲン元素を多結
晶Si電極あるいはSi基板にイオン打ち込みし、熱拡
散によりハロゲン元素を絶縁膜とSi基板界面に移動さ
せることにより、X線照射や電荷注入に伴う界面準位の
増大や移動度の劣化が抑えられることは、アイ・イー・
イー・イー、トランザクションズ・オン・ニュクリア・
サイエンス(IEEE TRANSACTIONS ON NUCLEAR SCIENCE)
第36巻、第6号、第2116頁(1989)等に記載
されている。劣化を最小限に抑えるハロゲンの量には最
適値があり、プロセス全体の熱処理条件により異なって
いる。すなわち、僅かな熱処理条件の変動により上記ハ
ロゲンの量が最適値からずれ、過剰に供給された場合に
は、ハロゲンを全く導入しないデバイスよりも劣化速度
が大きくなる。従って、最適値以上の量を導入して熱拡
散により絶縁膜への導入量を制御するという方法では、
ハロゲン導入後のプロセス条件に依存して絶縁膜中に入
り込むハロゲン量が変動し、安定な特性を得ることが困
難である。
2. Description of the Related Art A halogen element such as fluorine and chlorine is ion-implanted into a polycrystalline Si electrode or a Si substrate, and the halogen element is moved to the interface between the insulating film and the Si substrate by thermal diffusion, so that X-ray irradiation and charge injection can be performed. The accompanying suppression of the increase of interface states and the deterioration of mobility
EE, Transactions on Nuclear
Science (IEEE TRANSACTIONS ON NUCLEAR SCIENCE)
36, No. 6, pp. 2116 (1989). There is an optimum value for the amount of halogen for minimizing deterioration, and it varies depending on the heat treatment conditions of the entire process. That is, the amount of the halogen deviates from the optimum value due to a slight change in the heat treatment conditions, and when the halogen is excessively supplied, the deterioration rate becomes higher than that of a device into which no halogen is introduced. Therefore, in the method of controlling the amount introduced into the insulating film by thermal diffusion by introducing an amount equal to or more than the optimum value,
The amount of halogen entering the insulating film fluctuates depending on the process conditions after halogen introduction, and it is difficult to obtain stable characteristics.

【0003】Si基板を酸化して絶縁膜を形成する際に
ハロゲンガスを添加することによりハロゲン元素を絶縁
膜とSi基板界面に導入することも知られており、供給
源としては、NF3、TCA(トリクロロエタン)、H
Cl、Cl2等が用いられている。この中でTCAはC
が混入し、上記のハロゲンによる界面不整合緩和効果を
阻害する。ハロゲンの導入量に関する従来の報告例で
は、上記界面不整合緩和に必要な量以上のハロゲンが導
入されている。
[0003] It is also known that a halogen element is introduced into the interface between the insulating film and the Si substrate by adding a halogen gas when the insulating film is formed by oxidizing the Si substrate, and NF 3 , TCA (trichloroethane), H
Cl, Cl 2 and the like are used. TCA is C
And hinder the effect of reducing the interface mismatch by the halogen. In a conventional report on the amount of halogen introduced, halogen is introduced in an amount equal to or more than that necessary for alleviating the interface mismatch.

【0004】絶縁膜へ窒素を導入する例としては、NH
3による熱窒化あるいはN2Oによる酸窒化による方法等
があり、ハロゲン元素の場合と同じように電荷注入に伴
う、界面準位の増大や移動度の劣化が抑えられること
が、エクステンディッド・アブストラクツ・オブ・22
nd・コンファランス・オン・ソリッド・ステイト・デ
バイスイズ・アンド・マテリアルズ(EXTENDED ABSTRA
CTS OF THE 22NDCONFERENCE ON SOLID STATE DEVICE
S AND MATERIALS)第1155頁(1990)等に報告
されている。以上のようにフッ素、窒素等を単独に絶縁
膜中へ導入した例はあるが、フッ素、塩素、窒素等の元
素を2種類以上制御して導入した報告例はない。
An example of introducing nitrogen into an insulating film is NH 4
There is a method due oxynitride by thermal nitridation or N 2 O by 3, accompanied by the same way the charge injection in the case of the halogen element, that the degradation of the increase and the mobility of the interface state is suppressed, Extended Abstracts Of 22
nd Conference on Solid State Devices and Materials (EXTENDED ABSTRA
CTS OF THE 22NDCONFERENCE ON SOLID STATE DEVICE
S AND MATERIALS), page 1155 (1990). As described above, there is an example in which fluorine, nitrogen, and the like are solely introduced into an insulating film, but there is no report in which two or more elements such as fluorine, chlorine, and nitrogen are controlled and introduced.

【0005】一方、デバイスの電気特性という観点から
は、膜厚10nm以下のゲート絶縁膜で高電界ストレス
による劣化現象が問題となっている。例えば、一括消去
型フラッシュメモリー(EEPROM)では高電界(−
10MV/cm程度)を制御ゲート電極に印加して浮遊
ゲート電極に蓄積した情報の消去を行う。このため、情
報の書き込み、消去を繰り返すうちに絶縁膜が劣化し、
低電界(−5MV/cm程度)でのリーク電流が増大
し、電荷保持特性を劣化させることが問題となってい
る。この低電界リーク電流を発生させる原因は、バルク
絶縁膜中のトラップ準位に起因すると考えられている
(アイ・イー・イー・イー、エレクトロン・デバイス・
レターズ(IEEE ELECTRON DEVICE LETTERS)第12巻第
11号、第632頁(1991))。
On the other hand, from the viewpoint of the electrical characteristics of the device, there is a problem that a gate insulating film having a thickness of 10 nm or less is deteriorated by a high electric field stress. For example, in a batch erase flash memory (EEPROM), a high electric field (-
(About 10 MV / cm) is applied to the control gate electrode to erase information accumulated in the floating gate electrode. For this reason, the insulating film deteriorates during repeated writing and erasing of information,
There is a problem that a leak current in a low electric field (about −5 MV / cm) increases and the charge retention characteristics deteriorate. The cause of the low electric field leakage current is considered to be due to the trap level in the bulk insulating film (IEE, Electron Device,
Letters (IEEE ELECTRON DEVICE LETTERS), Vol. 12, No. 11, p. 632 (1991)).

【0006】[0006]

【発明が解決しようとする課題】上記従来の技術は、高
電界ストレスにより絶縁膜の劣化現象が生じるという問
題があった。バルク絶縁膜中及び絶縁膜/Si界面での
トラップ準位の発生原因としては、酸化膜形成時のSi
からSiO2への体積膨張、あるいはSiとSiO2とで
の体積膨張率の違いによるウェハ冷却時の局所的応力の
発生により、高電界ストレスが印加された際に応力が作
用している膜中及び界面での結合が切れて、トラップ準
位が発生するものと考えられる。
The above-mentioned prior art has a problem that a high electric field stress causes a deterioration phenomenon of an insulating film. The generation of trap levels in the bulk insulating film and at the insulating film / Si interface is caused by the Si
From the volume expansion in the SiO 2, or Si and by the occurrence of local stress at the time of wafer cooling due to a difference in expansion coefficient between the SiO 2, in the film stress in a high electric field stress is applied is acting It is considered that the bond at the interface is broken and a trap level is generated.

【0007】本発明の目的は、絶縁膜形成以降のプロセ
ス条件の変動に対しても安定な特性が維持でき、高電界
ストレスによる劣化現象を防止した絶縁膜を有する半導
体装置及びその製造方法を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device having an insulating film capable of maintaining stable characteristics even when process conditions change after the formation of the insulating film and preventing deterioration due to high electric field stress, and a method of manufacturing the same. Is to do.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、主成分がSiO 2 である所
望の絶縁膜中に、その構成元素であるシリコン及び酸素
と、さらに水素以外の他の元素2種類以上含有し、
この他の元素の濃度の和を5×1018〜5×1021cm
-3の範囲にしたものである。この基板には、絶縁ゲート
型電界効果トランジスタが設けられ、この絶縁ゲート型
電界効果トランジスタは、ゲート絶縁膜上に設けられた
浮遊ゲート電極と、浮遊ゲート電極上に層間絶縁膜を介
して設けられた制御ゲート電極を有し、上記絶縁膜は、
この層間絶縁膜を構成するか、或いは、この制御ゲート
電極と浮遊ゲート電極の側壁絶縁膜を構成する。2種類
以上の他の元素は、互いに原子半径及び/又は原子価が
異なる元素であることが好ましい。例えば、VII族元素
の一種とIII族元素、IV族元素、V族元素の内の一種と
を用いることができる。また、窒素、フッ素及び塩素の
群の内の少なくとも2種の元素を用いることができる。
To achieve SUMMARY OF to the above objects, a semiconductor device of the present invention, where the main component is SiO 2
In the desired insulating film, its constituent elements silicon and oxygen
If, further containing two or more elements other than hydrogen,
The sum of the concentrations of the other elements is 5 × 10 18 to 5 × 10 21 cm
-3 range. This substrate has an insulated gate
Type field effect transistor is provided, this insulated gate type
The field effect transistor is provided on the gate insulating film
A floating gate electrode and an interlayer insulating film interposed on the floating gate electrode
Having a control gate electrode provided as, the insulating film,
This interlayer insulating film is formed or this control gate
A side wall insulating film of the electrode and the floating gate electrode is formed. It is preferable that the two or more types of other elements have different atomic radii and / or valences. For example, one kind of a group VII element and one kind of a group III element, a group IV element, and a group V element can be used. Further, at least two kinds of elements from the group consisting of nitrogen, fluorine and chlorine can be used.

【0009】絶縁膜の形成は、シリコンを酸化して、酸
化シリコンとする際に、上記他の元素を少なくとも含む
化合物が存在する雰囲気にシリコンをさらし、さらに
ここで用いた他の元素と異なる第2の他の元素を少なく
とも含む化合物が存在する雰囲気にシリコンをさらして
形成することができる。この他の元素及び第2の他の元
素の濃度の和を5×10 18 〜5×10 21 cm -3 の範囲と
する。この化合物が例えば三フッ化窒素等のように他の
元素の2種類を含む化合物であればその化合物のみを用
いても2種類の他の元素を絶縁膜に導入することができ
る。この化合物としては、上記他の元素がハロゲンであ
るときは、塩素、フッ素、三フッ化塩素、三フッ化窒
素、フッ化アルゴン等が用いられ、上記他の元素が窒素
であるときは、一酸化窒素、亜酸化窒素、アンモニア等
が用いられる。また、これらの化合物が存在する雰囲気
に上記シリコンをさらす工程は、残留水分量が1ppb
以下の雰囲気で行われることが好ましい。
[0009] Formation of the insulating film, by oxidizing the silicon, when silicon oxide, exposing the silicon to an atmosphere compound containing at least the other element is present, further,
It can be formed by exposing silicon to an atmosphere in which a compound containing at least a second other element different from the other element used here exists. This other element and the second other element
The sum of elemental concentrations in the range of 5 × 10 18 to 5 × 10 21 cm -3
I do. If this compound is a compound containing two kinds of other elements such as nitrogen trifluoride, two kinds of other elements can be introduced into the insulating film by using only that compound. As the compound, when the other element is halogen, chlorine, fluorine, chlorine trifluoride, nitrogen trifluoride, argon fluoride, or the like is used. When the other element is nitrogen, one compound is used. Nitrogen oxide, nitrous oxide, ammonia and the like are used. In the step of exposing the silicon to an atmosphere in which these compounds are present, the residual water content is 1 ppb.
It is preferable to be performed in the following atmosphere.

【0010】[0010]

【作用】X線照射や電荷注入を行ったMOSデバイスで
は、界面準位密度が通常1010eV~1cm~2のレベルか
ら、そのX線強度、注入電荷量に応じて1012〜1014
eV~1cm~2のレベルに到達する。この界面準位はSi
2とSiとの界面の応力を持つ結合に、電荷が補獲さ
れることによって発生する。従って、窒素、フッ素、塩
素等のようなSi、水素及び酸素以外の他の元素を界面
に導入することによって応力を緩和することにより、界
面準位の発生量を低減することができる。
In the MOS device performing the [action] X-ray irradiation and a charge injection from the interface state density is typically 10 10 eV ~ 1 cm ~ 2 level, the X-ray intensity, depending on the injected charge amount 10 12 10 14
It reaches the level of eV ~ 1 cm ~ 2 . This interface state is Si
This is caused by the charge being captured by the stressed bond at the interface between O 2 and Si. Therefore, by introducing elements other than Si, hydrogen, and oxygen, such as nitrogen, fluorine, and chlorine, to the interface to alleviate the stress, the amount of interface states generated can be reduced.

【0011】例えば、ゲート絶縁膜が7.4nmに薄膜
化された場合には、高電界(−14MV/cm)印加後
の低電界(−6MV/cm)でのリーク電流が10~10
A/cm2から10~7A/cm2に増大する。これは、酸
化Si膜中に存在する応力を持った結合、あるいはSi
−H(3.1eV)のような弱い結合に電荷が捕獲され
ることによってトラップ準位が生じ、この準位を通して
電荷が流れることにより低電界リーク電流の増大につな
がると解釈できる。
For example, when the thickness of the gate insulating film is reduced to 7.4 nm, the leakage current at a low electric field (−6 MV / cm) after application of a high electric field (−14 MV / cm) is 10 to 10 μm.
It increases from A / cm 2 to 10 to 7 A / cm 2 . This is due to the stressed bond existing in the Si oxide film or the Si bond.
It can be interpreted that a trap level is generated by trapping electric charge by a weak bond such as -H (3.1 eV), and that the electric charge flows through this level to increase a low electric field leakage current.

【0012】従って、界面又はバルク酸化膜中に、結合
エネルギーの大きなSi−F(5.6eV)、Si−C
l(3.7eV)、Si−N(4.6eV)を形成する
ような元素を応力緩和に必要な量だけ制御して導入する
ことにより、高電界ストレス耐性は向上する。その際、
熱処理条件の変動によってもゲート絶縁膜特性が変化し
ないためには、ゲート絶縁膜とSi基板との間の結合の
不整合を緩和するために必要な量(5×1018〜5×1
21cm~3)の上記他の元素を添加することである。こ
れにより、酸化膜以外の部分、例えばSi基板あるいは
多結晶Si電極にイオン打込みした場合のように余剰な
他の元素が存在していないため、高温プロセスによるこ
れら他の元素の拡散がなく、酸化Si膜形成後の熱処理
に対しても安定な界面構造が形成される。
Accordingly, Si—F (5.6 eV) and Si—C having a large binding energy are present at the interface or in the bulk oxide film.
By controlling and introducing an element that forms 1 (3.7 eV) and Si—N (4.6 eV) in an amount necessary for stress relaxation, the high electric field stress resistance is improved. that time,
In order for the characteristics of the gate insulating film not to be changed even by the change of the heat treatment condition, an amount (5 × 10 18 to 5 × 1) necessary to reduce the mismatch of the coupling between the gate insulating film and the Si substrate.
0 21 cm 3 ) is to be added. As a result, since there is no excess other element as in the case where ions are implanted into a portion other than the oxide film, for example, a Si substrate or a polycrystalline Si electrode, there is no diffusion of these other elements due to a high-temperature process, and An interface structure that is stable against heat treatment after the formation of the Si film is formed.

【0013】さらに、3本の結合手を持つNでは修復し
切れない界面の歪みにも1本の結合手を持つFは入り込
んで強固な結合を形成することができる。すなわち、他
の元素の導入による応力緩和の効果は、Si、酸素と原
子半径、原子価が異なる他の元素を2種類以上導入する
ことにより、効果がさらに上がる。
Further, F having one bond penetrates into an interface strain that cannot be repaired by N having three bonds, and a strong bond can be formed. That is, the effect of stress relaxation by introducing another element is further enhanced by introducing two or more kinds of other elements having different atomic radii and valences from Si and oxygen.

【0014】[0014]

【実施例】本発明の実施例を図面を用いて説明する。 実施例1 本実施例は、窒素、フッ素及び塩素を導入した絶縁膜を
有する半導体装置の例である。図1に本実施例の半導体
装置のメモリセルの断面図を示す。このメモリセルは次
のようにして作成される。素子分離酸化膜2が形成さ
れ、酸化するSi面が露出したp型Si基板1を試料と
して大気の巻き込みがないように密閉した炉体中に導入
し、酸化が進行しない温度に上記試料を保ち、純化器を
通して40pptに水分量を抑えたArガスを1リット
ル/分流し、 1)100pptに水分量を抑えた酸素ガスに切換え、
2リットル/分流し、1時間かけて炉体内の残留ガスを
十分置換したのち、10ppbの三フッ化塩素を含むA
rガスを1リットル/分の流量で混合しながら、上記p
型Si基板1を昇温し、800℃に30分保ち、室温に
戻した。 2)この後亜酸化窒素(N2O)ガスに切り換え、10
50℃で30秒間酸窒化を施した。 3)さらに、100pptに水分量を抑えた2リットル
/分の酸素ガスを流し、1時間かけて炉体内の残留ガス
を十分置換した後、10ppbの三フッ化塩素を含むA
rガスを1リットル/分だけ混合した雰囲気中で昇温
し、800℃に30分保つことにより、膜厚6nmのゲ
ート酸化膜4を形成した。
Embodiments of the present invention will be described with reference to the drawings. Embodiment 1 This embodiment is an example of a semiconductor device having an insulating film into which nitrogen, fluorine, and chlorine are introduced. FIG. 1 shows a cross-sectional view of a memory cell of the semiconductor device of this embodiment. This memory cell is created as follows. A p-type Si substrate 1 on which an element isolation oxide film 2 is formed and the Si surface to be oxidized is exposed is introduced as a sample into a hermetically closed furnace so as not to be entrained in the atmosphere, and the sample is kept at a temperature at which oxidation does not proceed. Ar gas having a reduced water content of 40 ppt was flowed through the purifier at a flow rate of 1 liter / min. 1) Switching to oxygen gas having a reduced water content of 100 ppt,
At a flow rate of 2 liters / minute, the residual gas in the furnace was sufficiently replaced over 1 hour, and then A containing 10 ppb chlorine trifluoride was used.
While mixing the r gas at a flow rate of 1 liter / min, the above p
The temperature of the mold Si substrate 1 was raised, kept at 800 ° C. for 30 minutes, and returned to room temperature. 2) After that, switch to nitrous oxide (N 2 O) gas and
Oxynitridation was performed at 50 ° C. for 30 seconds. 3) Further, an oxygen gas of 2 liter / min with a reduced water content is flowed to 100 ppt, and the residual gas in the furnace is sufficiently replaced for 1 hour, and then A containing 10 ppb of chlorine trifluoride is used.
The temperature was increased in an atmosphere in which r gas was mixed at a rate of 1 liter / minute, and the temperature was maintained at 800 ° C. for 30 minutes to form a gate oxide film 4 having a thickness of 6 nm.

【0015】このゲート酸化膜4上に、減圧気相化学成
長法によりジシランとホスフィンとを用いて、540℃
でリンを含んだ多結晶Siを200nmだけ堆積し、そ
の後Ar雰囲気中900℃で20分間加熱した。この多
結晶Siは浮遊ゲート電極5を構成する。この後、その
表面を酸化して層間絶縁膜6を形成し、浮遊ゲート電極
5の形成と同様にして制御ゲート電極7を形成し、これ
らをパターンニングした後、表面と側壁を酸化した。次
に、N型のソース領域8、N型のドレイン領域9をイオ
ン打ち込みで形成し、通常の方法で絶縁膜10、電極3
を設け、図1に示すようなメモリセルを作成した。上記
メモリセルの書換え動作による伝達係数βの変動を図2
に示す。本実施例ではフッ素、塩素及び窒素が合計して
5×1020cm~3添加されており、添加しない場合に比
較してβの劣化が著しく抑えられた。また、このメモリ
セルを含む一括消去型EEPROMにおける書換え回数
は、104回から106回に改善された。
On the gate oxide film 4, 540 ° C. using disilane and phosphine by a low pressure chemical vapor deposition method.
Then, 200 nm of polycrystalline Si containing phosphorus was deposited, and then heated at 900 ° C. for 20 minutes in an Ar atmosphere. This polycrystalline Si forms the floating gate electrode 5. Thereafter, the surface was oxidized to form an interlayer insulating film 6, the control gate electrode 7 was formed in the same manner as the formation of the floating gate electrode 5, and after patterning these, the surface and the side wall were oxidized. Next, an N-type source region 8 and an N-type drain region 9 are formed by ion implantation, and the insulating film 10 and the electrode 3 are formed by a usual method.
And a memory cell as shown in FIG. 1 was created. FIG. 2 shows the variation of the transfer coefficient β due to the rewriting operation of the memory cell.
Shown in In this example, a total of 5 × 10 20 cm 3 of fluorine, chlorine and nitrogen was added, and the deterioration of β was significantly suppressed as compared with the case where no addition was made. Further, the number of rewriting times in collective erasure type EEPROM including the memory cell was improved to 10 6 times from 10 4 times.

【0016】この書換え回数の改善は、上記実施例と同
じプロセスで形成されたゲート絶縁膜を持つMOSキャ
パシタの低電界リーク電流が改善されることからも理解
できる。すなわち、図3に示すように、フッ素、塩素及
び窒素を導入した絶縁膜を持つMOSキャパシタの高電
界(−14MV/cm)ストレス後の低電界(−6MV
/cm)でのリーク電流は10~8A/cm2(図3
(b))であり、通常の熱酸化Si膜を持つMOSキャ
パシタの場合の10~7A/cm2(図3(a))からに
1桁改善されている。なお、上記ゲート酸化膜4の形成
工程でN2Oガスに変えてNH3ガスを用い、酸素ガス雰
囲気中の加熱時間を延長した場合も同様なメモリセルが
作成できた。
This improvement in the number of rewrites can be understood from the fact that the low electric field leakage current of the MOS capacitor having the gate insulating film formed by the same process as the above embodiment is improved. That is, as shown in FIG. 3, a low electric field (−6 MV) after a high electric field (−14 MV / cm) stress of a MOS capacitor having an insulating film into which fluorine, chlorine and nitrogen are introduced.
/ Cm) is 10 to 8 A / cm 2 (Fig. 3
(B)), which is an order of magnitude improvement from 10 to 7 A / cm 2 (FIG. 3A) in the case of a MOS capacitor having a normal thermally oxidized Si film. Note that a similar memory cell could be made when NH 3 gas was used instead of N 2 O gas in the step of forming the gate oxide film 4 and the heating time in an oxygen gas atmosphere was extended.

【0017】実施例2 本実施例は、窒素及び塩素を導入した絶縁膜を有する半
導体装置の例である。本実施例の半導体装置のメモリセ
ルの断面図は図1に示した実施例1と同じである。素子
分離酸化膜2が形成されたSi基板1を熱酸化して膜厚
10nmのゲート酸化膜4を形成したのち、このゲート
酸化膜4上に、減圧気相化学成長法によりジシランとホ
スフィンとを用いて540℃でリンを含んだ多結晶Si
を200nm堆積し、その後Ar雰囲気中900℃で2
0分間加熱した。この多結晶Siは浮遊ゲート電極5を
構成する。多結晶Si表面をHF溶液で洗浄したのち、
大気の巻き込みがないように密閉した炉体内に試料を導
入し、酸化が進行しない温度に試料を保ち、100pp
tに水分量を抑え、 1)100%一酸化窒素で十分置換し、900℃で30
分間クリーニングを行い、室温に戻した。 2)50pptに水分量をおさえた酸素ガスを1リット
ル/分流し、1時間かけて炉体中の残留ガスを十分置換
したのち、5ppbの塩素を含む酸素ガスを1リットル
/分だけ混合した雰囲気中で、上記試料を昇温し、90
0℃に180分保つことにより、膜厚20nmの層間酸
化膜6を形成した。
Embodiment 2 This embodiment is an example of a semiconductor device having an insulating film into which nitrogen and chlorine are introduced. The cross-sectional view of the memory cell of the semiconductor device of this embodiment is the same as that of the first embodiment shown in FIG. After the Si substrate 1 on which the element isolation oxide film 2 is formed is thermally oxidized to form a gate oxide film 4 having a thickness of 10 nm, disilane and phosphine are deposited on the gate oxide film 4 by a low pressure chemical vapor deposition method. Polycrystalline Si containing phosphorus at 540 ° C
Was deposited at 200 ° C. in an Ar atmosphere at 900 ° C.
Heated for 0 minutes. This polycrystalline Si forms the floating gate electrode 5. After cleaning the polycrystalline Si surface with HF solution,
The sample is introduced into a closed furnace so as not to be trapped by the atmosphere, and the sample is kept at a temperature at which oxidation does not proceed.
t) Reduce the amount of water to 1) Fully replace with 100% nitric oxide.
After cleaning for minutes, the temperature was returned to room temperature. 2) An atmosphere in which oxygen gas with a reduced water content of 50 ppt is flown at 1 liter / minute and the residual gas in the furnace is sufficiently replaced over 1 hour, and then oxygen gas containing 5 ppb of chlorine is mixed at 1 liter / minute. The temperature of the sample was raised in
By maintaining the temperature at 0 ° C. for 180 minutes, an interlayer oxide film 6 having a thickness of 20 nm was formed.

【0018】この層間絶縁膜6上にリンをドープした多
結晶Siからなる制御ゲート電極7を形成し、以下実施
例1と同様にして、図1に示すメモリセルを作成した。
本実施例では窒素及び塩素が合計して5×1020cm~3
添加されており、この絶縁膜を持つメモリデバイスのト
ンネル電流は、上記元素を添加しない場合と比較して1
桁小さかった。その結果として、一括消去型EEPRO
Mにおける電荷保持時間が10年から40年に改善され
た。本実施例における改善効果は、一酸化窒素及び塩素
処理時の雰囲気中の水分量を100pptに低減するこ
とによって達成することができた。
A control gate electrode 7 made of phosphorus-doped polycrystalline Si was formed on the interlayer insulating film 6, and the memory cell shown in FIG.
In this embodiment, the total of nitrogen and chlorine is 5 × 10 20 cm to 3
And the tunnel current of the memory device having this insulating film is 1 compared with the case where the above element is not added.
It was an order of magnitude smaller. As a result, the batch erase type EEPRO
The charge retention time at M was improved from 10 to 40 years. The improvement effect in the present example could be achieved by reducing the amount of water in the atmosphere during the treatment with nitric oxide and chlorine to 100 ppt.

【0019】実施例3 本実施例は、メモリセルの側壁を構成する側壁絶縁膜に
窒素、フッ素及び塩素を導入した半導体装置の例であ
る。本実施例の半導体装置のメモリセルの断面図は図1
に示した実施例1と同じである。素子分離酸化膜2が形
成されたSi基板1を熱酸化して膜厚10nmのゲート
酸化膜4を形成したのち、このゲート酸化膜4上に、減
圧気相化学成長法によりジシランとホスフィンとを用い
て540℃でリンを含んだ多結晶Siを200nm堆積
し、その後Ar雰囲気中900℃で20分間加熱した。
この多結晶Siは浮遊ゲート電極5を構成する。この多
結晶Si表面をHF溶液で洗浄したのち、多結晶シリコ
ン膜を熱酸化して層間絶縁膜6を形成し、この層間絶縁
膜6上にリンをドープした多結晶Siからなる制御ゲー
ト電極7を形成した。この後、ドライエッチングにより
制御ゲート電極7、層間絶縁膜6、浮遊ゲート電極5を
パターニングした。
Embodiment 3 This embodiment is an example of a semiconductor device in which nitrogen, fluorine and chlorine are introduced into a side wall insulating film constituting a side wall of a memory cell. FIG. 1 is a sectional view of a memory cell of the semiconductor device of this embodiment.
This is the same as Example 1 shown in FIG. After thermally oxidizing the Si substrate 1 on which the element isolation oxide film 2 is formed to form a gate oxide film 4 having a thickness of 10 nm, disilane and phosphine are deposited on the gate oxide film 4 by a low pressure chemical vapor deposition method. Then, 200 nm of polycrystalline Si containing phosphorus was deposited at 540 ° C., and then heated at 900 ° C. for 20 minutes in an Ar atmosphere.
This polycrystalline Si forms the floating gate electrode 5. After cleaning the surface of the polycrystalline Si with an HF solution, the polycrystalline silicon film is thermally oxidized to form an interlayer insulating film 6, and a control gate electrode 7 made of polycrystalline Si doped with phosphorus is formed on the interlayer insulating film 6. Was formed. Thereafter, the control gate electrode 7, the interlayer insulating film 6, and the floating gate electrode 5 were patterned by dry etching.

【0020】続いて、ウェハを酸化雰囲気中で800℃
に加熱して、SiO2膜を形成し、アルゴンで2%に希
釈したNH3中850℃で2分間加熱した。さらに、1
0ppbのClF3を含む酸素ガス中で1000℃に加
熱して50nmの側壁絶縁膜及び制御ゲート電極7上の
絶縁膜を形成した。
Subsequently, the wafer is placed in an oxidizing atmosphere at 800 ° C.
To form a SiO 2 film and heated at 850 ° C. for 2 minutes in NH 3 diluted to 2% with argon. In addition, 1
The substrate was heated to 1000 ° C. in oxygen gas containing 0 ppb of ClF 3 to form a 50-nm sidewall insulating film and an insulating film on the control gate electrode 7.

【0021】本実施例では窒素、フッ素及び塩素が合計
して5×1020cm~3添加されており、この側壁絶縁膜
を持つメモリデバイスのトンネル電流は、上記元素を添
加しない場合と比較して1桁小さかった。その結果とし
て、一括消去型EEPROMにおける電荷保持時間が1
0年から40年に改善された。 実施例4 本実施例は、窒素、フッ素及び塩素を導入した絶縁膜を
有する半導体装置の例である。図5に本実施例の半導体
装置のキャパシタの断面図を示す。このキャパシタは次
のようにして作成される。大気の巻き込みがないように
密閉した炉体中に、素子分離酸化膜12が形成され、酸
化するSi面が露出したp型Si基板11を導入し、酸
化が進行しない温度に上記試料を保ち、純化器を通して
50pptに水分量を抑えたArガスを1リットル/分
流し、 1)100pptに水分量を抑えた酸素ガスに切換え、
2リットル/分流し、1時間かけて炉体内の残留ガスを
十分置換したのち、10ppbの三フッ化塩素を含むA
rガスを1リットル/分の流量で混合しながら、上記p
型Si基板11を昇温し800℃に30分保ち、室温に
戻した。 2)この後N2Oガスに切り換え、1050℃で30秒
間酸窒化を施した。
In this embodiment, nitrogen, fluorine and chlorine are added in a total of 5 × 10 20 cm 3 , and the tunnel current of the memory device having this side wall insulating film is smaller than that in the case where the above element is not added. Was an order of magnitude smaller. As a result, the charge retention time in the batch erase type EEPROM is 1
It improved from 0 to 40 years. Embodiment 4 This embodiment is an example of a semiconductor device having an insulating film into which nitrogen, fluorine and chlorine are introduced. FIG. 5 shows a cross-sectional view of the capacitor of the semiconductor device of this embodiment. This capacitor is made as follows. A p-type Si substrate 11 in which an element isolation oxide film 12 is formed and an oxidized Si surface is exposed is introduced into a furnace body sealed so as not to be entrapped in the atmosphere, and the sample is kept at a temperature at which oxidation does not proceed. Ar gas with a reduced water content of 50 ppt was flowed through the purifier at a flow rate of 1 liter / min. 1) Switching to oxygen gas with a reduced water content of 100 ppt,
At a flow rate of 2 liters / minute, the residual gas in the furnace was sufficiently replaced over 1 hour, and then A containing 10 ppb chlorine trifluoride was used.
While mixing the r gas at a flow rate of 1 liter / min, the above p
The temperature of the mold Si substrate 11 was raised, kept at 800 ° C. for 30 minutes, and returned to room temperature. 2) After that, the gas was switched to N 2 O gas and oxynitridation was performed at 1050 ° C. for 30 seconds.

【0022】3)さらに、50pptに水分量を抑えた
酸素ガスを2リットル/分流し、1時間かけて炉体内の
残留ガスを十分置換したのち、5ppbの三フッ化塩素
を含むArガスを1リットル/分だけ混合した雰囲気中
で昇温し、800℃に30分保つことにより、膜厚6n
mのゲート酸化膜13を形成した。 このゲート酸化膜13上に、減圧気相化学成長法により
ジシランとホスフィンとを用いて、540℃でリンを含
んだ多結晶Siを200nmだけ堆積し、その後Ar雰
囲気中900℃で20分間加熱した。この後、ゲート電
極14の加工を行って、図5に示すようなキャパシタを
作成した。
3) Further, an oxygen gas whose water content is suppressed to 50 ppt is flowed at 2 liters / minute, and the residual gas in the furnace is sufficiently replaced for 1 hour, and then Ar gas containing 5 ppb chlorine trifluoride is added to the furnace. By raising the temperature in an atmosphere mixed at a rate of 1 liter / minute and maintaining the temperature at 800 ° C. for 30 minutes, a film thickness of 6 n
m gate oxide film 13 was formed. On the gate oxide film 13, polycrystalline Si containing phosphorus was deposited in a thickness of 200 nm at 540 ° C. using disilane and phosphine by low pressure chemical vapor deposition, and then heated at 900 ° C. for 20 minutes in an Ar atmosphere. . Thereafter, the gate electrode 14 was processed to produce a capacitor as shown in FIG.

【0023】このキャパシタで、三フッ化塩素の流量を
調整することにより導入するハロゲン量を変え、10m
A/cm2の定電流のストレスを100秒間印加した後
の界面準位の発生量をC−V特性から求めた。その結果
を図4に示す。導入元素の量を5×1018〜5×1021
cm~3とすることにより、界面準位の発生量を大幅に減
らすことができる。また、図4の中にアンモニア熱窒化
により窒素のみを酸化Si膜中に導入した場合の結果を
示す。窒素だけの場合には、フッ素、塩素と一緒に導入
した場合よりも界面準位の発生量は多くなっていること
が分かる。
In this capacitor, the amount of halogen to be introduced is changed by adjusting the flow rate of chlorine trifluoride.
The amount of generation of interface states after applying a constant current stress of A / cm 2 for 100 seconds was determined from CV characteristics. FIG. 4 shows the results. The amount of the introduced element is 5 × 10 18 to 5 × 10 21
By setting cm- 3 , the amount of generation of interface states can be significantly reduced. FIG. 4 shows the results when only nitrogen was introduced into the silicon oxide film by ammonia thermal nitridation. It can be seen that in the case of using only nitrogen, the amount of interface states generated is larger than in the case of introducing together with fluorine and chlorine.

【0024】以上のように、窒素、ハロゲン等の元素添
加は、基板の単結晶Siの熱酸化だけでなく、多結晶S
i膜に対しても同様の効果がある。単結晶Siに関する
上記元素導入による改善効果は、面方位が(100)の
場合だけでなく、(111)、(110)の場合にも同
様に達成される。また、上記のように窒素、ハロゲン等
の元素添加は、窒素化合物あるいはハロゲン化合物を含
む雰囲気中の水分量を1ppb以下にすることによっ
て、同様の効果が達成される。
As described above, the addition of elements such as nitrogen and halogen not only causes thermal oxidation of single-crystal Si on the substrate but also adds polycrystalline S
The same effect is obtained for the i film. The improvement effect of the above-described element introduction on single crystal Si is achieved not only when the plane orientation is (100) but also when the plane orientation is (111) and (110). Further, as described above, the same effect can be achieved by adding elements such as nitrogen and halogen by reducing the amount of water in an atmosphere containing a nitrogen compound or a halogen compound to 1 ppb or less.

【0025】[0025]

【発明の効果】上記のように本発明の半導体装置は、絶
縁膜に、Si、酸素及び水素以外の2種類以上の元素を
5×1018〜5×1021cm~3含有させることにより、
半導体膜又は半導体基板と絶縁膜との界面での不整合及
びバルク絶縁膜中の不整合を緩和することができ、熱処
理によっても安定な膜が供給できる。従って、高電界ス
トレスによる界面準位の増大を抑え、リーク電流を低減
できるため、書換え信頼性が高く電荷保持特性がすぐれ
た高性能なデバイスを形成することできる。
As described above, in the semiconductor device of the present invention, the insulating film contains 5 × 10 18 to 5 × 10 21 cm to 3 of two or more elements other than Si, oxygen and hydrogen.
The mismatch at the interface between the semiconductor film or the semiconductor substrate and the insulating film and the mismatch in the bulk insulating film can be reduced, and a stable film can be supplied even by heat treatment. Accordingly, an increase in interface state due to high electric field stress can be suppressed, and a leak current can be reduced, so that a high-performance device having high rewrite reliability and excellent charge retention characteristics can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1、2、3のメモリセルの断面
図である。
FIG. 1 is a sectional view of a memory cell according to Examples 1, 2, and 3 of the present invention.

【図2】実施例1における窒素、フッ素及び塩素処理の
効果を示す図である。
FIG. 2 is a view showing the effect of nitrogen, fluorine and chlorine treatment in Example 1.

【図3】実施例1における窒素、フッ素及び塩素処理の
効果を示す図である。
FIG. 3 is a diagram showing the effect of nitrogen, fluorine and chlorine treatment in Example 1.

【図4】実施例4における2種類の元素を添加した効果
を示す図である。
FIG. 4 is a diagram showing the effect of adding two types of elements in Example 4.

【図5】本発明の実施例4のキャパシタの断面図であ
る。
FIG. 5 is a sectional view of a capacitor according to a fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1、11 p型Si基板 2、12 素子分離酸化膜 3 電極 4 ゲート酸化膜 5 浮遊ゲート電極 6 層間絶縁膜 7 制御ゲート電極 8 ソース領域 9 ドレイン領域 10 絶縁膜 13 ゲート酸化膜 14 ゲート電極 DESCRIPTION OF SYMBOLS 1, 11 P-type Si substrate 2, 12 Element isolation oxide film 3 Electrode 4 Gate oxide film 5 Floating gate electrode 6 Interlayer insulating film 7 Control gate electrode 8 Source region 9 Drain region 10 Insulating film 13 Gate oxide film 14 Gate electrode

フロントページの続き (56)参考文献 特開 平5−206453(JP,A) 特開 平4−268730(JP,A) 特開 平5−74762(JP,A) 特開 平5−217931(JP,A) 特開 平2−42725(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/316 H01L 21/8247 H01L 29/788 H01L 29/792 Continuation of the front page (56) References JP-A-5-206453 (JP, A) JP-A-4-268730 (JP, A) JP-A-5-74762 (JP, A) JP-A-5-217931 (JP) , A) JP-A-2-42725 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/316 H01L 21/8247 H01L 29/788 H01L 29/792

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板に設けられた半導体素子を有する半導
体装置において、 所望の絶縁膜の主成分がSiO2であり、 該絶縁膜中に、その構成元素であるシリコン及び酸素
と、さらに水素以外の他の元素の2種類以上が含有さ
れ、該他の元素の濃度の和が5×1018〜5×1021
-3の範囲にあり、 上記半導体素子は、ゲート絶縁膜上に設けられた浮遊ゲ
ート電極と、該浮遊ゲート電極上に層間絶縁膜を介して
設けられた制御ゲート電極を有する絶縁ゲート型電界効
果トランジスタであり、 上記絶縁膜は、上記層間絶縁膜を構成することを特徴と
する半導体装置。
1. A semiconductor device having a semiconductor element provided on a substrate, wherein a main component of a desired insulating film is SiO 2 , and the constituent elements of the insulating film other than silicon and oxygen, and hydrogen And the sum of the concentrations of the other elements is 5 × 10 18 to 5 × 10 21 c
m -3 , wherein the semiconductor element has an insulated gate electric field having a floating gate electrode provided on the gate insulating film and a control gate electrode provided on the floating gate electrode via an interlayer insulating film. A semiconductor device, which is an effect transistor, wherein the insulating film forms the interlayer insulating film.
【請求項2】基板に設けられた半導体素子を有する半導
体装置において、 所望の絶縁膜の主成分がSiO2であり、 該絶縁膜中に、その構成元素であるシリコン及び酸素
と、さらに水素以外の他の元素の2種類以上が含有さ
れ、該他の元素の濃度の和が5×1018〜5×1021
-3の範囲にあり、 上記半導体素子は、ゲート絶縁膜上に設けられた浮遊ゲ
ート電極と、該浮遊ゲート電極上に層間絶縁膜を介して
設けられた制御ゲート電極を有する絶縁ゲート型電界効
果トランジスタであり、 上記絶縁膜は、上記制御ゲート電極及び上記浮遊ゲート
電極の側壁絶縁膜を構成することを特徴とする半導体装
置。
2. A semiconductor device having a semiconductor element provided on a substrate, wherein a main component of a desired insulating film is SiO 2 , and the constituent elements of the insulating film are silicon and oxygen and other than hydrogen. And the sum of the concentrations of the other elements is 5 × 10 18 to 5 × 10 21 c
m -3 , wherein the semiconductor element has an insulated gate electric field having a floating gate electrode provided on the gate insulating film and a control gate electrode provided on the floating gate electrode via an interlayer insulating film. A semiconductor device, which is an effect transistor, wherein the insulating film forms a sidewall insulating film of the control gate electrode and the floating gate electrode.
【請求項3】請求項1又は2記載の半導体装置におい
て、上記2種類以上の他の元素は、窒素、フッ素及び塩
素からなる群から選ばれた少なくとも2種の元素である
ことを特徴とする半導体装置。
3. The semiconductor device according to claim 1, wherein said two or more kinds of other elements are at least two kinds of elements selected from the group consisting of nitrogen, fluorine and chlorine. Semiconductor device.
【請求項4】シリコンを酸化し、酸化シリコンからなる
絶縁膜を形成する工程を有する半導体装置の製造方法に
おいて、 上記酸化の際に上記シリコンを、Si、酸素及び水素以
外の他の元素を少なくとも含む化合物が存在する雰囲気
にさらし、さらに、Si、酸素及び水素以外の元素で上
記他の元素と異なる第2の他の元素を少なくとも含む化
合物が存在する雰囲気に上記シリコンをさらすことによ
り、 上記絶縁膜は、その構成元素であるシリコン及び酸素
と、上記他の元素及び上記第2の他の元素を含有し、 上記他の元素及び上記第2の他の元素の濃度の和を、5
×1018〜5×1021cm-3の範囲とすることを特徴と
する半導体装置の製造方法。
4. A method for manufacturing a semiconductor device, comprising the step of oxidizing silicon and forming an insulating film made of silicon oxide, wherein the silicon is replaced with at least an element other than Si, oxygen and hydrogen. Exposing the silicon to an atmosphere in which a compound containing at least a second other element other than Si, oxygen and hydrogen and different from the other elements is present. The film contains the constituent elements silicon and oxygen, the other element and the second other element, and the sum of the concentrations of the other element and the second other element is 5
A method for manufacturing a semiconductor device, wherein the range is from × 10 18 to 5 × 10 21 cm −3 .
【請求項5】請求項4記載の半導体装置の製造方法にお
いて、上記他の元素を少なくとも含む化合物又は上記第
2の他の元素を少なくとも含む化合物のいずれかの化合
物が三フッ化塩素又は塩素であることを特徴とする半導
体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 4, wherein the compound containing at least the other element or the compound containing at least the second other element is chlorine trifluoride or chlorine. A method for manufacturing a semiconductor device, comprising:
【請求項6】請求項4又は5記載の半導体装置の製造方
法において、上記他の元素及び第2の他の元素を少なく
とも含む化合物が存在する雰囲気は、残留水分量が1p
pb以下の雰囲気であることを特徴とする半導体装置の
製造方法。
6. The method for manufacturing a semiconductor device according to claim 4, wherein the atmosphere containing the compound containing at least the other element and the second other element has a residual moisture content of 1 p.
A method for manufacturing a semiconductor device, wherein the atmosphere is at most pb or less.
JP16605692A 1992-06-24 1992-06-24 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3195422B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16605692A JP3195422B2 (en) 1992-06-24 1992-06-24 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16605692A JP3195422B2 (en) 1992-06-24 1992-06-24 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0613372A JPH0613372A (en) 1994-01-21
JP3195422B2 true JP3195422B2 (en) 2001-08-06

Family

ID=15824152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16605692A Expired - Fee Related JP3195422B2 (en) 1992-06-24 1992-06-24 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3195422B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639264B1 (en) * 1998-12-11 2003-10-28 International Business Machines Corporation Method and structure for surface state passivation to improve yield and reliability of integrated circuit structures
JP2008009423A (en) * 2006-05-31 2008-01-17 Bridgestone Corp Information display panel

Also Published As

Publication number Publication date
JPH0613372A (en) 1994-01-21

Similar Documents

Publication Publication Date Title
EP0690487B1 (en) Methods for forming oxide films
US5571734A (en) Method for forming a fluorinated nitrogen containing dielectric
US6133605A (en) Semiconductor nonvolatile memory transistor and method of fabricating the same
JPH11103050A (en) Semiconductor device and manufacture thereof
JPH0685278A (en) Manufacture of semiconductor device
JP3406811B2 (en) Semiconductor device and manufacturing method thereof
JP3195422B2 (en) Semiconductor device and manufacturing method thereof
US6162684A (en) Ammonia annealed and wet oxidized LPCVD oxide to replace ono films for high integrated flash memory devices
JPH0629314A (en) Semiconductor device and manufacture thereof
JP3256059B2 (en) Method for manufacturing semiconductor device
TW202316567A (en) Method of integrating sonos into hkmg flow
JP2626910B2 (en) Method for manufacturing semiconductor device
JP2691385B2 (en) Semiconductor memory device
Ko et al. The effect of nitrogen incorporation into the gate oxide by using shallow implantation of nitrogen and drive-in process
JPH03257828A (en) Manufacture of semiconductor device
JPH09213820A (en) Manufacture of non-volatile semiconductor memory device
JPH0888286A (en) Manufacture of semiconductor memory device
JPS6170763A (en) Manufacture of semiconductor memory storage
JP2998540B2 (en) Manufacturing method of nonvolatile semiconductor memory device
JP3141520B2 (en) Method for manufacturing nonvolatile memory element
JP3090089B2 (en) Method for manufacturing semiconductor device
JP3071578B2 (en) Nonvolatile semiconductor memory device
JP3239823B2 (en) Thin film formation method
Rao et al. Charge trapping behaviour in deposited and grown thin metal-oxide-semiconductor gate dielectrics
JPH0422031B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080601

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080601

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090601

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees