JPH10223783A - Semiconductor device and fabrication thereof - Google Patents
Semiconductor device and fabrication thereofInfo
- Publication number
- JPH10223783A JPH10223783A JP9026744A JP2674497A JPH10223783A JP H10223783 A JPH10223783 A JP H10223783A JP 9026744 A JP9026744 A JP 9026744A JP 2674497 A JP2674497 A JP 2674497A JP H10223783 A JPH10223783 A JP H10223783A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- film
- semiconductor memory
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 36
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000001272 nitrous oxide Substances 0.000 claims abstract description 10
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 19
- 239000007789 gas Substances 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 abstract description 30
- 239000010703 silicon Substances 0.000 abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 29
- 230000006866 deterioration Effects 0.000 abstract description 5
- 239000012212 insulator Substances 0.000 abstract 5
- -1 nitride monoxide Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 7
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910007991 Si-N Inorganic materials 0.000 description 2
- 229910006294 Si—N Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000002484 cyclic voltammetry Methods 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、詳しくはゲート絶縁膜とシリコン基
板との界面における界面準位が少なく、高い特性を有す
る不揮発性半導体記憶装置およびMOSトランジスタ
が、同一の半導体基板に形成された半導体装置およびそ
の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a non-volatile semiconductor memory device and a MOS transistor having a low interface state at an interface between a gate insulating film and a silicon substrate and having high characteristics. The present invention relates to a semiconductor device formed on the same semiconductor substrate and a method for manufacturing the same.
【0002】[0002]
【従来の技術】周知のように、スタック構造を有する不
揮発性半導体記憶装置は、浮遊ゲート電極と制御ゲート
電極を有しており、この浮遊ゲート電極に電荷を蓄積し
たり、浮遊ゲート電極から電荷を放出したりすることに
よって、情報の書き込み、保持および消去が行なわれ
る。代表的な構造としては、膜厚が10nm程度の薄い
酸化シリコン膜からなるゲート絶縁膜およびソース、ド
レイン電極がシリコン基板上に形成され、ゲート絶縁膜
の上には多結晶シリコン膜からなる浮遊ゲート電極、絶
縁膜および多結晶シリコン膜からなる制御ゲート電極が
順次積層されている。2. Description of the Related Art As is well known, a non-volatile semiconductor memory device having a stack structure has a floating gate electrode and a control gate electrode. , Information is written, held and erased. As a typical structure, a gate insulating film made of a thin silicon oxide film having a thickness of about 10 nm and source and drain electrodes are formed on a silicon substrate, and a floating gate made of a polycrystalline silicon film is formed on the gate insulating film. An electrode, an insulating film, and a control gate electrode made of a polycrystalline silicon film are sequentially stacked.
【0003】また、制御ゲート電極、ソース、ドレイン
およびシリコン基板に、それぞれ例えば18V、0V、
0Vおよび0Vの電圧を1ミリ秒印加すると、シリコン
基板から浮遊ゲート電極にファウラー・ノードハイム
(Fowler-Nordheim:以下、F−Nと略す)電流が流れ
て、浮遊ゲート電極に電荷(電子)が蓄積され、「消
去」状態になる。Further, for example, 18 V, 0 V, and 20 V are applied to the control gate electrode, the source, the drain, and the silicon substrate, respectively.
When a voltage of 0 V or 0 V is applied for 1 millisecond, a Fowler-Nordheim (hereinafter abbreviated as FN) current flows from the silicon substrate to the floating gate electrode, and charges (electrons) flow into the floating gate electrode. It is stored and goes into the "erase" state.
【0004】これとは反対に、制御ゲート電極、ソー
ス、ドレインおよびシリコン基板に、それぞれ例えば−
9V、0V、4Vおよび0Vの電圧を1ミリ秒印加する
と、浮遊ゲート電極中の電子はF−N電流によって引き
抜からて、「書き込み」状態になる。これを「読み出
す」には、例えば制御ゲート電極に3.3Vの電源電
圧、ドレイン電極に1V程度の電圧をそれぞれ印加すれ
ばよい。ドレイン電流のしきい値電圧から、浮遊ゲート
の電荷の蓄積状態を知ることができる。これがスタック
構造を有する不揮発性半導体記憶装置の動作原理であ
り、このような半導体記憶装置は、例えば特願平04−
331403に記載されている。On the other hand, the control gate electrode, the source, the drain and the silicon substrate have, for example,-
When a voltage of 9 V, 0 V, 4 V, and 0 V is applied for 1 millisecond, electrons in the floating gate electrode are extracted by the FN current to be in a “write” state. In order to “read” the data, for example, a power supply voltage of 3.3 V may be applied to the control gate electrode and a voltage of about 1 V may be applied to the drain electrode. From the threshold voltage of the drain current, it is possible to know the charge accumulation state of the floating gate. This is the principle of operation of a nonvolatile semiconductor memory device having a stack structure.
331403.
【0005】一方、スタック構造を有する不揮発性半導
体記憶装置の周辺回路には、MOS(Metal Oxide Semic
onductor)構造を持つトランジスタが使われている。M
OSトランジスタは、ゲート、ソース、ドレインおよび
シリコン基板に、それぞれ例えば3.3V、0V、1V
および0Vの電圧を印加することによって動作する。こ
の際の動作は、スタック構造を有する上記不揮発性半導
体記憶装置の「読み出し」時の動作と同じである。On the other hand, in a peripheral circuit of a nonvolatile semiconductor memory device having a stack structure, a MOS (Metal Oxide Semiconductor) is used.
Onductor) transistors are used. M
The OS transistor has, for example, 3.3 V, 0 V, and 1 V on the gate, source, drain, and silicon substrate, respectively.
It operates by applying a voltage of 0 V and 0 V. The operation at this time is the same as the operation at the time of “reading” of the nonvolatile semiconductor memory device having the stack structure.
【0006】[0006]
【発明が解決しようとする課題】上記スタック構造を有
する従来の不揮発性半導体記憶装置では、シリコン基板
と浮遊ゲート電極の間にF−N電流が流れる際、膜厚1
0nm程度の薄いゲート絶縁膜に10MV/cm近い高
い電界が印加される。そのため、書き込みと消去を繰り
返すうちにゲート絶縁膜が劣化して、良好な書き込み、
消去特性を維持できなくなり、電気的ストレスに対する
ゲート絶縁膜の耐圧を向上することなしに、デバイスの
高い信頼性を維持するのは困難である。In the conventional nonvolatile semiconductor memory device having the above-mentioned stack structure, when the FN current flows between the silicon substrate and the floating gate electrode, the film thickness becomes 1
A high electric field of about 10 MV / cm is applied to a thin gate insulating film of about 0 nm. As a result, the gate insulating film deteriorates during repeated writing and erasing, resulting in good writing and
Erasing characteristics cannot be maintained, and it is difficult to maintain high reliability of the device without improving the breakdown voltage of the gate insulating film against electric stress.
【0007】従って、不揮発性半導体記憶装置として
は、ゲート絶縁膜の電気的ストレスに対する耐圧が高
く、F−Nトンネル電流によるゲート絶縁膜の劣化を防
止して、良好な書き込み、消去特性を維持することが極
めて重要である。Therefore, as a nonvolatile semiconductor memory device, the gate insulating film has a high withstand voltage against electric stress, prevents deterioration of the gate insulating film due to the FN tunnel current, and maintains good writing and erasing characteristics. It is extremely important.
【0008】また、周辺回路において使用されるMOS
トランジスタにおいても、近年のLSI回路に要求され
ている高速動作と高い信頼性を維持するためには、MO
Sトランジスタの動作時に発生するホットキャリアに対
する耐性が高いことが必要である。Also, MOS used in peripheral circuits
In order to maintain the high-speed operation and high reliability required for recent LSI circuits, MO transistors are also required.
It is necessary that the resistance to hot carriers generated during the operation of the S transistor be high.
【0009】本発明の目的は、ゲート絶縁膜の電気的ス
トレスに対する耐圧が高く、F−Nトンネル電流による
ゲート絶縁膜の劣化を防止して、良好な書き込みおよび
消去特性を維持することできる不揮発性半導体記憶装置
およびホットキャリアによるゲート絶縁膜の劣化を効果
的に防止して、高速動作と高い信頼性を維持することの
できるMOSトランジスタが、同一の半導体基板に形成
された半導体装置およびその製造方法を提供することで
ある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a nonvolatile semiconductor memory device having a high withstand voltage against electrical stress of a gate insulating film, preventing deterioration of the gate insulating film due to an FN tunnel current, and maintaining good write and erase characteristics. A semiconductor device in which a MOS transistor capable of maintaining high speed operation and high reliability by effectively preventing deterioration of a gate insulating film due to a semiconductor storage device and hot carriers is formed on the same semiconductor substrate, and a method of manufacturing the same. It is to provide.
【0010】[0010]
【課題を解決するための手段】上記目的を達成するため
の本発明の半導体装置は、半導体基板の第1の領域上に
積層して形成されたゲート絶縁膜、浮遊ゲート電極、層
間絶縁膜および制御ゲート電極を有する不揮発性半導体
記憶装置と、上記半導体基板の上記第1の領域とは異な
る第2の領域上に積層して形成れたゲート絶縁膜および
ゲート電極を有するMOSトランジスタを具備し、上記
不揮発性半導体記憶装置のゲート絶縁膜および上記MO
Sトランジスタのゲート絶縁膜は、界面準位密度の注入
電荷依存性が互いに異なることを特徴とする。In order to achieve the above object, a semiconductor device according to the present invention comprises a gate insulating film, a floating gate electrode, an interlayer insulating film formed on a first region of a semiconductor substrate. A nonvolatile semiconductor memory device having a control gate electrode, and a MOS transistor having a gate insulating film and a gate electrode formed by being stacked on a second region different from the first region of the semiconductor substrate; The gate insulating film of the nonvolatile semiconductor memory device and the MO
The gate insulating films of the S transistors are characterized in that the dependence of the interface state density on the injected charge is different from each other.
【0011】すなわち、図3に示したシリコン基板(半
導体)・ゲート絶縁膜(酸化シリコン膜)・ポリシリコ
ン(金属)のバンド構造から明らかなように、高い電界
が印加されて、電極から酸化シリコン膜にF−Nトンネ
ル電流が注入される際に、高いエネルギーを持ったホッ
トエレクトロンが同時に発生して、高いエネルギーを持
ったホットホールを叩き出し、このホットホールがゲー
ト絶縁膜の内部に進入して、ゲート絶縁膜内の界面付近
に深いトラップ準位が形成され、このトラップ準位によ
って上記ゲート絶縁膜の劣化が生ずる。That is, as is apparent from the band structure of the silicon substrate (semiconductor), gate insulating film (silicon oxide film), and polysilicon (metal) shown in FIG. When the FN tunnel current is injected into the film, high-energy hot electrons are simultaneously generated and strike out high-energy hot holes, which enter the inside of the gate insulating film. As a result, a deep trap level is formed near the interface in the gate insulating film, and the trap level degrades the gate insulating film.
【0012】しかし、ゲート絶縁膜の一部が窒化される
と、ゲート絶縁膜へのホットホールの進入は効果的に防
止され、シリコン基板との界面付近で上記トラップ準位
が形成されることはないので、ゲート絶縁膜の劣化は防
止される。However, when a part of the gate insulating film is nitrided, entry of hot holes into the gate insulating film is effectively prevented, and the trap level is not formed near the interface with the silicon substrate. Therefore, deterioration of the gate insulating film is prevented.
【0013】ゲート絶縁膜の基板側を窒化するには、亜
酸化窒素(N2O)や、一酸化窒素(NO)を用いて熱
処理を行えば良い。例えば、酸化シリコン膜が形成され
たシリコン基板を電気炉の中で1050℃に熱しなが
ら、N2Oガスを5分間流せば酸化シリコンを酸窒化す
ることができる。In order to nitride the substrate side of the gate insulating film, heat treatment may be performed using nitrous oxide (N 2 O) or nitric oxide (NO). For example, silicon oxide can be oxynitrided by flowing N 2 O gas for 5 minutes while heating the silicon substrate on which the silicon oxide film is formed at 1050 ° C. in an electric furnace.
【0014】しかし、本発明者の検討によれば、酸化シ
リコン膜を酸窒化して得られた酸窒化シリコン膜の特性
は、用いた酸窒化法が異なると互いに異なり、デバイス
の種類に応じて酸窒化法を適宜選択することが好ましい
ことが明らかになった。However, according to the study of the present inventors, the characteristics of a silicon oxynitride film obtained by oxynitriding a silicon oxide film are different from each other when the oxynitridation method used is different, and the characteristics depend on the type of device. It has become clear that it is preferable to appropriately select the oxynitridation method.
【0015】すなわち、図4は、同じ膜厚(7.6n
m)の酸化シリコン膜(SiO2膜)、N2Oを用いて形
成した酸窒化膜(SiN2O膜)およびNOを用いて形
成した酸窒化膜(SiNO膜)をそれぞれ絶縁膜とする
MOSキャパシタを作製し、ストレス電荷を注入した
後、C−V測定法によって界面準位密度を測定して、界
面準位密度の注入電荷依存性を調べた結果を示す。That is, FIG. 4 shows the same film thickness (7.6 n
and m) a silicon oxide film (SiO 2 film), an oxynitride film formed using N 2 O (SiN 2 O film), and a MOS using an oxynitride film formed using NO (SiNO film) as insulating films. The result of examining the dependence of the interface state density on the injected charge is shown by measuring the interface state density by the CV measurement method after a capacitor is fabricated and stress charges are injected.
【0016】図4から明らかなように、N2O酸窒化膜
およびNO酸窒化膜の界面準位密度のは、いずれも酸化
シリコン膜の界面準位密度よりも小さいが、界面準位密
度の注入電荷依存性を示す直線の傾斜角度が、N2O酸
窒化膜とNO酸窒化膜では異なり、界面準位密度の大小
順が、ストレス注入電流の大小によって異なる。したが
って、不揮発性半導体記憶装置およびMOSトランジス
タに適したゲート絶縁膜を選択して界面準位密度が最も
低くなるようにすれば、極めて好ましい結果が得られ
る。As is clear from FIG. 4, the interface state density of the N 2 O oxynitride film and the NO oxynitride film is lower than the interface state density of the silicon oxide film. The inclination angle of the straight line showing the dependence on the injected charge differs between the N 2 O oxynitride film and the NO oxynitride film, and the order of the interface state density differs depending on the magnitude of the stress injection current. Therefore, if a gate insulating film suitable for the nonvolatile semiconductor memory device and the MOS transistor is selected so that the interface state density becomes the lowest, an extremely favorable result can be obtained.
【0017】すなわち、ゲート絶縁膜として同じ酸窒化
シリコン膜を用いるのではなく、界面準位密度の注入電
荷依存性が互いに異なる酸窒化シリコン膜を、それぞれ
不揮発性半導体記憶装置およびMOSトランジスタのゲ
ート絶縁膜として用いることにより、不揮発性半導体記
憶装置およびその周辺回路が同一の半導体基板に形成さ
れた半導体装置の信頼性が著しく向上する。That is, instead of using the same silicon oxynitride film as the gate insulating film, the silicon oxynitride films having different interfacial state densities depending on the injected charge are used for the gate insulating films of the nonvolatile semiconductor memory device and the MOS transistor, respectively. By using the film, the reliability of the semiconductor device in which the nonvolatile semiconductor memory device and its peripheral circuits are formed on the same semiconductor substrate is significantly improved.
【0018】注入電荷が10C/cm2における上記不
揮発性半導体記憶装置のゲート絶縁膜の界面準位密度
は、上記MOSトランジスタのゲート絶縁膜の界面準位
密度より低くすることが好ましく、上記不揮発性半導体
記憶装置のゲート絶縁膜としては、酸化シリコン膜を一
酸化窒素を含むガス中で熱処理することによって形成さ
れた膜を用いればよい。It is preferable that the interface state density of the gate insulating film of the nonvolatile semiconductor memory device at an injected charge of 10 C / cm 2 is lower than the interface state density of the gate insulating film of the MOS transistor. As the gate insulating film of the semiconductor memory device, a film formed by performing a heat treatment on a silicon oxide film in a gas containing nitrogen monoxide may be used.
【0019】同様に、注入電荷が0.1C/cm2にお
ける上記MOSトランジスタのゲート絶縁膜の界面準位
密度は、上記不揮発性半導体記憶装置のゲート絶縁膜の
界面準位密度より低いことが好ましく、上記MOSトラ
ンジスタのゲート絶縁膜としては、酸化シリコン膜を亜
酸化窒素を含むガス中で熱処理することによって形成さ
れた膜を用いればよい。Similarly, the interface state density of the gate insulating film of the MOS transistor when the injected charge is 0.1 C / cm 2 is preferably lower than the interface state density of the gate insulating film of the nonvolatile semiconductor memory device. As the gate insulating film of the MOS transistor, a film formed by heat-treating a silicon oxide film in a gas containing nitrous oxide may be used.
【0020】すなわち、図4に示したように、10C/
cm2の電荷が注入された場合は、矢印Aで示したよう
に、NO酸窒化膜の方がN2O酸窒化膜より界面準位密
度が小さく、注入された電荷が0.1C/cm2のとき
は、矢印Bから明らかなように、N2O酸窒化膜の方が
NO酸窒化膜より界面密度が小さかった。That is, as shown in FIG.
When an electric charge of cm 2 was injected, as shown by arrow A, the NO oxynitride film had a lower interface state density than the N 2 O oxynitride film, and the injected electric charge was 0.1 C / cm 2. In the case of 2, the interface density of the N 2 O oxynitride film was smaller than that of the NO oxynitride film, as is apparent from the arrow B.
【0021】したがって、10C/cm2程度の電荷が
注入されるフラッシュメモリセルなどのデバイスの場合
は、注入電荷量がこの程度のときの界面準位密度が最も
低いNO酸窒化膜をゲート絶縁膜として用いることによ
り、シリコン基板とゲート絶縁膜の界面における界面準
位密度を最も効果的に低減できる。Therefore, in the case of a device such as a flash memory cell into which a charge of about 10 C / cm 2 is injected, the NO oxynitride film having the lowest interface state density when the injected charge amount is about this is used as the gate insulating film. By using this, the interface state density at the interface between the silicon substrate and the gate insulating film can be reduced most effectively.
【0022】同様に、0.1C/cm2程度の電荷が注
入されるMOSトランジスタやMOSキャパシタなどの
場合は、注入電荷量がこの程度のときの界面準位密度が
最も低いN2O酸窒化膜を用いればよい。Similarly, in the case of a MOS transistor or a MOS capacitor into which a charge of about 0.1 C / cm 2 is injected, N 2 O oxynitride having the lowest interface state density when the amount of the injected charge is this level is used. A film may be used.
【0023】上記不揮発性半導体記憶装置のゲート絶縁
膜の膜厚を5nm〜12nm、上記MOSトランジスタ
のゲート絶縁膜の膜厚を3nm〜10nmとすれば好ま
しい結果を得ことができる。Preferred results can be obtained if the thickness of the gate insulating film of the nonvolatile semiconductor memory device is 5 nm to 12 nm and the thickness of the gate insulating film of the MOS transistor is 3 nm to 10 nm.
【0024】上記本発明の半導体装置は、半導体基板の
所定領域上に酸化シリコン膜を形成した後、一酸化窒素
を含むガス中で熱処理してゲート絶縁膜を形成する工程
と、当該ゲート絶縁膜上に、多量の不純物がドープされ
た第1の多結晶シリコン膜からなる浮遊ゲート電極、層
間絶縁膜および多量の不純物がドープされた多結晶シリ
コン膜からなる制御ゲート電極を積層して不揮発性半導
体記憶装置を形成する工程を含むことを特徴とする半導
体装置の製造方法によって製造することができる。According to the semiconductor device of the present invention, a step of forming a silicon oxide film on a predetermined region of a semiconductor substrate and then performing a heat treatment in a gas containing nitrogen monoxide to form a gate insulating film; A floating gate electrode made of a first polycrystalline silicon film doped with a large amount of impurities, an interlayer insulating film, and a control gate electrode made of a polycrystalline silicon film doped with a large amount of impurities are laminated on the non-volatile semiconductor The semiconductor device can be manufactured by a method for manufacturing a semiconductor device, including a step of forming a memory device.
【0025】上記ガスとしては0.1%〜100%の一
酸化窒素を含むガスを用いることができ、一酸化窒素の
含有量を1%〜10%とすればさらに好ましい結果が得
られる。この場合の上記熱処理は800℃〜950℃で
行うことができる。As the above-mentioned gas, a gas containing 0.1% to 100% of nitrogen monoxide can be used, and more preferable results can be obtained if the content of nitrogen monoxide is 1% to 10%. In this case, the heat treatment can be performed at 800 to 950 ° C.
【0026】また、上記本発明の半導体装置は、半導体
基板の所定領域上に酸化シリコン膜を形成した後、亜酸
化窒素を含むガス中で熱処理してゲート絶縁膜を形成す
る工程と、当該ゲート絶縁膜上に、多量の不純物がドー
プされた多結晶シリコン膜からなるおよびゲート電極を
積層してMOSトランジスタを形成する工程を含むこと
を特徴とする半導体装置の製造方法によって製造でき
る。Further, in the semiconductor device of the present invention, a step of forming a gate insulating film by forming a silicon oxide film on a predetermined region of a semiconductor substrate and then performing a heat treatment in a gas containing nitrous oxide. A method of manufacturing a semiconductor device, comprising a step of forming a MOS transistor by forming a MOS transistor by stacking a gate electrode on a polycrystalline silicon film doped with a large amount of impurities on an insulating film.
【0027】この場合の上記ガスとしては、0.1%〜
100%の亜酸化窒素を含むガスを用いることができ、
亜酸化窒素の含有量を5%〜100%とすれば、さらに
好ましい結果が得られる。この場合の上記熱処理は80
0℃〜1,100℃で行われる。In this case, the above-mentioned gas is 0.1% to
A gas containing 100% nitrous oxide can be used,
If the content of nitrous oxide is 5% to 100%, more preferable results can be obtained. The heat treatment in this case is 80
It is performed at 0 ° C to 1,100 ° C.
【0028】上記不揮発性半導体記憶装置およびMOS
トランジスタは、同一の半導体基板の第1の領域および
当該第1の領域とは異なる第2の領域に、それぞれ形成
される。The above-mentioned nonvolatile semiconductor memory device and MOS
The transistor is formed in a first region of the same semiconductor substrate and in a second region different from the first region.
【0029】[0029]
【発明の実施の形態】本発明においては、不揮発性半導
体記憶装置およびMOSトランジスタが同一の半導体基
板の異なる領域にそれぞれ形成され、界面準位密度の注
入電荷依存性が互いに異なるゲート絶縁膜が不揮発性半
導体記憶装置およびMOSトランジスタにそれぞれ用い
られる。DESCRIPTION OF THE PREFERRED EMBODIMENTS In the present invention, a nonvolatile semiconductor memory device and a MOS transistor are formed in different regions of the same semiconductor substrate, respectively, and a gate insulating film having different interface state densities depending on injected charges is formed by a nonvolatile semiconductor memory device. Used for a non-volatile semiconductor memory device and a MOS transistor.
【0030】不揮発性半導体記憶装置のゲート絶縁膜
は、酸化シリコン膜を一酸化窒素を含む雰囲気中で熱処
理することによって形成され、MOSトランジスタのゲ
ート絶縁膜は、酸化シリコン膜を亜酸化窒素を含む雰囲
気中で熱処理することによって形成される。A gate insulating film of a nonvolatile semiconductor memory device is formed by heat-treating a silicon oxide film in an atmosphere containing nitric oxide. A gate insulating film of a MOS transistor contains a silicon oxide film containing nitrous oxide. It is formed by heat treatment in an atmosphere.
【0031】不揮発性半導体記憶装置としては、フラッ
シュメモリなど、制御ゲート電極/層間絶縁膜/浮遊ゲ
ート電極/ゲート絶縁膜/シリコン基板というスタック
構造(積層構造)を有する書き換え可能な不揮発性半導
体記憶装置に適用することができる。As a nonvolatile semiconductor memory device, a rewritable nonvolatile semiconductor memory device having a stack structure of a control gate electrode / interlayer insulating film / floating gate electrode / gate insulating film / silicon substrate such as a flash memory. Can be applied to
【0032】また、上記MOSトランジスタのゲート絶
縁膜と同じ種類の絶縁膜をMOSキャパシタに使用して
も、好ましい結果が得られる。A preferable result can be obtained even if the same type of insulating film as the gate insulating film of the MOS transistor is used for the MOS capacitor.
【0033】本発明によれば、形成すべき各半導体素子
のホットキャリア発生状況をあらかじめ調べ、それに対
応して界面準位密度が最も低くなる酸窒化シリコン膜を
選択することにより、不揮発性半導体記憶装置および周
辺回路の信頼性が著しく向上される。According to the present invention, the state of generation of hot carriers in each semiconductor element to be formed is checked in advance, and a silicon oxynitride film having the lowest interface state density is selected in response to the check, thereby providing a nonvolatile semiconductor memory. The reliability of the device and peripheral circuits is significantly improved.
【0034】[0034]
〈実施例1〉本発明の第1の実施例を、メモリセルの断
面構造を示した図1を用いて説明する。図1に示したよ
うに、シリコン基板1をアンモニアと過酸化水素を含ん
だ水溶液に浸漬した後、フッ酸水溶液を用いて表面酸化
膜を除去し、周知の選択酸化法を用いてフィールド酸化
膜(図示せず)を形成した。次に、流量10リットル/
分のウェット酸化雰囲気中でシリコン基板1を加熱し
て、基板温度850℃で厚さ9nmの酸化シリコン膜を
形成した後、直ちに酸窒化炉内に移し、窒素希釈5%の
NOガスの流量3SLM(Standard Litter per Minut
e)、基板温度850℃という条件で酸窒化を行って酸
窒化シリコン膜2を形成した。<Embodiment 1> A first embodiment of the present invention will be described with reference to FIG. 1 showing a sectional structure of a memory cell. As shown in FIG. 1, after the silicon substrate 1 is immersed in an aqueous solution containing ammonia and hydrogen peroxide, the surface oxide film is removed using a hydrofluoric acid aqueous solution, and the field oxide film is formed using a known selective oxidation method. (Not shown). Next, a flow rate of 10 liters /
The silicon substrate 1 is heated in a wet oxidizing atmosphere for 1 minute to form a silicon oxide film having a thickness of 9 nm at a substrate temperature of 850 ° C., and is immediately transferred to an oxynitriding furnace, and a nitrogen diluted 5% NO gas flow rate 3 SLM (Standard Litter per Minut
e), oxynitriding was performed at a substrate temperature of 850 ° C. to form a silicon oxynitride film 2.
【0035】次に、モノシランとホスフィンを用いた周
知の減圧化学気相成長法によって、3×1020cm-3の
リンを含んだ厚さ200nmのアモルファスシリコン膜
を形成し、窒素雰囲気中、900℃で20分間加熱して
結晶化し、多結晶シリコン膜5を形成した。Next, a 200 nm-thick amorphous silicon film containing 3 × 10 20 cm −3 of phosphorus was formed by a well-known reduced pressure chemical vapor deposition method using monosilane and phosphine. Crystallization was performed by heating at 20 ° C. for 20 minutes to form a polycrystalline silicon film 5.
【0036】窒素希釈の10%酸素雰囲気中、基板温度
800℃という条件で上記多結晶シリコン膜5の表面を
熱酸化して、膜厚5nmの酸化シリコン膜を形成した
後、ジクロロシランとアンモニアを用いた周知の化学気
相成長法によって、膜厚13nmの窒化シリコン膜を形
成し、ウェット酸化雰囲気中、900℃の熱酸化を行っ
て窒化シリコン膜の表面を酸化シリコン膜に変え、層間
絶縁膜となる酸化シリコン膜−窒化シリコン膜−酸化シ
リコン膜なる3層膜(以下ONO膜と記す)2’を形成
した。The surface of the polycrystalline silicon film 5 is thermally oxidized in a 10% oxygen atmosphere diluted with nitrogen at a substrate temperature of 800 ° C. to form a silicon oxide film having a thickness of 5 nm. A 13-nm-thick silicon nitride film was formed by the well-known chemical vapor deposition method used, and the surface of the silicon nitride film was changed to a silicon oxide film by performing thermal oxidation at 900 ° C. in a wet oxidizing atmosphere to form an interlayer insulating film. A three-layer film (hereinafter, referred to as an ONO film) 2 ′ composed of a silicon oxide film, a silicon nitride film, and a silicon oxide film was formed.
【0037】モノシランとホスフィンを用いた周知の減
圧化学気相成長法によって、リンを含んだ多結晶シリコ
ン膜6(厚さ200nm)を上記ONO膜2’上に形成
し、窒素雰囲気中900℃で20分間熱処理を行った。A polycrystalline silicon film 6 containing phosphorus (having a thickness of 200 nm) is formed on the ONO film 2 'by a well-known reduced pressure chemical vapor deposition method using monosilane and phosphine. Heat treatment was performed for 20 minutes.
【0038】共通のエッチングマスクを用いた周知のホ
トエッチングによって、上記多結晶シリコン膜6、ON
O膜2’、多結晶シリコン膜5および酸窒化シリコン膜
2の不要部分を順次除去して、制御ゲート電極6、層間
絶縁膜2’、浮遊ゲート電極5およびゲート絶縁膜2を
形成した。The polycrystalline silicon film 6 is turned on by the well-known photo-etching using a common etching mask.
Unnecessary portions of the O film 2 ′, the polycrystalline silicon film 5, and the silicon oxynitride film 2 were sequentially removed to form a control gate electrode 6, an interlayer insulating film 2 ′, a floating gate electrode 5, and a gate insulating film 2.
【0039】上記制御ゲート電極6、層間絶縁膜2’、
浮遊ゲート電極5およびゲート絶縁膜2の露出された部
分を酸化シリコン膜11で覆った後、周知のイオン打込
み法を用いて、上記シリコン基板1とは逆の導電型を有
する不純物をシリコン基板1に打込んで、ソース側拡散
層4およびドレイン側拡散層3を形成した。さらに、砒
素とリンとを含んだ酸化シリコン膜を全面に形成した
後、加熱して酸化シリコン膜の上面を平坦化した。周知
の方法を用いて、上記ソース側拡散層4およびドレイン
側拡散層3の表面を露出させるコンタクト穴を形成し、
さらに電極を形成してメモリセルを作製した。The control gate electrode 6, the interlayer insulating film 2 ',
After the exposed portions of the floating gate electrode 5 and the gate insulating film 2 are covered with the silicon oxide film 11, impurities having a conductivity type opposite to that of the silicon substrate 1 are removed by using a well-known ion implantation method. To form a source-side diffusion layer 4 and a drain-side diffusion layer 3. Further, after a silicon oxide film containing arsenic and phosphorus was formed on the entire surface, the upper surface of the silicon oxide film was flattened by heating. A contact hole for exposing the surface of the source-side diffusion layer 4 and the drain-side diffusion layer 3 is formed by using a known method,
Further, electrodes were formed to produce a memory cell.
【0040】本実施例において作製された不揮発性半導
体記憶装置の書き換え特性を、下記のようにして評価し
た。基板側1から浮遊ゲート電極5へF−N電流を流
し、浮遊ゲート電極5に電子を注入して「消去」動作を
行い、浮遊ゲート電極5中の電子を、F−N電流として
ドレイン側拡散層3へ引き抜いて「書き込み」動作を行
った。消去動作では、制御ゲート電極、ソース側拡散
層、ドレイン側拡散層および基板にそれぞれ18V、0
V、0Vおよび0Vのパルス電圧を1ミリ秒印加し、書
き込み動作では、それぞれ9V、0V、4Vおよび0V
のパルス電圧を1ミリ秒印加した。また、制御ゲートに
3.3Vの電源電圧、ドレイン電極に1V程の電圧を印
加して「読み出し」を行った。このような測定を、NO
2酸窒化膜を用いた本実施例と酸化シリコン膜を用いた
従来の場合について行い、両者を比較した。ドレイン電
流のしきい値電圧から、浮遊ゲートの電荷の蓄積状態を
知ることができる。The rewriting characteristics of the nonvolatile semiconductor memory device manufactured in this example were evaluated as follows. An FN current flows from the substrate side 1 to the floating gate electrode 5 and electrons are injected into the floating gate electrode 5 to perform an “erasing” operation, and the electrons in the floating gate electrode 5 are diffused as a FN current on the drain side. The “writing” operation was performed by pulling out the layer 3. In the erasing operation, the control gate electrode, the source-side diffusion layer, the drain-side diffusion layer, and the substrate each have 18 V, 0 V,
V, 0 V, and 0 V pulse voltages are applied for 1 millisecond, and in the write operation, 9 V, 0 V, 4 V, and 0 V, respectively.
Was applied for 1 millisecond. “Reading” was performed by applying a power supply voltage of 3.3 V to the control gate and a voltage of about 1 V to the drain electrode. Such a measurement can be performed using NO
Performed for the conventional case using the present embodiment a silicon oxide film using 2 oxynitride films were compared with each other. From the threshold voltage of the drain current, it is possible to know the charge accumulation state of the floating gate.
【0041】得られた書き込み・消去特性を図6に示し
た。図6では、書き換え回数を横軸に取り、書き込み・
消去動作を実行した際のしきい電圧を縦軸に取ってあ
る。図6から明らかなように、ゲート絶縁膜としてNO
酸窒化膜を用いると、酸化シリコン膜を用いた従来の場
合より、書き換え回数の増加によるしきい電圧の変化が
小さく、書き換えを10万回行った後のしきい電圧の変
化を、本実施例によって約30%小さくすることができ
た。FIG. 6 shows the obtained write / erase characteristics. In FIG. 6, the number of rewrites is plotted on the horizontal axis, and
The vertical axis indicates the threshold voltage when the erase operation is performed. As is apparent from FIG. 6, NO was used as the gate insulating film.
When the oxynitride film is used, the change in the threshold voltage due to the increase in the number of rewrites is smaller than in the conventional case using the silicon oxide film, and the change in the threshold voltage after 100,000 rewrites is performed. By about 30%.
【0042】〈実施例2〉本発明の第2の実施例を、M
OSトランジスタの断面構造を示した図2を用いて説明
する。シリコン基板1をアンモニアと過酸化水素を含ん
だ水溶液に浸漬した後、フッ酸水溶液によって表面酸化
膜を除去し、周知の選択酸化法を用いてフィールド酸化
膜(図示せず)を形成した。次に、流量10リットル/
分のウェット酸化雰囲気中でシリコン基板1を加熱し、
基板温度850℃で厚さ9nmの酸化シリコン膜2を形
成した。直ちに酸窒化炉内に移し、100%のN2Oガ
スの流量3SLM、基板温度850℃という条件で酸窒
化を行って酸窒化シリコン膜からなるゲート絶縁膜2を
形成した。<Embodiment 2> The second embodiment of the present invention
This will be described with reference to FIG. 2 illustrating a cross-sectional structure of an OS transistor. After immersing the silicon substrate 1 in an aqueous solution containing ammonia and hydrogen peroxide, the surface oxide film was removed with a hydrofluoric acid aqueous solution, and a field oxide film (not shown) was formed using a known selective oxidation method. Next, a flow rate of 10 liters /
The silicon substrate 1 is heated in a wet oxidizing atmosphere for
A silicon oxide film 2 having a thickness of 9 nm was formed at a substrate temperature of 850 ° C. Immediately, the substrate was transferred into an oxynitriding furnace and oxynitrided under the conditions of a 100% N 2 O gas flow rate of 3 SLM and a substrate temperature of 850 ° C. to form a gate insulating film 2 made of a silicon oxynitride film.
【0043】次に、モノシランとホスフィンを用いた周
知の減圧化学気相成長法によって、3×1020cm-3の
リンを含んだ厚さ200nmのアモルファスシリコン膜
を形成し、窒素雰囲気中、900℃で20分間加熱して
多結晶シリコン膜7とし、さらに周知の0.3μmプロ
セスを用いて所定の形状に加工して、幅0.3μmのゲ
ート電極7を形成した。さらに、このゲート電極7の表
面を酸化シリコン膜で覆った後、シリコン基板1とは逆
の導電型を有する不純物をイオン打込みしてソース側拡
散層4、ドレイン側拡散層3を形成した。Next, a 200 nm-thick amorphous silicon film containing 3 × 10 20 cm −3 of phosphorus was formed by a well-known reduced pressure chemical vapor deposition method using monosilane and phosphine. A polycrystalline silicon film 7 was formed by heating at 20 ° C. for 20 minutes, and further processed into a predetermined shape using a known 0.3 μm process to form a gate electrode 7 having a width of 0.3 μm. After the surface of the gate electrode 7 was covered with a silicon oxide film, an impurity having a conductivity type opposite to that of the silicon substrate 1 was ion-implanted to form the source-side diffusion layer 4 and the drain-side diffusion layer 3.
【0044】次に、砒素とリンを含んだ酸化シリコン膜
(図示せず)を全面に形成し、加熱して表面を平坦化し
た後、この絶縁膜にコンタクト穴を開けて上記ソース側
拡散層4およびドレイン側拡散層3の表面を露出させ、
さらにソース、ドレイン電極(図示せず)を形成してM
OSトランジスタを作製した。Next, a silicon oxide film (not shown) containing arsenic and phosphorus is formed on the entire surface, and the surface is flattened by heating. Then, a contact hole is formed in the insulating film to form the source side diffusion layer. 4 and the surface of the drain-side diffusion layer 3 are exposed,
Further, source and drain electrodes (not shown) are formed and M
An OS transistor was manufactured.
【0045】本実施例において形成されたMOSトラン
ジスタ、およびゲート絶縁膜として酸化シリコン膜を用
いた従来のMOSトランジスタの、ゲート電圧に対する
相互コンダクタンス(単位ゲート幅当たりの、ゲート電
圧の変化に対するドレイン電流の変化率)をそれぞれ測
定して両者を比較し、図7に示す結果を得た。In the MOS transistor formed in this embodiment and the conventional MOS transistor using a silicon oxide film as a gate insulating film, the mutual conductance with respect to the gate voltage (the change in the drain current with respect to the change in the gate voltage per unit gate width). The rate of change was measured and the two were compared, and the results shown in FIG. 7 were obtained.
【0046】図7から明らかなように、両者の相互コン
ダクタンスの最大値はほとんど同じであるが、ゲート電
圧がほぼ1.5Vより高くなると、本実施例によるMO
Sトランジスタの方が、上記従来のMOSトランジスタ
より大きい相互コンダクタンスが得られた。この効果
は、酸窒化反応によってSi−H結合がSi−N結合に
置き換わって結合が安定化され、酸化シリコン膜とシリ
コン基板の界面に存在したSi−H結合による界面準位
が消失したために得られたものと考えられる。As is apparent from FIG. 7, the maximum value of the mutual conductance is almost the same, but when the gate voltage becomes higher than approximately 1.5 V, the MO according to the present embodiment is reduced.
The S transistor has higher transconductance than the conventional MOS transistor. This effect is obtained because the Si—H bond replaces the Si—N bond by the oxynitridation reaction to stabilize the bond, and the interface state due to the Si—H bond existing at the interface between the silicon oxide film and the silicon substrate disappears. It is thought that it was done.
【0047】また、ホットキャリアが注入された場合
も、本実施例によるMOSトランジスタの相互コンダク
タンスは、上記従来のMOSトランジスタより常に5%
程度高かった。これは、ゲート絶縁膜とシリコン基板と
の界面に、酸窒化反応によって生じたSi−N結合によ
って結合が安定化されたため、ホットキャリアが注入さ
れても、新たな界面準位が発生しにくいためと考えられ
る。Further, even when hot carriers are injected, the transconductance of the MOS transistor according to the present embodiment is always 5% higher than that of the conventional MOS transistor.
It was high. This is because the bonding between the gate insulating film and the silicon substrate is stabilized by the Si—N bond generated by the oxynitridation reaction, so that even if hot carriers are injected, a new interface state is hardly generated. it is conceivable that.
【0048】〈実施例3〉本発明の第3の実施例を、図
5を用いて説明する。図5から明らかなように、本実施
例のフラッシュメモリチップ8には、フラッシュメモリ
領域9およびMOSトランジスタが形成された周辺回路
領域10が搭載されている。<Embodiment 3> A third embodiment of the present invention will be described with reference to FIG. As is clear from FIG. 5, the flash memory chip 8 of this embodiment has a flash memory area 9 and a peripheral circuit area 10 in which MOS transistors are formed.
【0049】上記フラッシュメモリ領域9には、スタッ
ク構造を有する図1に示した不揮発性半導体記憶装置が
形成され、ゲート絶縁膜2としてはNO酸窒化膜を用い
た。さらに、周辺回路領域10には図2に示したMOS
トランジスタが形成され、ゲート絶縁膜2としてはN2
O酸窒化膜を用いた。これらNO酸窒化膜およびN2O
酸窒化膜は、それぞれ実施例1および実施例2と同様の
方法で形成した。In the flash memory region 9, the nonvolatile semiconductor memory device having a stack structure shown in FIG. 1 was formed, and a NO oxynitride film was used as the gate insulating film 2. Further, the MOS shown in FIG.
A transistor is formed, and N 2 is used as the gate insulating film 2.
An O oxynitride film was used. These NO oxynitride films and N 2 O
The oxynitride film was formed in the same manner as in Example 1 and Example 2, respectively.
【0050】上記フラッシュメモリ9に、書き込み・消
去を106回行い、しきい電圧の変動に関する加速試験
から、3MV/cmの電界印加時の電荷保持寿命を求め
た。同様の測定を、ゲート絶縁膜に酸化シリコン膜を用
いた従来のフラッシュメモリについても行なって両者を
比較した。Writing and erasing were performed 10 6 times on the flash memory 9, and a charge retention life when an electric field of 3 MV / cm was applied was obtained from an acceleration test on threshold voltage fluctuation. The same measurement was performed for a conventional flash memory using a silicon oxide film as a gate insulating film, and the two were compared.
【0051】その結果、上記従来のフラッシュメモリの
電荷保持寿命は7年であったが、ゲート絶縁膜2として
NO酸窒化膜を用いた本実施例のフラッシュメモリの場
合の電荷保持寿命は14年であり、著しく改善された。As a result, the charge retention life of the conventional flash memory was 7 years, but the charge retention life of the flash memory of this embodiment using the NO oxynitride film as the gate insulating film 2 was 14 years. And improved significantly.
【0052】また、周囲回路領域10のMOSトランジ
スタも、ゲート絶縁膜2としてN2O酸窒化膜を用いた
ので、ホットキャリア耐性が向上し、フラッシュメモリ
に印加される電圧のゆらぎが小さくなったため、相乗効
果でチップ全体としての信頼性は更に向上してた。Since the MOS transistor in the peripheral circuit region 10 also uses the N 2 O oxynitride film as the gate insulating film 2, the hot carrier resistance is improved and the fluctuation of the voltage applied to the flash memory is reduced. The synergistic effect further improved the reliability of the entire chip.
【0053】[0053]
【発明の効果】本発明によれば、高電界ストレスによる
ゲート絶縁膜中の準位の発生が抑制されて、スタック構
造を有する不揮発性半導体記憶装置の、書き込み・消去
特性の信頼性および電荷保持寿命が向上し、また、MO
Sトランジスタのホットキャリア耐性が向上した。According to the present invention, the generation of a level in a gate insulating film due to a high electric field stress is suppressed, and the reliability of the write / erase characteristics and the charge retention of a nonvolatile semiconductor memory device having a stack structure are suppressed. Life is improved and MO
The hot carrier resistance of the S transistor has been improved.
【図1】本発明の第1の実施例を示す断面図、FIG. 1 is a sectional view showing a first embodiment of the present invention;
【図2】本発明の第2の実施例を示す断面図、FIG. 2 is a sectional view showing a second embodiment of the present invention;
【図3】シリコン基板・ゲート絶縁膜・ポリシリコンの
バンド構造を示す図、FIG. 3 is a view showing a band structure of a silicon substrate, a gate insulating film, and polysilicon;
【図4】本発明の効果を説明するための図、FIG. 4 is a diagram for explaining an effect of the present invention;
【図5】本発明の第3の実施例を示す平面配置図、FIG. 5 is a plan view showing a third embodiment of the present invention;
【図6】本発明の効果を説明するための図、FIG. 6 is a diagram for explaining an effect of the present invention;
【図7】本発明の効果を説明するための図。FIG. 7 is a diagram for explaining an effect of the present invention.
1…シリコン基板、2…ゲート絶縁膜、2’…層間絶縁
膜、3…ドレイン側拡散層、4…ソース側拡散層、5…
浮遊ゲート電極、6…制御ゲート電極、7…ゲート電
極、8…フラッシュメモリチップ、9…フラッシュメモ
リセル領域、10…周辺回路領域、11…酸化シリコン
膜。DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... Gate insulating film, 2 '... Interlayer insulating film, 3 ... Drain side diffusion layer, 4 ... Source side diffusion layer, 5 ...
Floating gate electrode, 6 control gate electrode, 7 gate electrode, 8 flash memory chip, 9 flash memory cell region, 10 peripheral circuit region, 11 silicon oxide film.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/78 ──────────────────────────────────────────────────続 き Continued on front page (51) Int.Cl. 6 Identification code FI H01L 29/78
Claims (13)
されたゲート絶縁膜、浮遊ゲート電極、層間絶縁膜およ
び制御ゲート電極を有する不揮発性半導体記憶装置と、
上記半導体基板の上記第1の領域とは異なる第2の領域
上に積層して形成されたゲート絶縁膜およびゲート電極
を有するMOSトランジスタを具備し、上記不揮発性半
導体記憶装置のゲート絶縁膜および上記MOSトランジ
スタのゲート絶縁膜は、界面準位密度の注入電荷依存性
が互いに異なることを特徴とする半導体装置。A non-volatile semiconductor memory device having a gate insulating film, a floating gate electrode, an interlayer insulating film, and a control gate electrode formed on a first region of a semiconductor substrate;
A MOS transistor having a gate insulating film and a gate electrode formed by being stacked on a second region of the semiconductor substrate different from the first region, wherein the gate insulating film of the nonvolatile semiconductor memory device and A semiconductor device characterized in that gate electrode insulating films of MOS transistors have different injected state dependencies of interface state density.
位密度は、上記不揮発性半導体記憶装置のゲート絶縁膜
が上記MOSトランジスタのゲート絶縁膜より低いこと
を特徴とする請求項1に記載の半導体装置。2. The non-volatile semiconductor memory device according to claim 1, wherein an interface state density at an injected charge of 10 C / cm 2 is lower in a gate insulating film of the nonvolatile semiconductor memory device than in a gate insulating film of the MOS transistor. Semiconductor device.
膜は、酸化シリコン膜を一酸化窒素を含むガス中で熱処
理することによって形成された膜であることを特徴とす
る請求項2に記載の半導体装置。3. The non-volatile semiconductor memory device according to claim 2, wherein the gate insulating film is a film formed by heat-treating a silicon oxide film in a gas containing nitrogen monoxide. Semiconductor device.
準位密度は、上記MOSトランジスタのゲート絶縁膜が
上記不揮発性半導体記憶装置のゲート絶縁膜より低いこ
とを特徴とする請求項1に記載の半導体装置。4. The device according to claim 1, wherein the interface state density at an injected charge of 0.1 C / cm 2 is lower in the gate insulating film of the MOS transistor than in the nonvolatile semiconductor memory device. 13. The semiconductor device according to claim 1.
は、酸化シリコン膜を亜酸化窒素を含むガス中で熱処理
することによって形成された膜であることを特徴とする
請求項4に記載の半導体装置。5. The semiconductor device according to claim 4, wherein the gate insulating film of the MOS transistor is a film formed by heat-treating a silicon oxide film in a gas containing nitrous oxide.
膜の膜厚は5nm〜12nmであり、上記MOSトラン
ジスタのゲート絶縁膜の膜厚は3nm〜10nmである
ことを特徴とする請求項1から5のいずれか一に記載の
半導体装置。6. The nonvolatile semiconductor memory device according to claim 1, wherein the gate insulating film has a thickness of 5 nm to 12 nm, and the MOS transistor has a gate insulating film having a thickness of 3 nm to 10 nm. 6. The semiconductor device according to any one of 5.
を形成した後、一酸化窒素を含むガス中で熱処理してゲ
ート絶縁膜を形成する工程と、当該ゲート絶縁膜上に、
多量の不純物がドープされた第1の多結晶シリコン膜か
らなる浮遊ゲート電極、層間絶縁膜および多量の不純物
がドープされた多結晶シリコン膜からなる制御ゲート電
極を積層して不揮発性半導体記憶装置を形成する工程を
含むことを特徴とする半導体装置の製造方法。7. A step of forming a silicon oxide film on a predetermined region of a semiconductor substrate, followed by heat treatment in a gas containing nitrogen monoxide to form a gate insulating film;
A nonvolatile semiconductor memory device is formed by stacking a floating gate electrode made of a first polycrystalline silicon film doped with a large amount of impurities, an interlayer insulating film, and a control gate electrode composed of a polycrystalline silicon film doped with a large amount of impurities. A method for manufacturing a semiconductor device, comprising a step of forming.
素を含むことを特徴とする請求項7に記載の半導体装置
の製造方法。8. The method according to claim 7, wherein said gas contains 0.1% to 100% of nitrogen monoxide.
ることを特徴とする請求項8に記載の半導体装置の製造
方法。9. The method according to claim 8, wherein the heat treatment is performed at 800 ° C. to 950 ° C.
膜を形成した後、亜酸化窒素を含むガス中で熱処理して
ゲート絶縁膜を形成する工程と、当該ゲート絶縁膜上
に、多量の不純物がドープされた多結晶シリコン膜から
なるおよびゲート電極を積層してMOSトランジスタを
形成する工程を含むことを特徴とする半導体装置の製造
方法。10. A step of forming a gate insulating film by forming a silicon oxide film on a predetermined region of a semiconductor substrate and then performing heat treatment in a gas containing nitrous oxide, and forming a large amount of impurities on the gate insulating film. And a step of forming a MOS transistor by laminating a gate electrode made of a polycrystalline silicon film doped with GaN.
窒素を含むことを特徴とする請求項10に記載の半導体
装置の製造方法。11. The method according to claim 10, wherein said gas contains 0.1% to 100% of nitrous oxide.
行われることを特徴とする請求項11に記載の半導体装
置の製造方法。12. The method according to claim 11, wherein the heat treatment is performed at 800 ° C. to 1,100 ° C.
Sトランジスタは、同一の半導体基板の第1の領域およ
び当該第1の領域とは異なる第2の領域に、それぞれ形
成されることを特徴とする請求項7から12のいずれか
一に記載の半導体装置の製造方法。13. The non-volatile semiconductor storage device and the MO
13. The semiconductor according to claim 7, wherein the S transistor is formed in a first region of the same semiconductor substrate and in a second region different from the first region. Device manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9026744A JPH10223783A (en) | 1997-02-10 | 1997-02-10 | Semiconductor device and fabrication thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9026744A JPH10223783A (en) | 1997-02-10 | 1997-02-10 | Semiconductor device and fabrication thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10223783A true JPH10223783A (en) | 1998-08-21 |
Family
ID=12201820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9026744A Pending JPH10223783A (en) | 1997-02-10 | 1997-02-10 | Semiconductor device and fabrication thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10223783A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6365467B1 (en) | 1998-12-30 | 2002-04-02 | Hyundai Electronics Industries Co., Ltd. | Method of forming gate oxide layer in semiconductor device |
US7323384B2 (en) | 2005-02-28 | 2008-01-29 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device |
JP2009049196A (en) * | 2007-08-20 | 2009-03-05 | Fujitsu Microelectronics Ltd | Oxynitriding treatment device and method, and method of manufacturing semiconductor device |
-
1997
- 1997-02-10 JP JP9026744A patent/JPH10223783A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6365467B1 (en) | 1998-12-30 | 2002-04-02 | Hyundai Electronics Industries Co., Ltd. | Method of forming gate oxide layer in semiconductor device |
US7323384B2 (en) | 2005-02-28 | 2008-01-29 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device |
JP2009049196A (en) * | 2007-08-20 | 2009-03-05 | Fujitsu Microelectronics Ltd | Oxynitriding treatment device and method, and method of manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3312102B2 (en) | Manufacturing method of nonvolatile semiconductor memory device | |
JP3240999B2 (en) | Semiconductor memory device and method of manufacturing the same | |
JP2004515076A (en) | Simultaneous formation of charge storage region and separation of bit line and word line | |
US6232187B1 (en) | Semiconductor device and manufacturing method thereof | |
JP5161494B2 (en) | Semiconductor memory device | |
US8450787B2 (en) | Nonvolatile semiconductor memory and method of manufacturing the same | |
JP3958899B2 (en) | Semiconductor memory device and manufacturing method thereof | |
JPH0685278A (en) | Manufacture of semiconductor device | |
JP3288796B2 (en) | Semiconductor device | |
US20020066934A1 (en) | Eeprom with high channel hot carrier injection efficiency | |
JP2004221448A (en) | Non-volatile semiconductor memory device and its manufacturing method | |
JPH10223783A (en) | Semiconductor device and fabrication thereof | |
JP2000353757A (en) | Nonvolatile semiconductor storage device and manufacture thereof | |
JPH06291330A (en) | Semiconductor non-volatile memory element and preparation thereof | |
JP4594554B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3173907B2 (en) | Nonvolatile memory element and method of manufacturing the same | |
JPH10209305A (en) | Nonvolatile semiconductor storage device | |
JP4651457B2 (en) | Manufacturing method of semiconductor device | |
JPH08340056A (en) | Formation of silicon insulating film and semiconductor device | |
JPH0677497A (en) | Semiconductor device and its manufacture | |
JPH02277269A (en) | Manufacture of nonvolatile memory | |
JPH06296029A (en) | Semiconductor nonvolatile storage element and manufacture thereof | |
JP3283269B2 (en) | Method for manufacturing semiconductor memory device | |
JP2000012712A (en) | Semiconductor device and its manufacture | |
JPS59124768A (en) | Nonvolatile semiconductor memory device and its manufacture |