JP2000353757A - Nonvolatile semiconductor storage device and manufacture thereof - Google Patents
Nonvolatile semiconductor storage device and manufacture thereofInfo
- Publication number
- JP2000353757A JP2000353757A JP11163738A JP16373899A JP2000353757A JP 2000353757 A JP2000353757 A JP 2000353757A JP 11163738 A JP11163738 A JP 11163738A JP 16373899 A JP16373899 A JP 16373899A JP 2000353757 A JP2000353757 A JP 2000353757A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- electrode layer
- film
- nonvolatile semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000003860 storage Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 60
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 40
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 40
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000001257 hydrogen Substances 0.000 claims abstract description 32
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 32
- 239000010410 layer Substances 0.000 claims description 113
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 58
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 238000005229 chemical vapour deposition Methods 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 abstract description 5
- 238000002161 passivation Methods 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 230000006378 damage Effects 0.000 description 12
- 239000012535 impurity Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 240000002439 Sorghum halepense Species 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、不揮発性半導体記
憶装置およびその製造方法に関し、より具体的には、電
気的に消去および書込可能なＥＥＰＲＯＭ（Electrical
ly Erasable andProgrammable Read Only Memory）およ
びその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nonvolatile semiconductor memory device and a method of manufacturing the same, and more specifically, to an electrically erasable and writable EEPROM (Electrical).
ly Erasable and Programmable Read Only Memory) and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】従来、不揮発性半導体記憶装置の１つと
して、データを自由にプログラムすることができ、しか
も電気的に情報の書込および消去が可能なＥＥＰＲＯＭ
が知られている。このＥＥＰＲＯＭは、書込および消去
ともに電気的に行なえるという利点はあるが、メモリセ
ルに選択トランジスタとメモリトランジスタとの２つの
トランジスタを必要とするため、高集積化が困難である
という不都合があった。そこで、従来、メモリセルが１
つのトランジスタで構成され、書込まれた情報電荷を電
気的に一括消去することが可能なフラッシュＥＥＰＲＯ
Ｍ（以下、フラッシュメモリとする）が提案されてい
る。これらは、たとえば米国特許第４，８６８，６１９
号などに開示されている。2. Description of the Related Art Conventionally, as one of nonvolatile semiconductor memory devices, an EEPROM capable of freely programming data and electrically writing and erasing information.
It has been known. This EEPROM has an advantage that both writing and erasing can be performed electrically. However, since the EEPROM requires two transistors, a selection transistor and a memory transistor, it has a disadvantage that high integration is difficult. Was. Therefore, conventionally, the memory cell is 1
Flash EEPROM composed of two transistors and capable of electrically erasing written information charges all at once
M (hereinafter referred to as flash memory) has been proposed. These are described, for example, in US Pat. No. 4,868,619.
No., etc.
【０００３】図８は、従来のフラッシュメモリのメモリ
セル部と周辺回路部とを示す概略断面図である。図８を
参照して、メモリセル部では、半導体基板１０１の表面
に複数のメモリセルＭＣが形成されており、周辺回路部
では、メモリセルＭＣを制御するための回路をなすＭＯ
Ｓ（Metal Oxide Semiconductor）トランジスタ１２０
などが形成されている。FIG. 8 is a schematic sectional view showing a memory cell portion and a peripheral circuit portion of a conventional flash memory. Referring to FIG. 8, in the memory cell portion, a plurality of memory cells MC are formed on the surface of semiconductor substrate 101, and in the peripheral circuit portion, an MO forming a circuit for controlling memory cell MC is formed.
S (Metal Oxide Semiconductor) transistor 120
Etc. are formed.
【０００４】メモリセルＭＣは、１対のソース／ドレイ
ン領域１０２と、フローティングゲート電極１０４と、
コントロールゲート電極１０６とを有している。１対の
ソース／ドレイン領域１０２は、半導体基板１０１の表
面に互いに距離を隔てて形成されている。この１対のソ
ース／ドレイン領域１０２は、比較的低濃度の不純物領
域１０２ａと比較的高濃度の不純物領域１０２ｂとから
なるＬＤＤ（LightlyDoped Drain）構造を有している。
フローティングゲート電極１０６は、１対のソース／ド
レイン領域１０２に挟まれる領域上に絶縁層１０３を介
在して形成されている。コントロールゲート電極１０６
は、フローティングゲート電極１０４上に絶縁層１０５
を介在して形成されている。A memory cell MC includes a pair of source / drain regions 102, a floating gate electrode 104,
And a control gate electrode 106. The pair of source / drain regions 102 are formed on the surface of the semiconductor substrate 101 at a distance from each other. The pair of source / drain regions 102 has an LDD (Lightly Doped Drain) structure including a relatively low concentration impurity region 102a and a relatively high concentration impurity region 102b.
The floating gate electrode 106 is formed on a region between the pair of source / drain regions 102 with the insulating layer 103 interposed. Control gate electrode 106
Is an insulating layer 105 on the floating gate electrode 104.
Is formed.
【０００５】なお、コントロールゲート電極１０６上に
は絶縁層１０７が形成されており、フローティングゲー
ト電極１０４とコントロールゲート電極１０６との両側
壁を覆うように側壁スペーサ状の側壁絶縁層１０８が形
成されている。この側壁絶縁層１０８は、ＴＥＯＳ（Te
tra Etyle Ortho Silicate）により形成されたシリコン
酸化膜（以下、ＴＥＯＳ酸化膜と呼ぶ）よりなってい
る。[0005] An insulating layer 107 is formed on the control gate electrode 106, and a side wall insulating layer 108 in the form of a side wall spacer is formed so as to cover both side walls of the floating gate electrode 104 and the control gate electrode 106. I have. This side wall insulating layer 108 is made of TEOS (Te
tra Etyle Ortho Silicate) (hereinafter referred to as TEOS oxide film).
【０００６】ＭＯＳトランジスタ１２０は、１対のソー
ス／ドレイン領域１０２と、ゲート電極１２２とを有し
ている。１対のソース／ドレイン領域１０２は、半導体
基板１０１の表面に互いに距離を隔てて形成されてお
り、上述と同様のＬＤＤ構造を有している。ゲート電極
１２２は、１対のソース／ドレイン領域１０２に挟まれ
る領域上にゲート絶縁層１２１を介在して形成されてい
る。The MOS transistor 120 has a pair of source / drain regions 102 and a gate electrode 122. The pair of source / drain regions 102 are formed on the surface of the semiconductor substrate 101 at a distance from each other, and have the same LDD structure as described above. The gate electrode 122 is formed on a region between the pair of source / drain regions 102 with the gate insulating layer 121 interposed.
【０００７】なお、ゲート電極１２２上には絶縁層１２
３が形成されており、ゲート電極１２２の側壁を覆うよ
うに側壁スペーサ状の側壁絶縁層１２４が形成されてい
る。The insulating layer 12 is formed on the gate electrode 122.
3 is formed, and a side wall insulating layer 124 in the form of a side wall spacer is formed so as to cover the side wall of the gate electrode 122.
【０００８】このメモリセルＭＣおよびＭＯＳトランジ
スタ１２０を覆うように表面全面にＴＥＯＳ酸化膜１１
０が形成されている。このＴＥＯＳ酸化膜１１０上に、
複数の配線層１１４が形成されており、この配線層１１
４を覆うようにＴＥＯＳ酸化膜１１５、１１６が形成さ
れている。このＴＥＯＳ酸化膜１１５、１１６には配線
層１１４に達するコンタクトホール１１７が形成されて
おり、このコンタクトホール１１７を通じて配線層１１
４と電気的に接続するように配線層１１８が形成されて
いる。この配線層１１８を覆うようにパッシベーション
膜としてシリコン窒化膜１１９が形成されている。[0008] A TEOS oxide film 11 is formed on the entire surface to cover memory cell MC and MOS transistor 120.
0 is formed. On this TEOS oxide film 110,
A plurality of wiring layers 114 are formed.
4, TEOS oxide films 115 and 116 are formed. A contact hole 117 reaching the wiring layer 114 is formed in the TEOS oxide films 115 and 116, and the wiring layer 11 is formed through the contact hole 117.
The wiring layer 118 is formed so as to be electrically connected to the wiring 4. A silicon nitride film 119 is formed as a passivation film so as to cover wiring layer 118.
【０００９】このフラッシュメモリの書込・消去・読出
動作は以下のとおりである。図９を参照して、フラッシ
ュメモリの書込動作にはチャネルホットエレクトロンが
利用される。まずドレイン領域１０２Ａに６〜８Ｖ程度
の電圧、コントロールゲート電極１０６に１０〜１５Ｖ
程度の電圧が印加される。これによって、ドレイン領域
１０２Ａと絶縁層１０３との近傍で多くの高エネルギ電
子が発生する。この電子の一部は、フローティングゲー
ト電極１０４に注入される。このようにしてフローティ
ングゲート電極１０４に電子の蓄積が行なわれると、メ
モリセルのしきい値電圧Ｖｔｈが高くなる。このしきい
値電圧Ｖｔｈが所定の値より高くなった状態が書込まれ
た状態であり、“０”の状態と呼ばれる。The write / erase / read operation of this flash memory is as follows. Referring to FIG. 9, channel hot electrons are used for the write operation of the flash memory. First, a voltage of about 6 to 8 V is applied to the drain region 102A, and 10 to 15 V is applied to the control gate electrode 106.
Voltage is applied. Thus, many high-energy electrons are generated near the drain region 102A and the insulating layer 103. Some of the electrons are injected into the floating gate electrode 104. When electrons are stored in floating gate electrode 104 in this manner, threshold voltage Vth of the memory cell increases. The state where the threshold voltage Vth is higher than a predetermined value is a written state, and is called a state of “0”.
【００１０】図１０を参照して、フラッシュメモリの消
去動作には、Ｆ−Ｎ（Fowler-Nordheim）トンネル現象
が利用される。まずソース領域１０２Ｂに１０〜１２Ｖ
程度の電圧が印加され、コントロールゲート電極１０６
は接地電位とされ、ドレイン領域１０２Ａはフローティ
ング状態に保持される。ソース領域１０２Ｂに印加され
た電圧による電界によって、フローティングゲート電極
１０４中の電子は薄い絶縁層１０３をＦ−Ｎトンネル現
象によって通過する。このようにしてフローティングゲ
ート電極１０４中の電子が引き抜かれることにより、メ
モリセルのしきい値電圧Ｖｔｈが低くなる。このしきい
値電圧が所定の値より低くなった状態が消去された状態
であり、“１”の状態と呼ばれる。Referring to FIG. 10, an FN (Fowler-Nordheim) tunnel phenomenon is used for an erasing operation of a flash memory. First, 10-12 V is applied to the source region 102B.
Voltage is applied to the control gate electrode 106.
Is set to the ground potential, and the drain region 102A is kept in a floating state. Due to the electric field generated by the voltage applied to the source region 102B, the electrons in the floating gate electrode 104 pass through the thin insulating layer 103 by the FN tunnel phenomenon. As the electrons in the floating gate electrode 104 are extracted in this manner, the threshold voltage Vth of the memory cell decreases. The state where the threshold voltage becomes lower than the predetermined value is the erased state, and is called the state of “1”.
【００１１】さらに、読出動作については、図８におい
て、コントロールゲート電極１０６に５Ｖ程度の電圧、
ドレイン領域１０２に１〜２Ｖ程度の電圧が印加され
る。そのとき、メモリセルＭＣのチャネル領域に電流が
流れるかどうか、すなわちメモリセルＭＣがＯＮ状態か
ＯＦＦ状態かによって上記した“１”、“０”の判定が
行なわれる。これにより情報の読出が行なわれる。In the read operation, a voltage of about 5 V is applied to the control gate electrode 106 in FIG.
A voltage of about 1 to 2 V is applied to the drain region 102. At this time, the determination of “1” or “0” is performed depending on whether a current flows in the channel region of the memory cell MC, that is, whether the memory cell MC is in the ON state or the OFF state. Thereby, information is read.
【００１２】[0012]
【発明が解決しようとする課題】しかしながら、従来の
フラッシュメモリでは、図８において保護膜としてシリ
コン窒化膜１１９を用いることによりフラッシュメモリ
のデータが失われるという問題点があった。以下、その
ことについて詳細に説明する。However, the conventional flash memory has a problem that the data in the flash memory is lost by using the silicon nitride film 119 as the protective film in FIG. Hereinafter, this will be described in detail.
【００１３】シリコン窒化膜は立体的な格子構造をとる
ため、平面的な格子構造をとるシリコン酸化膜よりも原
子間距離が短い（つまり密度が高い）。このため、シリ
コン窒化膜は、シリコン酸化膜と比較してＨ2Ｏ分子が
通りにくく、高い耐湿性を有する。よって、図８に示す
ように最上層に耐湿性の保護膜としてシリコン窒化膜１
１９が用いられる。Since the silicon nitride film has a three-dimensional lattice structure, the interatomic distance is shorter (that is, the density is higher) than that of a silicon oxide film having a planar lattice structure. Therefore, the silicon nitride film is less likely to pass H 2 O molecules than the silicon oxide film, and has high moisture resistance. Therefore, as shown in FIG. 8, the silicon nitride film 1 is formed on the uppermost layer as a moisture-resistant protective film.
19 is used.
【００１４】このシリコン窒化膜は通常、ＳｉＨ4、Ｎ
Ｈ3、Ｎ2ガスを用いて成膜される。この際に、９００ｃ
ｃ程度の大量流量で導入されるＮＨ3が分解し、それに
より発生したＨ2が成膜中のシリコン窒化膜内に取込ま
れる。このため、シリコン窒化膜の成膜後に、その取込
まれたＨ+がシリコン窒化膜から放出され、図８に示す
ように下層側へ拡散する。Ｈ+がフローティングゲート
電極１０４近傍にまで拡散すると、図１１に示すように
フローティングゲート電極１０４中の電荷（ｅ -）がＨ+
によりトラップ（捕獲）されてしまう。これにより、フ
ローティングゲート電極１０４中の電荷数が少なくなる
ため、メモリトランジスタのしきい値電圧Ｖｔｈが変動
してしまい、結果としてデータが破壊されてしまう。This silicon nitride film is usually made of SiHFour, N
HThree, NTwoThe film is formed using a gas. At this time, 900c
NH introduced at a large flow rate of about cThreeDecomposes into it
H generated fromTwoIs taken into the silicon nitride film being formed
It is. Therefore, after the silicon nitride film is formed,
H+Is released from the silicon nitride film, as shown in FIG.
To the lower layer side. H+Is a floating gate
When diffused to the vicinity of the electrode 104, as shown in FIG.
The charge (e) in the floating gate electrode 104 -) Is H+
Is trapped. This allows
The number of charges in the loading gate electrode 104 decreases
Therefore, the threshold voltage Vth of the memory transistor fluctuates.
Data is destroyed as a result.
【００１５】それゆえ、本発明の目的は、最上層保護膜
のシリコン窒化膜から放出されたＨ +によってデータが
破壊されることを防止できる不揮発性半導体記憶装置お
よびその製造方法を提供することである。Therefore, an object of the present invention is to provide an uppermost protective film.
Released from the silicon nitride film +Data
Non-volatile semiconductor memory devices and
And a method for producing the same.
【００１６】[0016]
【課題を解決するための手段】本発明の不揮発性半導体
記憶装置は、データを電気的に消去および書込可能な不
揮発性半導体記憶装置であって、メモリセルと、シリコ
ン窒化膜と、シリコン酸化膜とを備えている。メモリセ
ルは、電荷蓄積電極層とその電荷蓄積電極層上に形成さ
れた制御電極層とを有している。シリコン窒化膜は、保
護層としてメモリセル上に形成されている。シリコン酸
化膜は、シリコン窒化膜から生じた水素が電荷蓄積電極
層側へ拡散するのを防止するために、シリコン窒化膜と
電荷蓄積電極層との間に、プラズマを用いた化学気相成
長法で形成されている。SUMMARY OF THE INVENTION A nonvolatile semiconductor memory device according to the present invention is a nonvolatile semiconductor memory device capable of electrically erasing and writing data, comprising a memory cell, a silicon nitride film, and a silicon oxide film. And a membrane. The memory cell has a charge storage electrode layer and a control electrode layer formed on the charge storage electrode layer. The silicon nitride film is formed on the memory cell as a protective layer. The silicon oxide film is formed by a chemical vapor deposition method using plasma between the silicon nitride film and the charge storage electrode layer in order to prevent hydrogen generated from the silicon nitride film from diffusing toward the charge storage electrode layer. It is formed with.
【００１７】本発明の不揮発性半導体記憶装置では、シ
リコン酸化膜がプラズマを用いた化学気相成長法で形成
されている。このシリコン酸化膜は、ＳｉＯ2の化学量
論的組成よりもシリコンを過剰に含んでいるため、シリ
コン酸化膜中のシリコンのダングリングボンド（未結合
手）が増加する。このダングリングボンドは水素や水分
をトラップする作用がある。このため、このシリコン酸
化膜をシリコン窒化膜と電荷蓄積電極層との間に配置す
ることにより、シリコン窒化膜から生じた水素をシリコ
ン酸化膜内に取込むことができる。よって、電荷蓄積電
極層側へ水素が拡散することを防止することができるた
め、メモリセルのデータが破壊されることは防止され
る。In the nonvolatile semiconductor memory device of the present invention, the silicon oxide film is formed by a chemical vapor deposition method using plasma. Since this silicon oxide film contains silicon in excess of the stoichiometric composition of SiO 2 , dangling bonds of silicon in the silicon oxide film increase. This dangling bond has an effect of trapping hydrogen and moisture. Therefore, by disposing this silicon oxide film between the silicon nitride film and the charge storage electrode layer, hydrogen generated from the silicon nitride film can be taken into the silicon oxide film. Therefore, it is possible to prevent hydrogen from diffusing toward the charge storage electrode layer side, thereby preventing data in the memory cell from being destroyed.
【００１８】上記の不揮発性半導体記憶装置において好
ましくは、シリコン酸化膜は、ＳｉＯ2の化学量論的組
成よりもシリコンを過剰に含んでいる。Preferably, in the above-described nonvolatile semiconductor memory device, the silicon oxide film contains silicon in excess of the stoichiometric composition of SiO 2 .
【００１９】これにより、シリコンのダングリングボン
ドが増加して水素をトラップしやすくなるため、メモリ
セルのデータの破壊を防止することができる。As a result, dangling bonds of silicon are increased and hydrogen is easily trapped, so that data in a memory cell can be prevented from being destroyed.
【００２０】上記の不揮発性半導体記憶装置において好
ましくは、シリコン酸化膜は、電荷蓄積電極層と制御電
極層との各側壁に接して形成された側壁スペーサ形状か
らなる。Preferably, in the above-described nonvolatile semiconductor memory device, the silicon oxide film has a side wall spacer shape formed in contact with each side wall of the charge storage electrode layer and the control electrode layer.
【００２１】これにより、電荷蓄積電極層の側壁にて水
素をシリコン酸化膜内に取込むことができるため、デー
タの破壊を防止することができる。Thus, hydrogen can be taken into the silicon oxide film on the side wall of the charge storage electrode layer, so that data destruction can be prevented.
【００２２】上記の不揮発性半導体記憶装置において好
ましくは、シリコン酸化膜は、最上層の層間絶縁層であ
る。Preferably, in the above-described nonvolatile semiconductor memory device, the silicon oxide film is an uppermost interlayer insulating layer.
【００２３】これにより、最上部にて水素をシリコン酸
化膜内に取込むことができ、データの破壊を防止するこ
とができる。Thereby, hydrogen can be taken into the silicon oxide film at the uppermost portion, and data destruction can be prevented.
【００２４】上記の不揮発性半導体記憶装置において好
ましくは、シリコン酸化膜は、最上層の層間絶縁層より
も下層に位置する層間絶縁層である。In the above nonvolatile semiconductor memory device, preferably, the silicon oxide film is an interlayer insulating layer located below the uppermost interlayer insulating layer.
【００２５】これにより、最上部以外の層間絶縁層にて
水素をシリコン酸化膜内に取込むことができ、データの
破壊を防止することができる。As a result, hydrogen can be taken into the silicon oxide film in the interlayer insulating layer other than the uppermost layer, and data destruction can be prevented.
【００２６】本発明の不揮発性半導体記憶装置の製造方
法は、データを電気的に消去および書込可能な不揮発性
半導体記憶装置の製造方法であって、以下の工程を備え
ている。まず電荷蓄積電極層と電荷蓄積電極層上の制御
電極層とを有するメモリセルが形成される。そしてメモ
リセルの側部または上部に、プラズマを用いた化学気相
成長法でシリコン酸化膜が形成される。そしてシリコン
酸化膜上にシリコン窒化膜が形成される。A method for manufacturing a nonvolatile semiconductor memory device according to the present invention is a method for manufacturing a nonvolatile semiconductor memory device capable of electrically erasing and writing data, and includes the following steps. First, a memory cell having a charge storage electrode layer and a control electrode layer on the charge storage electrode layer is formed. Then, a silicon oxide film is formed on the side or upper portion of the memory cell by a chemical vapor deposition method using plasma. Then, a silicon nitride film is formed on the silicon oxide film.
【００２７】本発明の不揮発性半導体記憶装置の製造方
法では、シリコン酸化膜は、プラズマを用いた化学気相
成長法で形成されるため、ＳｉＯ2の化学量論的組成よ
りもシリコンを過剰に含み、その分だけシリコンのダン
グリングボンドが増加する。このダングリングボンドは
水素や水分をトラップする作用がある。よって、このシ
リコン酸化膜をシリコン窒化膜と電荷蓄積電極層との間
に配置することにより、シリコン窒化膜から放出された
水素をこのシリコン酸化膜内に取込むことができ、それ
により電荷蓄積電極層側へ水素が拡散することが防止で
きる。したがって、メモリのデータの破壊が防止でき
る。In the method of manufacturing a nonvolatile semiconductor memory device according to the present invention, since the silicon oxide film is formed by a chemical vapor deposition method using plasma, silicon is excessively added to the stoichiometric composition of SiO 2. And dangling bonds of silicon are increased by that amount. This dangling bond has an effect of trapping hydrogen and moisture. Therefore, by arranging the silicon oxide film between the silicon nitride film and the charge storage electrode layer, hydrogen released from the silicon nitride film can be taken into the silicon oxide film. Diffusion of hydrogen to the layer side can be prevented. Therefore, destruction of data in the memory can be prevented.
【００２８】上記の製造方法において好ましくは、シリ
コン酸化膜を形成する工程は、電荷蓄積電極層と制御電
極層とを覆うようにプラズマを用いて化学気相成長法で
シリコン酸化膜を形成する工程と、シリコン酸化膜を異
方的にエッチングすることで電荷蓄積電極層と制御電極
層との両側壁に接する部分に側壁スペーサ状のシリコン
酸化膜を残存させる工程とを有する。Preferably, in the above manufacturing method, the step of forming a silicon oxide film is a step of forming a silicon oxide film by chemical vapor deposition using plasma so as to cover the charge storage electrode layer and the control electrode layer. And a step of anisotropically etching the silicon oxide film to leave a silicon oxide film in the form of a side wall spacer at a portion in contact with both side walls of the charge storage electrode layer and the control electrode layer.
【００２９】これにより、電荷蓄積電極層の側壁にて水
素をシリコン酸化膜内に取込むことができ、データの破
壊を防止することができる。Thus, hydrogen can be taken into the silicon oxide film on the side wall of the charge storage electrode layer, and data destruction can be prevented.
【００３０】[0030]
【発明の実施の形態】以下、本発明の実施の形態につい
て図に基づいて説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００３１】図１は、本発明の一実施の形態における不
揮発性半導体記憶装置の構成を概略的に示す断面図であ
る。図１を参照して、シリコン基板１の表面に、フラッ
シュメモリのメモリセルＭＣが複数個形成されている。
メモリセルＭＣは、１対のソース／ドレイン領域２と、
フローティングゲート電極４と、コントロールゲート電
極６とを有している。FIG. 1 is a sectional view schematically showing a configuration of a nonvolatile semiconductor memory device according to one embodiment of the present invention. Referring to FIG. 1, on a surface of a silicon substrate 1, a plurality of memory cells MC of a flash memory are formed.
The memory cell MC includes a pair of source / drain regions 2 and
It has a floating gate electrode 4 and a control gate electrode 6.
【００３２】１対のソース／ドレイン領域２は、シリコ
ン基板１の表面に所定の距離を隔てて形成されており、
比較的低濃度の不純物領域２ａと比較的高濃度の不純物
領域２ｂとからなるＬＤＤ構造を有している。フローテ
ィングゲート電極４は、この１対のソース／ドレイン領
域２に挟まれる領域上に絶縁層３を介在して形成されて
いる。コントロールゲート電極６は、フローティングゲ
ート電極４上に絶縁層５を介在して延びるように形成さ
れている。A pair of source / drain regions 2 are formed on the surface of silicon substrate 1 at a predetermined distance.
It has an LDD structure including a relatively low concentration impurity region 2a and a relatively high concentration impurity region 2b. The floating gate electrode 4 is formed on a region between the pair of source / drain regions 2 with the insulating layer 3 interposed. Control gate electrode 6 is formed to extend on floating gate electrode 4 with insulating layer 5 interposed.
【００３３】コントロールゲート電極６上には絶縁層７
が形成されている。フローティングゲート電極４とコン
トロールゲート電極６との側壁を覆うようにサイドウォ
ールスペーサ状の側壁絶縁層８が形成されている。この
側壁絶縁層８は、プラズマを用いた化学気相成長法によ
り形成されたシリコン酸化膜（以下、ｐ−ＳｉＯ2膜と
する）で形成されている。このｐ−ＳｉＯ2膜はＳｉＯ2
の化学量論的組成（Ｏ／Ｓｉ＝２．０）よりシリコンを
過剰に含んでいる。An insulating layer 7 is formed on the control gate electrode 6.
Are formed. A side wall insulating layer 8 in the form of a side wall spacer is formed so as to cover the side walls of the floating gate electrode 4 and the control gate electrode 6. The sidewall insulating layer 8 is formed of a silicon oxide film (hereinafter, referred to as a p-SiO 2 film) formed by a chemical vapor deposition method using plasma. This p-SiO 2 film is made of SiO 2
Contains silicon in excess of the stoichiometric composition (O / Si = 2.0).
【００３４】このメモリセルＭＣ上を覆うように、ｐ−
ＳｉＯ2膜９と、ボロン（Ｂ）およびリン（Ｐ）が導入
されたＴＥＯＳ酸化膜（以下、ＢＰＴＥＯＳ膜とする）
１０と、ｐ−ＳｉＯ2膜１１とが積層して形成されてい
る。これらの絶縁層９、１０、１１にはコンタクトホー
ル１２が形成されており、そのコンタクトホール１２内
にはプラグ層１３が埋込まれている。このプラズマ層１
３に接するようにアルミニウム（Ａｌ）などよりなる配
線層１４が形成されている。In order to cover the memory cell MC, p-
SiO 2 film 9 and TEOS oxide film into which boron (B) and phosphorus (P) are introduced (hereinafter referred to as BPTEOS film)
10 and a p-SiO 2 film 11 are laminated. Contact holes 12 are formed in these insulating layers 9, 10 and 11, and plug layers 13 are embedded in the contact holes 12. This plasma layer 1
A wiring layer 14 made of aluminum (Al) or the like is formed so as to be in contact with 3.
【００３５】この配線層１４上を覆うようにｐ−ＳｉＯ
2膜１５と、ＳＯＧ（Spin on Glass）１６と、ｐ−Ｓｉ
Ｏ2膜１７とが積層して形成されている。このｐ−Ｓｉ
Ｏ2膜１７上には所望の形状にパターニングされたＡｌ
などよりなる配線層１８が形成されている。The p-SiO 2 is formed so as to cover the wiring layer 14.
2 film 15, SOG (Spin on Glass) 16, p-Si
An O 2 film 17 is formed by lamination. This p-Si
Al on the O 2 film 17 is patterned into a desired shape.
A wiring layer 18 is formed.
【００３６】この配線層１８上を覆うように、ｐ−Ｓｉ
Ｏ2膜１９と、ＳＯＧ膜２０と、ｐ−ＳｉＯ2膜２１とが
積層して形成されている。これらの絶縁層１９、２０、
２１にはコンタクトホール２２が形成されている。In order to cover the wiring layer 18, p-Si
The O 2 film 19, the SOG film 20, and the p-SiO 2 film 21 are formed by lamination. These insulating layers 19, 20,
A contact hole 22 is formed in 21.
【００３７】このコンタクトホール２２を通じて配線層
１８と電気的に接続するようにＡｌなどよりなる配線層
２３が形成されている。この配線層２３上を覆うよう
に、耐湿性の保護膜としてシリコン窒化膜２４が形成さ
れている。A wiring layer 23 made of Al or the like is formed so as to be electrically connected to wiring layer 18 through contact hole 22. A silicon nitride film 24 is formed as a moisture-resistant protective film so as to cover the wiring layer 23.
【００３８】このシリコン窒化膜２４は、たとえばプラ
ズマを用いた化学気相成長法により形成されたシリコン
窒化膜（以下、ｐ−ＳｉＮ膜とする）よりなっている。The silicon nitride film 24 is made of, for example, a silicon nitride film (hereinafter referred to as a p-SiN film) formed by a chemical vapor deposition method using plasma.
【００３９】次に、本実施の形態の製造方法について説
明する。図２〜図７は、本発明の一実施の形態における
不揮発性半導体記憶装置の製造方法を工程順に示す概略
断面図である。図２を参照して、シリコン基板１の表面
上に絶縁層３を介在してフローティングゲート電極４が
形成される。このフローティングゲート電極４上に絶縁
層５を介在して延在するようにコントロールゲート電極
６と絶縁層７とが形成される。このコントロールゲート
電極６などをマスクとして不純物を注入することによ
り、シリコン基板１の表面に比較的低濃度の不純物領域
２ａが形成される。表面全面に化学気相成長（ＣＶＤ）
装置を用いて４００℃、ＨＦ／ＬＦ＝１９０／１５０
Ｗ、１．５Ｔｏｒｒの条件で、ｐ−ＳｉＯ2膜８が１５
００Åまたは１８００Å程度または１５００Å〜１８０
０Åの膜厚で成膜される。このｐ−ＳｉＯ2膜８に異方
性のドライエッチングが施される。Next, the manufacturing method of the present embodiment will be described. 2 to 7 are schematic cross-sectional views showing a method for manufacturing a nonvolatile semiconductor memory device according to an embodiment of the present invention in the order of steps. Referring to FIG. 2, floating gate electrode 4 is formed on the surface of silicon substrate 1 with insulating layer 3 interposed. Control gate electrode 6 and insulating layer 7 are formed on floating gate electrode 4 so as to extend with insulating layer 5 interposed. By implanting impurities using the control gate electrode 6 and the like as a mask, a relatively low concentration impurity region 2a is formed on the surface of the silicon substrate 1. Chemical vapor deposition (CVD) over the entire surface
400 ° C. using an apparatus, HF / LF = 190/150
Under the conditions of W and 1.5 Torr, the p-SiO 2
About 00Å or 1800Å or 1500Å-180
The film is formed with a thickness of 0 °. This p-SiO 2 film 8 is subjected to anisotropic dry etching.
【００４０】図３を参照して、これにより、ｐ−ＳｉＯ
2膜８はフローティングゲート電極４とコントロールゲ
ート電極６との両側壁に接するようにサイドウォールス
ペーサ状に残存され、側壁絶縁層８となる。コントロー
ルゲート電極６、側壁絶縁層８などをマスクとして不純
物を注入することにより、シリコン基板１の表面に比較
的高濃度の不純物領域２ｂが形成され、側壁絶縁層８と
なる。この比較的低濃度の不純物領域２ａと比較的高濃
度の不純物領域２ｂとによりＬＤＤ構造を有する１対の
ソース／ドレイン領域２が形成される。Referring to FIG. 3, this results in p-SiO
The two films 8 are left in the form of side wall spacers so as to be in contact with both side walls of the floating gate electrode 4 and the control gate electrode 6, and become the side wall insulating layer 8. By implanting impurities using the control gate electrode 6, the sidewall insulating layer 8, and the like as a mask, a relatively high-concentration impurity region 2b is formed on the surface of the silicon substrate 1, and becomes the sidewall insulating layer 8. The pair of source / drain regions 2 having the LDD structure are formed by the relatively low concentration impurity region 2a and the relatively high concentration impurity region 2b.
【００４１】図４を参照して、表面全面を覆うようにｐ
−ＳｉＯ2膜９が上述のｐ−ＳｉＯ2膜８と同様の条件で
５００Å程度の膜厚で成膜される。このｐ−ＳｉＯ2膜
９上にＢＰＴＥＯＳ酸化膜１０がたとえば８０００Å程
度の膜厚で形成され、その上にｐ−ＳｉＯ2膜１１が１
０００Å程度の膜厚で成膜される。Referring to FIG. 4, p is set to cover the entire surface.
An SiO 2 film 9 is formed with a thickness of about 500 ° under the same conditions as the p-SiO 2 film 8 described above. A BPTEOS oxide film 10 is formed on this p-SiO 2 film 9 to a thickness of, for example, about 8000 °, and a p-SiO 2 film 11
The film is formed to a thickness of about 000 °.
【００４２】この後、これらの絶縁層９、１０、１１
に、通常の写真整版技術およびエッチング技術によりコ
ンタクトホール１２が形成される。このコンタクトホー
ル１２内を埋込むようにプラグ層１３が形成される。Thereafter, these insulating layers 9, 10, 11
Then, a contact hole 12 is formed by ordinary photolithography and etching techniques. Plug layer 13 is formed so as to fill contact hole 12.
【００４３】図５を参照して、ｐ−ＳｉＯ2膜１１上に
Ａｌなどよりなる膜１４が堆積された後、通常の写真整
版技術およびエッチング技術によりパターニングされ、
Ａｌなどよりなる配線層１４が形成される。Referring to FIG. 5, after a film 14 made of Al or the like is deposited on p-SiO 2 film 11, it is patterned by ordinary photolithography and etching techniques.
A wiring layer 14 made of Al or the like is formed.
【００４４】図６を参照して、配線層１４上を覆うよう
にｐ−ＳｉＯ2膜１５が２０００Å程度の膜厚で成膜さ
れる。このｐ−ＳｉＯ2膜１５上にＳＯＧ膜１６が塗布
され、その上にｐ−ＳｉＯ2膜１７が６０００Å程度の
膜厚で成膜される。Referring to FIG. 6, a p-SiO 2 film 15 is formed to a thickness of about 2000 ° so as to cover wiring layer 14. An SOG film 16 is applied on the p-SiO 2 film 15, and a p-SiO 2 film 17 is formed thereon with a thickness of about 6000 °.
【００４５】図７を参照して、ｐ−ＳｉＯ2膜１７上に
Ａｌなどよりなる膜が堆積された後、通常の写真整版技
術およびエッチング技術によりパターニングされ、Ａｌ
などよりなる配線層１８が形成される。この配線層１８
を覆うように図６で説明した工程を繰返すことにより、
ｐ−ＳｉＯ2膜１９、ＳＯＧ膜２０およびｐ−ＳｉＯ2膜
２１が積層して形成される。[0045] With reference to FIG. 7, after the film made of Al or the like on the p-SiO 2 film 17 is deposited, patterned by conventional photo johnsongrass and etching techniques, Al
Then, a wiring layer 18 made of, for example, is formed. This wiring layer 18
By repeating the process described with reference to FIG.
The p-SiO 2 film 19, the SOG film 20, and the p-SiO 2 film 21 are formed by lamination.
【００４６】この後、コンタクトホール２２が形成さ
れ、このコンタクトホール２２を通じて配線層２３と電
気的に接続されたＡｌなどよりなる配線層２３が形成さ
れる。この配線層２３上を覆うようにシリコン窒化膜膜
２４が、たとえばプラズマを用いた化学気相成長方法に
より形成される。これにより、図１に示す多層配線構造
を有する本実施の形態の不揮発性半導体記憶装置が完成
する。Thereafter, a contact hole 22 is formed, and a wiring layer 23 made of Al or the like electrically connected to the wiring layer 23 through the contact hole 22 is formed. A silicon nitride film 24 is formed to cover the wiring layer 23 by, for example, a chemical vapor deposition method using plasma. Thereby, the nonvolatile semiconductor memory device of the present embodiment having the multilayer wiring structure shown in FIG. 1 is completed.
【００４７】本実施の形態では、図１を参照して、ｐ−
ＳｉＯ2膜８、９、１１、１５、１７、１９、２１がシ
リコン窒化膜２４とフローティングゲート４との間に形
成されている。このｐ−ＳｉＯ2膜はＳｉＯ2の化学量論
的組成（Ｏ／Ｓｉ＝２．０）よりもシリコンを過剰に含
んでおり、その分だけシリコンのダングリングボンドが
増加する。このダングリングボンドは水素や水分をトラ
ップする作用がある。よって、ｐ−ＳｉＯ2膜をシリコ
ン窒化膜とフローティングゲート電極４との間に配置す
ることにより、シリコン窒化膜２４から放出された水素
をこのｐ−ＳｉＯ2膜内に取込むことができる。それに
より、フローティングゲート電極４側へ水素が拡散する
ことが防止でき、メモリセルＭＣのデータの破壊を防止
することができる。In the present embodiment, referring to FIG.
SiO 2 films 8, 9, 11, 15, 17, 19 and 21 are formed between the silicon nitride film 24 and the floating gate 4. This p-SiO 2 film contains silicon in excess of the stoichiometric composition of SiO 2 (O / Si = 2.0), and the dangling bond of silicon increases by that much. This dangling bond has an effect of trapping hydrogen and moisture. Therefore, by arranging the p-SiO 2 film between the silicon nitride film and the floating gate electrode 4, hydrogen released from the silicon nitride film 24 can be taken into the p-SiO 2 film. Thereby, diffusion of hydrogen to the floating gate electrode 4 side can be prevented, and destruction of data in the memory cell MC can be prevented.
【００４８】またフローティングゲート電極４の側壁に
位置する側壁絶縁層８にｐ−ＳｉＯ 2膜を用いることに
より、フローティングゲート電極４の側壁において水素
をｐ−ＳｉＯ2膜内に取込むことができ、メモリセルＭ
Ｃのデータへの破壊を防止することができる。On the side wall of floating gate electrode 4
P-SiO is applied to the located sidewall insulating layer 8. TwoUsing a membrane
Therefore, hydrogen on the side wall of the floating gate electrode 4
To p-SiOTwoMemory cell M
C can be prevented from being destroyed.
【００４９】また最上層絶縁層２１にｐ−ＳｉＯ2膜を
用いることにより、シリコン窒化膜２４に最も近い最上
部において水素をｐ−ＳｉＯ2膜内に取込むことがで
き、メモリセルＭＣのデータの破壊を防止することがで
きる。By using a p-SiO 2 film for the uppermost insulating layer 21, hydrogen can be taken into the p-SiO 2 film at the uppermost portion closest to the silicon nitride film 24, and the data of the memory cell MC can be stored. Can be prevented from being destroyed.
【００５０】また、最上部よりも下層の絶縁層９、１
１、１５、１７、１９にｐ−ＳｉＯ2膜を用いることに
より、これらの部分においても水素をｐ−ＳｉＯ2膜内
に取込むことができ、メモリセルＭＣのデータの破壊を
防止することができる。The insulating layers 9 and 1 below the uppermost part
By using p-SiO 2 films for 1, 15, 17, and 19, hydrogen can be taken into the p-SiO 2 film even in these portions, and the data in the memory cell MC can be prevented from being destroyed. it can.
【００５１】また上記の各絶縁層をｐ−ＳｉＯ2膜とす
ることの組合せにより、データの破壊を大幅に低減する
ことができる。The destruction of data can be greatly reduced by combining the above-mentioned insulating layers with p-SiO 2 films.
【００５２】また、従来例においてＴＥＯＳ酸化膜が用
いられていた膜すべてをｐ−ＳｉＯ 2膜に変えることに
より、データの破壊の防止効果をより一層高めることが
できる。In the conventional example, a TEOS oxide film is used.
P-SiO TwoTo turn it into a membrane
More effective in preventing data corruption.
it can.
【００５３】なお本実施の形態においては、シリコン窒
化膜２４がｐ−ＳｉＮ膜である場合について説明した
が、これに限られず他の方法で製造されたシリコン窒化
膜が用いられてもよい。In this embodiment, the case where the silicon nitride film 24 is a p-SiN film has been described. However, the present invention is not limited to this, and a silicon nitride film manufactured by another method may be used.
【００５４】またコントロールゲート電極６上の絶縁層
７がｐ−ＳｉＯ2膜よりなっていてもよい。The insulating layer 7 on the control gate electrode 6 may be made of a p-SiO 2 film.
【００５５】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。The embodiments disclosed this time are to be considered in all respects as illustrative and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
【００５６】[0056]
【発明の効果】本発明の不揮発性半導体記憶装置では、
シリコン酸化膜がプラズマを用いた化学気相成長法で形
成されている。このシリコン酸化膜は、ＳｉＯ2の化学
量論的組成よりもシリコンを過剰に含んでいるため、シ
リコン酸化膜中のシリコンのダングリングボンドが増加
する。このダングリングボンドは水素や水分をトラップ
する作用がある。このため、このシリコン酸化膜をシリ
コン窒化膜と電荷蓄積電極層との間に配置することによ
り、シリコン窒化膜から生じた水素をシリコン酸化膜内
に取込むことができる。よって、電荷蓄積電極層側へ水
素が拡散することを防止することができるため、メモリ
セルのデータが破壊されることは防止される。According to the nonvolatile semiconductor memory device of the present invention,
A silicon oxide film is formed by a chemical vapor deposition method using plasma. Since the silicon oxide film contains silicon in excess of the stoichiometric composition of SiO 2 , dangling bonds of silicon in the silicon oxide film increase. This dangling bond has an effect of trapping hydrogen and moisture. Therefore, by disposing this silicon oxide film between the silicon nitride film and the charge storage electrode layer, hydrogen generated from the silicon nitride film can be taken into the silicon oxide film. Therefore, it is possible to prevent hydrogen from diffusing toward the charge storage electrode layer side, thereby preventing data in the memory cell from being destroyed.
【００５７】上記の不揮発性半導体記憶装置において好
ましくは、シリコン酸化膜は、ＳｉＯ2の化学量論的組
成よりもシリコンを過剰に含んでいる。これにより、シ
リコンのダングリングボンドが増加して水素をトラップ
しやすくなるため、メモリセルのデータの破壊を防止す
ることができる。Preferably, in the above-described nonvolatile semiconductor memory device, the silicon oxide film contains silicon in excess of the stoichiometric composition of SiO 2 . Accordingly, dangling bonds of silicon increase and hydrogen is easily trapped, so that data in a memory cell can be prevented from being destroyed.
【００５８】上記の不揮発性半導体記憶装置において好
ましくは、シリコン酸化膜は、電荷蓄積電極層と制御電
極層との各側壁に接して形成された側壁スペーサ形状か
らなる。これにより、電荷蓄積電極層の側壁にて水素を
シリコン酸化膜内に取込むことができるため、データの
破壊を防止することができる。In the nonvolatile semiconductor memory device described above, preferably, the silicon oxide film has a side wall spacer shape formed in contact with each side wall of the charge storage electrode layer and the control electrode layer. Thereby, hydrogen can be taken into the silicon oxide film on the side wall of the charge storage electrode layer, so that data destruction can be prevented.
【００５９】上記の不揮発性半導体記憶装置において好
ましくは、シリコン酸化膜は、最上層の層間絶縁層であ
る。これにより、最上部にて水素をシリコン酸化膜内に
取込むことができ、データの破壊を防止することができ
る。Preferably, in the above-mentioned nonvolatile semiconductor memory device, the silicon oxide film is an uppermost interlayer insulating layer. Thereby, hydrogen can be taken into the silicon oxide film at the uppermost portion, and data destruction can be prevented.
【００６０】上記の不揮発性半導体記憶装置において好
ましくは、シリコン酸化膜は、最上層の層間絶縁層より
も下層に位置する層間絶縁層である。これにより、最上
部以外の層間絶縁層にて水素をシリコン酸化膜内に取込
むことができ、データの破壊を防止することができる。In the nonvolatile semiconductor memory device described above, preferably, the silicon oxide film is an interlayer insulating layer located below the uppermost interlayer insulating layer. As a result, hydrogen can be taken into the silicon oxide film in the interlayer insulating layer other than the uppermost layer, and data destruction can be prevented.
【００６１】本発明の不揮発性半導体記憶装置の製造方
法では、シリコン酸化膜は、プラズマを用いた化学気相
成長法で形成されるため、ＳｉＯ2の化学量論的組成よ
りもシリコンを過剰に含み、その分だけシリコンのダン
グリングボンドが増加する。このダングリングボンドは
水素や水分をトラップする作用がある。よって、このシ
リコン酸化膜をシリコン窒化膜と電荷蓄積電極層との間
に配置することにより、シリコン窒化膜から放出された
水素をこのシリコン酸化膜内に取込むことができ、それ
により電荷蓄積電極層側へ水素が拡散することが防止で
きる。したがって、メモリのデータの破壊が防止でき
る。In the method of manufacturing a nonvolatile semiconductor memory device according to the present invention, since the silicon oxide film is formed by the chemical vapor deposition method using plasma, silicon is excessively added to the stoichiometric composition of SiO 2. And dangling bonds of silicon are increased by that amount. This dangling bond has an effect of trapping hydrogen and moisture. Therefore, by arranging the silicon oxide film between the silicon nitride film and the charge storage electrode layer, hydrogen released from the silicon nitride film can be taken into the silicon oxide film. Diffusion of hydrogen to the layer side can be prevented. Therefore, destruction of data in the memory can be prevented.
【００６２】上記の製造方法において好ましくは、シリ
コン酸化膜を形成する工程は、電荷蓄積電極層と制御電
極層とを覆うようにプラズマを用いて化学気相成長法で
シリコン酸化膜を形成する工程と、シリコン酸化膜を異
方的にエッチングすることで電荷蓄積電極層と制御電極
層との両側壁に接する部分に側壁スペーサ状のシリコン
酸化膜を残存させる工程とを有する。これにより、電荷
蓄積電極層の側壁にて水素をシリコン酸化膜内に取込む
ことができ、データの破壊を防止することができる。Preferably, in the above manufacturing method, the step of forming a silicon oxide film is a step of forming a silicon oxide film by chemical vapor deposition using plasma so as to cover the charge storage electrode layer and the control electrode layer. And a step of anisotropically etching the silicon oxide film to leave a silicon oxide film in the form of a side wall spacer at a portion in contact with both side walls of the charge storage electrode layer and the control electrode layer. Thereby, hydrogen can be taken into the silicon oxide film on the side wall of the charge storage electrode layer, and data destruction can be prevented.
【図１】 本発明の一実施の形態における不揮発性半導
体記憶装置の構成を概略的に示す断面図である。FIG. 1 is a sectional view schematically showing a configuration of a nonvolatile semiconductor memory device according to an embodiment of the present invention.
【図２】 本発明の一実施の形態における不揮発性半導
体記憶装置の製造方法の第１工程を示す概略断面図であ
る。FIG. 2 is a schematic sectional view showing a first step of a method for manufacturing a nonvolatile semiconductor memory device according to one embodiment of the present invention.
【図３】 本発明の一実施の形態における不揮発性半導
体記憶装置の製造方法の第２工程を示す概略断面図であ
る。FIG. 3 is a schematic cross-sectional view showing a second step of the method for manufacturing a nonvolatile semiconductor memory device according to one embodiment of the present invention.
【図４】 本発明の一実施の形態における不揮発性半導
体記憶装置の製造方法の第３工程を示す概略断面図であ
る。FIG. 4 is a schematic cross-sectional view showing a third step of the method for manufacturing a nonvolatile semiconductor memory device according to one embodiment of the present invention.
【図５】 本発明の一実施の形態における不揮発性半導
体記憶装置の製造方法の第４工程を示す概略断面図であ
る。FIG. 5 is a schematic sectional view showing a fourth step of the method for manufacturing the nonvolatile semiconductor memory device according to one embodiment of the present invention;
【図６】 本発明の一実施の形態における不揮発性半導
体記憶装置の製造方法の第５工程を示す概略断面図であ
る。FIG. 6 is a schematic cross-sectional view showing a fifth step of the method for manufacturing a nonvolatile semiconductor memory device according to one embodiment of the present invention.
【図７】 本発明の一実施の形態における不揮発性半導
体記憶装置の製造方法の第６工程を示す概略断面図であ
る。FIG. 7 is a schematic sectional view showing a sixth step of the method for manufacturing the nonvolatile semiconductor memory device according to one embodiment of the present invention;
【図８】 従来の不揮発性半導体記憶装置の構成を概略
的に示す断面図である。FIG. 8 is a cross-sectional view schematically showing a configuration of a conventional nonvolatile semiconductor memory device.
【図９】 フラッシュメモリの書込動作を説明するため
の図である。FIG. 9 is a diagram for explaining a write operation of the flash memory.
【図１０】 フラッシュメモリの消去動作を説明するた
めの図である。FIG. 10 is a diagram for explaining an erasing operation of the flash memory.
【図１１】 水素によりフローティングゲート電極内の
電荷がトラップされる様子を説明するための断面図であ
る。FIG. 11 is a cross-sectional view illustrating a state in which charges in a floating gate electrode are trapped by hydrogen.
４ フローティングゲート電極、６ コントロールゲー
ト電極、８ 側壁絶縁層、９，１１，１５，１７，１
９，２１ ｐ−ＳｉＯ2膜、２４ シリコン窒化膜、Ｍ
Ｃ メモリセル。4 floating gate electrode, 6 control gate electrode, 8 sidewall insulating layer, 9, 11, 15, 17, 1
9,21 p-SiO 2 film, 24 silicon nitride film, M
C Memory cell.
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F001 AA01 AA25 AB08 AC02 AC06 AD17 AD90 AD94 AE02 AE03 AE08 AE40 AF06 AG03 AG21 AG40 5F083 EP02 EP23 EP63 EP68 ER02 ER05 ER09 ER14 ER16 ER21 ER22 GA25 GA30 JA17 JA36 JA56 JA60 MA06 MA19 NA08 PR21 ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) PR21
Claims (7)
不揮発性半導体記憶装置であって、 電荷蓄積電極層と前記電荷蓄積電極層上に形成された制
御電極層とを有するメモリセルと、 前記メモリセル上に形成された、保護層としてのシリコ
ン窒化膜と、 前記シリコン窒化膜から生じた水素が前記電荷蓄積電極
層側へ拡散するのを防止するために、前記シリコン窒化
膜と前記電荷蓄積電極層との間に、プラズマを用いた化
学気相成長法で形成されたシリコン酸化膜とを備えた、
不揮発性半導体記憶装置。1. A nonvolatile semiconductor memory device capable of electrically erasing and writing data, comprising: a memory cell having a charge storage electrode layer and a control electrode layer formed on the charge storage electrode layer; A silicon nitride film as a protective layer formed on the memory cell; and a silicon nitride film and the electric charge for preventing hydrogen generated from the silicon nitride film from diffusing toward the charge storage electrode layer. Between the storage electrode layer and a silicon oxide film formed by a chemical vapor deposition method using plasma,
Non-volatile semiconductor storage device.
量論的組成よりもシリコンを過剰に含んでいる、請求項
１に記載の不揮発性半導体記憶装置。2. The nonvolatile semiconductor memory device according to claim 1, wherein said silicon oxide film contains silicon in excess of the stoichiometric composition of SiO 2 .
極層と前記制御電極層との両側壁に接して形成された側
壁スペーサ形状を有する、請求項１または２に記載の不
揮発性半導体記憶装置。3. The nonvolatile semiconductor memory device according to claim 1, wherein said silicon oxide film has a side wall spacer shape formed in contact with both side walls of said charge storage electrode layer and said control electrode layer. .
縁層である、請求項１または２に記載の不揮発性半導体
記憶装置。4. The nonvolatile semiconductor memory device according to claim 1, wherein said silicon oxide film is an uppermost interlayer insulating layer.
縁層よりも下層に位置する層間絶縁層である、請求項１
または２に記載の不揮発性半導体記憶装置。5. The semiconductor device according to claim 1, wherein the silicon oxide film is an interlayer insulating layer located below an uppermost interlayer insulating layer.
Or the nonvolatile semiconductor memory device according to 2.
不揮発性半導体記憶装置の製造方法であって、 電荷蓄積電極層と前記電荷蓄積電極層上の制御電極層と
を有するメモリセルを形成する工程と、 前記メモリセルの側部または上部に、プラズマを用いた
化学気相成長法でシリコン酸化膜を形成する工程と、 前記シリコン酸化膜上にシリコン窒化膜を形成する工程
とを備えた、不揮発性半導体記憶装置の製造方法。6. A method of manufacturing a nonvolatile semiconductor memory device capable of electrically erasing and writing data, comprising forming a memory cell having a charge storage electrode layer and a control electrode layer on the charge storage electrode layer. Forming a silicon oxide film on a side or upper portion of the memory cell by a chemical vapor deposition method using plasma; and forming a silicon nitride film on the silicon oxide film. And a method of manufacturing a nonvolatile semiconductor memory device.
プラズマを用いた化学気相成長法でシリコン酸化膜を形
成する工程と、 前記シリコン酸化膜を異方的にエッチングすることで、
前記電荷蓄積電極層と前記制御電極層との両側壁に接す
る部分に側壁スペーサ状に前記シリコン酸化膜を残存さ
せる工程とを有する、請求項６に記載の不揮発性半導体
記憶装置の製造方法。7. The step of forming the silicon oxide film includes: covering the charge storage electrode layer and the control electrode layer.
Forming a silicon oxide film by a chemical vapor deposition method using plasma, and etching the silicon oxide film anisotropically,
7. The method for manufacturing a nonvolatile semiconductor memory device according to claim 6, further comprising: a step of leaving the silicon oxide film in a side wall spacer shape at a portion in contact with both side walls of the charge storage electrode layer and the control electrode layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11163738A JP2000353757A (en) | 1999-06-10 | 1999-06-10 | Nonvolatile semiconductor storage device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11163738A JP2000353757A (en) | 1999-06-10 | 1999-06-10 | Nonvolatile semiconductor storage device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000353757A true JP2000353757A (en) | 2000-12-19 |
Family
ID=15779747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11163738A Withdrawn JP2000353757A (en) | 1999-06-10 | 1999-06-10 | Nonvolatile semiconductor storage device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000353757A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004023559A1 (en) * | 2002-08-30 | 2004-03-18 | Fujitsu Amd Semiconductor Limited | Semiconductor storage device and its manufacturing method |
| JP2004193577A (en) * | 2002-12-12 | 2004-07-08 | Hynix Semiconductor Inc | Manufacturing method for semiconductor element |
| JP2007088018A (en) * | 2005-09-20 | 2007-04-05 | Renesas Technology Corp | Semiconductor device and its manufacturing method |
| JP2007516598A (en) * | 2003-07-11 | 2007-06-21 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | PECVD silicon-rich silicon oxide layer to reduce UV charging |
| JP2007258382A (en) * | 2006-03-22 | 2007-10-04 | Fujitsu Ltd | Semiconductor memory, and manufacturing method of semiconductor memory |
| KR100774444B1 (en) * | 2006-05-02 | 2007-11-08 | 한양대학교 산학협력단 | Method of forming passivation layer in nonvolatile polymer memory device |
| JP2009016688A (en) * | 2007-07-06 | 2009-01-22 | Sharp Corp | Method of manufacturing semiconductor device |
| JP2014120735A (en) * | 2012-12-19 | 2014-06-30 | Toshiba Corp | Nonvolatile semiconductor memory device |
| JP2016058601A (en) * | 2014-09-11 | 2016-04-21 | 株式会社東芝 | Semiconductor device |
-
1999
- 1999-06-10 JP JP11163738A patent/JP2000353757A/en not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004023559A1 (en) * | 2002-08-30 | 2004-03-18 | Fujitsu Amd Semiconductor Limited | Semiconductor storage device and its manufacturing method |
| KR100696272B1 (en) * | 2002-08-30 | 2007-03-19 | 스펜션 엘엘씨 | Semiconductor storage device and its manufacturing method |
| JP2004193577A (en) * | 2002-12-12 | 2004-07-08 | Hynix Semiconductor Inc | Manufacturing method for semiconductor element |
| JP4609980B2 (en) * | 2002-12-12 | 2011-01-12 | 株式会社ハイニックスセミコンダクター | Method for manufacturing flash memory device |
| JP2007516598A (en) * | 2003-07-11 | 2007-06-21 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | PECVD silicon-rich silicon oxide layer to reduce UV charging |
| JP4871127B2 (en) * | 2003-07-11 | 2012-02-08 | スパンション エルエルシー | Method for manufacturing semiconductor device and semiconductor device |
| JP2007088018A (en) * | 2005-09-20 | 2007-04-05 | Renesas Technology Corp | Semiconductor device and its manufacturing method |
| JP2007258382A (en) * | 2006-03-22 | 2007-10-04 | Fujitsu Ltd | Semiconductor memory, and manufacturing method of semiconductor memory |
| KR100774444B1 (en) * | 2006-05-02 | 2007-11-08 | 한양대학교 산학협력단 | Method of forming passivation layer in nonvolatile polymer memory device |
| JP2009016688A (en) * | 2007-07-06 | 2009-01-22 | Sharp Corp | Method of manufacturing semiconductor device |
| JP2014120735A (en) * | 2012-12-19 | 2014-06-30 | Toshiba Corp | Nonvolatile semiconductor memory device |
| JP2016058601A (en) * | 2014-09-11 | 2016-04-21 | 株式会社東芝 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8198667B2 (en) | Semiconductor memory device and method for manufacturing same | |
| JP3464414B2 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| JP5878797B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3240999B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| JP2007184323A (en) | Semiconductor device and its fabrication process | |
| JP2005506692A (en) | Double density core gate in SONOS flash memory | |
| US20140264537A1 (en) | Nonvolatile semiconductor storage device and method of manufacturing the same | |
| JP3389112B2 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| JP3399186B2 (en) | Manufacturing method of nonvolatile semiconductor memory device | |
| JP2009054942A (en) | Nonvolatile semiconductor storage device | |
| JP2000286349A (en) | Semiconductor device and manufacture thereof | |
| JP2000353757A (en) | Nonvolatile semiconductor storage device and manufacture thereof | |
| JP2008211022A (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| JP7089967B2 (en) | Semiconductor devices and their manufacturing methods | |
| JPH07130885A (en) | Semiconductor storage device and its manufacture | |
| JPH1065028A (en) | Nonvolatile semiconductor memory device and its manufacturing method | |
| JP2689921B2 (en) | Semiconductor nonvolatile memory device and method of manufacturing the same | |
| JP5132330B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
| JP3947041B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3173907B2 (en) | Nonvolatile memory element and method of manufacturing the same | |
| JP3837258B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
| JP2011009447A (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| JP4608815B2 (en) | Method for manufacturing nonvolatile semiconductor memory device | |
| JP2009147135A (en) | Nonvolatile semiconductor memory device and method of fabricating the same | |
| JP4077177B2 (en) | Manufacturing method of semiconductor memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |