JPH08340056A - Formation of silicon insulating film and semiconductor device - Google Patents
Formation of silicon insulating film and semiconductor deviceInfo
- Publication number
- JPH08340056A JPH08340056A JP14500495A JP14500495A JPH08340056A JP H08340056 A JPH08340056 A JP H08340056A JP 14500495 A JP14500495 A JP 14500495A JP 14500495 A JP14500495 A JP 14500495A JP H08340056 A JPH08340056 A JP H08340056A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- insulating film
- film
- forming
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、少なくとも窒素と酸素
とを含むシリコン系絶縁膜の形成方法に係り、さらに詳
しくは、所望のストレスリーク電流耐性を、膜に導入さ
れた窒素の濃度によって制御することを特徴とするシリ
コン系絶縁膜の形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a silicon-based insulating film containing at least nitrogen and oxygen. More specifically, desired stress leak current resistance is controlled by the concentration of nitrogen introduced into the film. And a method for forming a silicon-based insulating film.
【0002】[0002]
【従来の技術】フローティングゲート型フラッシュメモ
リでは、フローティングゲートに電荷を注入または放出
することで書き込み/消去が行われる。電荷の注入方法
は各種提案されているが、チャネルホットエレクトロン
(channel hot electron)注入法
や、トンネル酸化膜(ゲート絶縁膜とも言う)に高電界
を印加してFowler−Nordheim(FN)ト
ンネル電流を流し、電子を注入あるいは放出させる方法
が一般的である。2. Description of the Related Art In a floating gate type flash memory, writing / erasing is performed by injecting or releasing charges in a floating gate. Although various charge injection methods have been proposed, a channel hot electron injection method or a Fowler-Nordheim (FN) tunnel current is generated by applying a high electric field to a tunnel oxide film (also referred to as a gate insulating film). The method of flowing and injecting or releasing electrons is common.
【0003】このようにフラッシュメモリでは、書き込
み/消去毎にトンネル酸化膜に電流が流れる(すなわち
電子が通過する)ため、やがてトンネル酸化膜に捕獲準
位(トラップ)が新たに発生し、低い電界の印加でも容
易にリーク電流が流れるようになる。これはストレスリ
ーク電流と呼ばれ、酸化膜が薄いほど顕著に発生し(文
献:IEEE Tech. Dig. of IEDM 1988,
第424〜427頁)、フラッシュメモリの特性を劣化
させることが知られている(文献:IEEETech. Dig.
of IEDM 1990,第111〜114頁)。As described above, in the flash memory, a current flows through the tunnel oxide film (that is, electrons pass through) every time writing / erasing occurs, so that a trap level is newly generated in the tunnel oxide film and a low electric field is eventually generated. Even if the voltage is applied, the leak current easily flows. This is called a stress leak current, and it occurs remarkably as the oxide film becomes thinner (reference: IEEE Tech. Dig. Of IEDM 1988,
424 to 427), it is known that the characteristics of flash memory are deteriorated (reference: IEEE Tech. Dig.
of IEDM 1990, pp. 111-114).
【0004】すなわち、フラッシュメモリでは、高集積
化と共にトンネル酸化膜の薄膜化が要求されるが、それ
に伴ってストレスリーク電流は顕著となるため、電荷を
注入してもトラップの発生が抑制されるような薄い(1
0nm以下)トンネル酸化膜の開発が急務となってい
る。That is, in the flash memory, it is required that the tunnel oxide film be thinned as well as highly integrated, but the stress leak current becomes remarkable with it, so that the generation of traps is suppressed even when the charge is injected. Thin (1
The development of a tunnel oxide film is an urgent matter.
【0005】従来、このストレスリーク電流を抑制する
方法として、シリコン酸窒化方法(文献:Exteded Abs
t. of SSDM 1994, 第859〜861頁) 、超低水分
酸化方法(月刊Semiconductor World 1993.1 第117
〜122頁)、水素ラジカル水分酸化方法(半導体・集
積回路シンポジウム論文集1993.12、第128〜
133頁)等が報告されている。このうち、シリコン酸
窒化膜は比較的容易な抑制方法として多くの報告がなさ
れており、窒化処理時の雰囲気としては、一酸化二窒素
(N2 O)(文献:Exteded Abst. of SSDM 1994, 第
859〜861頁) や一酸化窒素(NO)(文献:Ext
eded Abst. of SSDM 1994, 第862〜864頁)を用
いるのが一般的である。Conventionally, as a method of suppressing this stress leak current, a silicon oxynitriding method (reference: Exteded Abs
t. of SSDM 1994, pp. 859-861, Ultra Low Moisture Oxidation Method (Monthly Semiconductor World 1993.1 117)
~ 122), hydrogen radical water oxidation method (Semiconductor / Integrated Circuit Symposium Proceedings 1993.12, 128-)
(Page 133) and the like are reported. Among them, many reports have been made on the silicon oxynitride film as a relatively easy suppression method, and as an atmosphere during the nitriding treatment, dinitrogen monoxide (N 2 O) (reference: Exteded Abst. Of SSDM 1994, (Pp. 859-861) and nitric oxide (NO) (Reference: Ext
eded Abst. of SSDM 1994, pp. 862-864).
【0006】[0006]
【発明が解決しようとする課題】上記のようにトンネル
酸化膜中のトラップに起因するフラッシュメモリの動作
不良のうち、最大の問題はストレスリーク電流である。
そして上述のように、シリコン酸窒化膜を用いてそれを
抑制する技術は公知である。しかし従来の報告では、ス
トレスリーク電流が原因で発生するフラッシュメモリの
動作不良を回避するためには、どの程度酸化膜に窒素を
導入しなければならないかが明らかにされていない。す
なわち、ストレスリーク電流が顕著に生じる5〜10n
mの膜厚において、酸化膜に導入された窒素の量と、ス
トレスリーク電流の抑制効果(耐性)との相関関係が不
明確である。Among the malfunctions of the flash memory caused by the traps in the tunnel oxide film as described above, the biggest problem is the stress leak current.
And, as described above, the technique of using a silicon oxynitride film to suppress it is known. However, the conventional reports do not clarify how much nitrogen must be introduced into the oxide film in order to avoid the malfunction of the flash memory caused by the stress leak current. That is, a stress leak current is significantly generated in 5 to 10 n
In the film thickness of m, the correlation between the amount of nitrogen introduced into the oxide film and the stress leak current suppressing effect (resistance) is unclear.
【0007】本発明は、このような実状に鑑みてなさ
れ、トランジスタ特性を低下させることなく、ストレス
リーク電流耐性を向上させることができ、特に不揮発性
半導体メモリ装置のゲート絶縁膜として用いて好適なシ
リコン系絶縁膜の形成方法を提供することを目的とす
る。The present invention has been made in view of the above circumstances, and can improve the resistance to stress leak current without deteriorating the transistor characteristics, and is particularly suitable for use as a gate insulating film of a nonvolatile semiconductor memory device. An object is to provide a method for forming a silicon-based insulating film.
【0008】[0008]
【課題を解決するための手段】上記課題を克服するため
に、本発明のシリコン系絶縁膜の形成方法は、シリコン
酸化膜を形成後、酸化窒素雰囲気中で該シリコン酸化膜
を窒化処理することにより、所望のストレスリーク電流
耐性を、膜に導入された窒素の濃度によって制御するこ
とを特徴とする。In order to overcome the above-mentioned problems, the method for forming a silicon-based insulating film according to the present invention comprises forming a silicon oxide film and then nitriding the silicon oxide film in a nitrogen oxide atmosphere. Thus, the desired stress leak current resistance is controlled by the concentration of nitrogen introduced into the film.
【0009】前記窒化処理によって、シリコン酸化膜
中、またはシリコン酸化膜とシリコン基板との界面付近
に導入される窒素の濃度は、1×1020atoms/c
m3 以上であることが好ましい。前記窒化処理によって
シリコン酸化膜中、またはシリコン酸化膜とシリコン基
板との界面付近に導入される水素の濃度は、5×1020
atoms/cm3 以下であることが好ましい。The concentration of nitrogen introduced into the silicon oxide film or near the interface between the silicon oxide film and the silicon substrate by the nitriding treatment is 1 × 10 20 atoms / c.
It is preferably m 3 or more. The concentration of hydrogen introduced into the silicon oxide film or near the interface between the silicon oxide film and the silicon substrate by the nitriding treatment is 5 × 10 20.
It is preferably atoms / cm 3 or less.
【0010】前記酸化窒素雰囲気は、一酸化窒素(N
O)、二酸化窒素(NO2 )、または一酸化二窒素(N
2 O)の形態のガスを含む雰囲気であることが好まし
い。前記窒化処理は、800〜1200°Cの温度範囲
で行われることが好ましい。The nitric oxide atmosphere contains nitric oxide (N
O), nitrogen dioxide (NO 2 ), or nitrous oxide (N
It is preferable that the atmosphere contains a gas in the form of 2 O). The nitriding treatment is preferably performed in a temperature range of 800 to 1200 ° C.
【0011】前記窒化処理は、赤外線照射により加熱さ
れることが好ましい。前記窒化処理後のシリコン系絶縁
膜の膜厚は、5〜10nmの範囲内であることが好まし
い。前記シリコン酸化膜の形成方法は、加湿酸化法であ
ることが好ましい。The nitriding treatment is preferably heated by infrared irradiation. The film thickness of the silicon-based insulating film after the nitriding treatment is preferably in the range of 5 to 10 nm. The method for forming the silicon oxide film is preferably a wet oxidation method.
【0012】本発明に係る半導体装置は、上述したシリ
コン系絶縁膜の形成方法を用いて形成された絶縁膜を有
する。本発明に係る不揮発性半導体メモリ装置は、フロ
ーティングゲートとシリコン基板との間のゲート絶縁膜
が、上述したシリコン系絶縁膜の形成方法を用いて形成
される。A semiconductor device according to the present invention has an insulating film formed by using the above-described method for forming a silicon-based insulating film. In the nonvolatile semiconductor memory device according to the present invention, the gate insulating film between the floating gate and the silicon substrate is formed using the above-described method for forming a silicon-based insulating film.
【0013】[0013]
【作用】本発明に係るシリコン系絶縁膜の形成方法にお
いては、シリコン酸化膜を窒化処理することによって、
酸化膜中および酸化膜とシリコン基板との界面付近に窒
素が導入される。窒素が導入された結果、捕獲単位の原
因と考えられているSiやOのダングリングボンドを窒
素で終端することができ、ストレスリーク電流耐性を向
上させることができる。In the method of forming a silicon-based insulating film according to the present invention, by nitriding the silicon oxide film,
Nitrogen is introduced into the oxide film and near the interface between the oxide film and the silicon substrate. As a result of the introduction of nitrogen, the dangling bond of Si or O, which is considered to be the cause of the trapping unit, can be terminated with nitrogen, and the stress leak current resistance can be improved.
【0014】また、本発明では、シリコン酸化膜に窒化
処理をする温度や時間を制御させることによって、酸化
膜中および酸化膜とシリコン基板との界面付近に導入さ
れる窒素の濃度を制御する。そして、ストレスリーク電
流と窒素濃度との相関関係を求めることにより、所望の
ストレスリーク電流耐性を得るのに必要な窒素濃度を明
確にする。導入した窒素の濃度が高い場合、ストレスリ
ーク電流耐性は高いが、トランスコンダクタンス(g
m)等のMOSトランジスタ特性が低下することが報告
されている。したがって、ストレスリーク電流耐性を高
い状態に保持し、しかもトランジスタ特性を低下させな
いためには、シリコン酸化膜に含まれる窒素の濃度を制
御する必要がある。本発明では、膜に導入される窒素の
濃度を制御することにより、トランジスタ特性を低下さ
せることなく、ストレスリーク電流耐性を向上させるこ
とができる。Further, in the present invention, the concentration of nitrogen introduced into the oxide film and near the interface between the oxide film and the silicon substrate is controlled by controlling the temperature and time for nitriding the silicon oxide film. Then, by determining the correlation between the stress leak current and the nitrogen concentration, the nitrogen concentration required to obtain the desired stress leak current resistance is clarified. When the concentration of introduced nitrogen is high, the stress leak current resistance is high, but the transconductance (g
It has been reported that the characteristics of the MOS transistor such as m) are deteriorated. Therefore, it is necessary to control the concentration of nitrogen contained in the silicon oxide film in order to maintain the stress leak current resistance at a high level and not to deteriorate the transistor characteristics. In the present invention, by controlling the concentration of nitrogen introduced into the film, it is possible to improve the stress leak current resistance without deteriorating the transistor characteristics.
【0015】また、本発明では、窒化処理の雰囲気とし
て、一酸化窒素(NO)、二酸化窒素(NO2 )、また
は一酸化二窒素(N2 O)の形態のガスを用いた場合、
窒化処理中に膜に水素が混入するのを防ぐことができ
る。例えばNH3 を用いて酸化シリコン膜を窒化した場
合、膜中に窒素と同時に水素が導入され、ストレスリー
ク電流耐性は劣化する。水素混入の防止は重要な課題で
ある。すなわち、本発明において、窒化処理の雰囲気と
して、一酸化窒素(NO)、二酸化窒素(NO2)、ま
たは一酸化二窒素(N2 O)の形態のガスを用いた場
合、得られるシリコン系絶縁膜のストレスリーク電流耐
性は向上する。Further, in the present invention, when a gas in the form of nitric oxide (NO), nitrogen dioxide (NO 2 ) or dinitrogen monoxide (N 2 O) is used as the nitriding atmosphere,
Hydrogen can be prevented from being mixed into the film during the nitriding treatment. For example, when the silicon oxide film is nitrided using NH 3 , hydrogen is introduced into the film at the same time as nitrogen, and the stress leak current resistance deteriorates. Prevention of hydrogen contamination is an important issue. That is, in the present invention, when a gas in the form of nitric oxide (NO), nitrogen dioxide (NO 2 ) or dinitrogen monoxide (N 2 O) is used as the nitriding atmosphere, the obtained silicon-based insulation is obtained. The resistance of the film to stress leak current is improved.
【0016】さらに、本発明において、シリコン酸化膜
を加湿酸化法により形成した場合、最終的に得られるシ
リコン系絶縁膜のストレスリーク電流耐性は、さらに向
上する。これは、窒化処理前のシリコン酸化膜自体を比
較した場合、加湿酸化法により形成したシリコン酸化膜
は、乾燥酸化法により形成したシリコン酸化膜に比べ
て、ストレスリーク電流耐性が高いからである。Furthermore, in the present invention, when the silicon oxide film is formed by the wet oxidation method, the stress leak current resistance of the finally obtained silicon-based insulating film is further improved. This is because, when comparing the silicon oxide film itself before the nitriding treatment, the silicon oxide film formed by the wet oxidation method has higher stress leak current resistance than the silicon oxide film formed by the dry oxidation method.
【0017】本発明において、膜中、または膜とシリコ
ン基板との界面付近に導入される窒素の濃度が、1×1
020atoms/cm3 以上であることが好ましいの
は、これ以下の濃度では、ストレスリーク電流耐性の向
上の効果が低いからである。本発明において、膜中、ま
たは膜とシリコン基板との界面付近に導入される水素の
濃度が、5×1020atoms/cm3 以下であること
が好ましいのは、水素超因の電子トラップによるストレ
スリーク電流を抑制するためである。In the present invention, the concentration of nitrogen introduced into the film or near the interface between the film and the silicon substrate is 1 × 1.
The reason why it is preferably 0 20 atoms / cm 3 or higher is that the effect of improving the stress leak current resistance is low at a concentration lower than this. In the present invention, it is preferable that the concentration of hydrogen introduced into the film or in the vicinity of the interface between the film and the silicon substrate is 5 × 10 20 atoms / cm 3 or less because of stress caused by electron trap caused by hydrogen superposition. This is to suppress the leak current.
【0018】本発明において、窒化処理時の熱処理温度
が、800〜1200°Cの温度範囲で行われることが
好ましいのは、800°C以下では、窒素がおこりづら
いの傾向にあるからである。In the present invention, the heat treatment temperature during the nitriding treatment is preferably carried out within a temperature range of 800 to 1200 ° C. because nitrogen tends to be hard to occur at 800 ° C. or lower.
【0019】[0019]
【実施例】以下、実施例に基づき、本発明に係るシリコ
ン系絶縁膜の形成方法を説明する。以下の説明におい
て、実施例1では、所望のストレスリーク電流耐性を得
るために必要な窒素濃度を明確にする。比較例1は、窒
化を行わないシリコン酸化膜を用いた例であり、比較例
2は、窒化処理時に窒素と共に水素を混入させたシリコ
ン酸窒化膜を用いた例であり、ともにストレスリーク電
流耐性を実施例1と比較するための例である。 (実施例1)図1(A)に示すP型のシリコン基板から
成る半導体基板10の表面に、加湿酸化法の一種である
パイロジェニック酸化法によってシリコン酸化膜12を
形成した。パイロジェニック酸化法の条件は、例えば以
下の通りとすることができる。EXAMPLES A method for forming a silicon-based insulating film according to the present invention will be described below based on examples. In the following description, in Example 1, the nitrogen concentration required to obtain the desired stress leak current resistance is clarified. Comparative Example 1 is an example using a silicon oxide film that is not nitrided, and Comparative Example 2 is an example using a silicon oxynitride film in which hydrogen is mixed with nitrogen during the nitriding treatment, both of which are stress leak current resistant. Is an example for comparing with Example 1. (Example 1) A silicon oxide film 12 was formed on the surface of a semiconductor substrate 10 made of a P-type silicon substrate shown in FIG. 1A by a pyrogenic oxidation method which is a kind of humidification oxidation method. The conditions of the pyrogenic oxidation method can be as follows, for example.
【0020】基板温度:850°C なお、必要に応じて、シリコン酸化膜の形成前に、半導
体基板表面の清浄化(化学薬品や純水を用いた洗浄、還
元ガス雰囲気中での熱処理による自然酸化膜の除去等)
を行う。Substrate temperature: 850 ° C. If necessary, before the silicon oxide film is formed, the surface of the semiconductor substrate is cleaned (cleaning with chemicals or pure water, natural treatment by heat treatment in a reducing gas atmosphere). Removal of oxide film, etc.)
I do.
【0021】次に、このシリコン酸化膜をN2 Oガス雰
囲気中で酸窒化処理を行った(図1(B)参照)。この
酸窒化処理には赤外線照射装置を用いたが、酸化膜に導
入する窒素の量を制御するために、処理の温度と時間を
以下のように変化させた。Next, this silicon oxide film was subjected to an oxynitriding treatment in an N 2 O gas atmosphere (see FIG. 1B). An infrared irradiation device was used for this oxynitriding treatment, but the temperature and time of the treatment were changed as follows in order to control the amount of nitrogen introduced into the oxide film.
【0022】[0022]
【表1】 (a):800°C×20秒 (b):800°C×60秒 (c):900°C×20秒 (d):900°C×60秒 (e):1000°C×20秒 (f):1000°C×60秒 その後、公知のCVD技術、フォトリソグラフィ技術お
よびドライエッチング技術を用いて、シリコン系絶縁膜
13の上にリン(P)を拡散させたN型のポリシリコン
からなるゲート電極14を形成した(図1(C)参
照)。こうして、いわゆるMOSキャパシタを形成し
た。[Table 1] (a): 800 ° C x 20 seconds (b): 800 ° C x 60 seconds (c): 900 ° C x 20 seconds (d): 900 ° C x 60 seconds (e): 1000 ° C × 20 seconds (f): 1000 ° C. × 60 seconds After that, by using known CVD technology, photolithography technology, and dry etching technology, N-type in which phosphorus (P) is diffused on the silicon-based insulating film 13 The gate electrode 14 made of polysilicon was formed (see FIG. 1C). Thus, a so-called MOS capacitor was formed.
【0023】なお、前記表1中の(a)〜(f)の条件
により得られた膜は、処理温度や時間の違いから、酸窒
化処理後の膜厚が異なる。しかし、処理前のシリコン酸
化膜の厚さを酸窒化処理条件毎に制御することにより、
MOSキャパシタの容量から得られた膜厚は、全て6.
5〜6.8nmの範囲内に収まり、膜厚差の影響は小さ
いものと考えられる。 (比較例1)比較例1は、窒化処理を行わなかった点が
実施例1と異なる。即ち、比較例1においては、P型の
シリコン基板からなる半導体基板の表面に、加湿酸化法
の一種である従来のパイロジェニック酸化法によって厚
さ6.5nmのシリコン酸化膜を形成した。パイロジェ
ニック酸化の条件は実施例1と同様とした。The films obtained under the conditions (a) to (f) in Table 1 above have different film thicknesses after oxynitriding treatment due to the difference in processing temperature and time. However, by controlling the thickness of the silicon oxide film before the treatment for each oxynitriding treatment condition,
The film thickness obtained from the capacitance of the MOS capacitor is 6.
It falls within the range of 5 to 6.8 nm, and it is considered that the influence of the film thickness difference is small. Comparative Example 1 Comparative Example 1 is different from Example 1 in that the nitriding treatment was not performed. That is, in Comparative Example 1, a 6.5 nm-thickness silicon oxide film was formed on the surface of a semiconductor substrate made of a P-type silicon substrate by a conventional pyrogenic oxidation method which is a kind of humidification oxidation method. The conditions for pyrogenic oxidation were the same as in Example 1.
【0024】その後、公知のCVD技術、フォトリソグ
ラフィ技術およびドライエッチング技術を用いて、シリ
コン酸化膜の上にリン(P)を拡散させたN型のポリシ
リコンから成るゲート電極を形成した。こうして、いわ
ゆるMOSキャパシタを形成した。 (比較例2)比較例2は、N2 Oガス雰囲気中で酸窒化
処理を行う前にアンモニア(NH3)雰囲気中で窒化処
理を行った点が実施例1と異なる。即ち、比較例2にお
いては、まずP型のシリコン基板からなる半導体基板の
表面に、加湿酸化法の一種である従来のパイロジェニッ
ク酸化法によってシリコン酸化膜を形成した。パイロジ
ェニック酸化の条件は実施例1と同様とした。After that, a gate electrode made of N-type polysilicon in which phosphorus (P) was diffused was formed on the silicon oxide film by using the known CVD technique, photolithography technique and dry etching technique. Thus, a so-called MOS capacitor was formed. Comparative Example 2 Comparative Example 2 is different from Example 1 in that the nitriding treatment was performed in an ammonia (NH 3 ) atmosphere before the oxynitriding treatment was performed in an N 2 O gas atmosphere. That is, in Comparative Example 2, first, a silicon oxide film was formed on the surface of a semiconductor substrate made of a P-type silicon substrate by a conventional pyrogenic oxidation method which is a kind of humidification oxidation method. The conditions for pyrogenic oxidation were the same as in Example 1.
【0025】次に、このシリコン酸化膜をNH3 ガス雰
囲気中で窒化処理を行った。NH3を用いた場合、高濃
度の窒素を導入することができるが、同時に水素も導入
される。この水素を酸化膜の外に拡散させるために、最
後にN2 Oガス雰囲気中で酸窒化処理を行った。このと
き、NH3 窒化処理とN2 O酸窒化処理の温度を以下の
ように変化させた(時間は共に60秒)。Next, this silicon oxide film was nitrided in an NH 3 gas atmosphere. When NH 3 is used, a high concentration of nitrogen can be introduced, but hydrogen is also introduced at the same time. Finally, in order to diffuse the hydrogen out of the oxide film, an oxynitriding treatment was performed in an N 2 O gas atmosphere. At this time, the temperatures of the NH 3 nitriding treatment and the N 2 O oxynitriding treatment were changed as follows (both time was 60 seconds).
【0026】[0026]
【表2】 (g):NH3 (800°C)+N2 O(900°C) (h):NH3 (900°C)+N2 O(900°C) その後、公知のCVD技術、フォトリソグラフィ技術お
よびドライエッチング技術を用いて、シリコン系絶縁膜
の上にリン(P)を拡散させたN型のポリシリコンから
なるゲート電極を形成した。こうして、いわゆるMOS
キャパシタを形成した。 (ストレスリーク電流)図2に示すように模式的に図示
する回路を作り、前記実施例1および比較例1,2に係
るMOSキャパシタについて、次の手順でストレスリー
ク電流を測定した。[Table 2] (g): NH 3 (800 ° C) + N 2 O (900 ° C) (h): NH 3 (900 ° C) + N 2 O (900 ° C) Then, the known CVD technique, photo A gate electrode made of N-type polysilicon in which phosphorus (P) was diffused was formed on the silicon-based insulating film by using the lithography technique and the dry etching technique. Thus, so-called MOS
A capacitor was formed. (Stress Leakage Current) A circuit schematically shown in FIG. 2 was prepared, and the stress leakage current of the MOS capacitors according to Example 1 and Comparative Examples 1 and 2 was measured by the following procedure.
【0027】(1)まずストレスを印加する前に、シリ
コン系絶縁膜13に電圧を加え、流れる電流を検知し、
いわゆる電流・電圧特性を測定した。 (2)次に、シリコン系絶縁膜13に定電流ストレスを
印加し、5C/cm2の電子を注入した。このとき、一
定とした電流密度は100mA/cm2 であり、これを
50秒間流し続けた。(1) First, before applying stress, a voltage is applied to the silicon-based insulating film 13 to detect the flowing current,
So-called current-voltage characteristics were measured. (2) Next, constant current stress was applied to the silicon-based insulating film 13 to inject 5 C / cm 2 of electrons. At this time, the constant current density was 100 mA / cm 2 , and this was kept flowing for 50 seconds.
【0028】(3)最後に、ストレスを印加後の電流・
電圧特性を再度測定した。なお、用いたシリコン基板1
0がP型のため、電流・電圧特性および定電流ストレス
印加の際には、ゲート電極14に負電圧を加え、電子は
ゲート電極14からシリコン系絶縁膜13に注入される
ことになる。また測定に用いた、シリコン系絶縁膜13
の上のゲート電極14の面積は150×150μm2 で
あり、1枚の半導体基板10当たり5個のMOSキャパ
シタを測定した。(3) Finally, the current after applying the stress
The voltage characteristic was measured again. The silicon substrate 1 used
Since 0 is a P-type, a negative voltage is applied to the gate electrode 14 when current / voltage characteristics and constant current stress are applied, and electrons are injected from the gate electrode 14 into the silicon-based insulating film 13. In addition, the silicon-based insulating film 13 used for the measurement
The area of the gate electrode 14 on the substrate was 150 × 150 μm 2 , and 5 MOS capacitors were measured per semiconductor substrate 10.
【0029】図3に、実施例1(f){表1中、(f)
の条件で熱窒化した膜を用いた実施例1}と比較例1
の、ストレス印加前後の電流・電圧特性を示す。横軸は
ゲート電極14に印加した電圧を膜厚で規格化した電界
とし、縦軸は酸化膜を流れる電流をゲート電極14の面
積で規格化した電流密度とした。およそ、−8MV/c
m以下の電界で、ストレス印加後に増加している電流が
ストレスリーク電流である。そして、その値は実施例1
(f)(○印)の方が比較例1(■印)に比べて抑制さ
れており、ストレスリーク電流耐性が高いことを示して
いる。 (窒素濃度の定量)実施例1および比較例2において、
シリコン酸化膜に導入された窒素の量は、SIMS(二
次イオン質量分析)を用いて分析した。なお、SIMS
分析用の試料は、ゲート電極を形成せず、図1の(B)
のような構造をしているが、実質的には実施例1および
比較例2と全く同等のシリコン系絶縁膜である。このS
IMSによる窒素の分析条件は以下の通りである。FIG. 3 shows Example 1 (f) ((f) in Table 1)
Example 1 using a film thermally nitrided under the conditions of 1) and Comparative Example 1
The current-voltage characteristics before and after the stress application are shown. The horizontal axis represents the electric field obtained by normalizing the voltage applied to the gate electrode 14 by the film thickness, and the vertical axis represents the current density obtained by normalizing the current flowing through the oxide film by the area of the gate electrode 14. About -8 MV / c
The stress leak current is the current that increases after applying stress under an electric field of m or less. Then, the value is the first embodiment.
(F) (◯ mark) is suppressed as compared with Comparative Example 1 (■ mark), showing that the stress leak current resistance is high. (Determination of nitrogen concentration) In Example 1 and Comparative Example 2,
The amount of nitrogen introduced into the silicon oxide film was analyzed using SIMS (secondary ion mass spectrometry). SIMS
The sample for analysis does not have a gate electrode formed, and is shown in FIG.
Although it has a structure as described above, it is substantially the same silicon-based insulating film as in Example 1 and Comparative Example 2. This S
The analysis conditions of nitrogen by IMS are as follows.
【0030】[0030]
【表3】 1次イオン種 :Cs+ 、 1次イオン加速電圧:2.0kV、 1次イオン電流 :8nA、 1次イオンビーム径:50μmφ、 検出2次イオン種 :42Si+N 図5に、実施例1(f)のSIMS分析の結果を示す。
窒素はシリコン系絶縁膜中よりも、膜とシリコン基板と
の界面に多く存在している。この傾向は他の実施例1、
および比較例2で同様であった。 (ストレスリーク電流の窒素濃度依存)実施例1、比較
例1および比較例2における、ストレスリーク電流の窒
素濃度依存を図4に示す。横軸はSIMS分析より得ら
れた、シリコン系絶縁膜とシリコン基板との界面におけ
る窒素量であり、縦軸は電流・電圧特性より得られた、
電界が、−7MV/cmにおける電流密度である。実施
例1の(a)〜(f)および比較例2の(g),(h)
の条件で得られた膜は、いずれも、窒化していない比較
例1の膜に比べて、ストレスリーク電流は抑制されてい
る。さらに、実施例1では、窒素量の増加と共にストレ
スリーク電流は減少しており、ストレスリーク電流耐性
の窒素量依存性が得られている。すなわち、この結果よ
り、所望のストレスリーク電流耐性を得るために必要な
窒素量が判明したことになる。[Table 3] Primary ion species: Cs + , Primary ion acceleration voltage: 2.0 kV, Primary ion current: 8 nA, Primary ion beam diameter: 50 μmφ, Detection secondary ion species: 42 Si + N Implemented in FIG. The result of SIMS analysis of Example 1 (f) is shown.
Nitrogen is present more in the interface between the film and the silicon substrate than in the silicon-based insulating film. This tendency is shown in other Example 1,
The same was true for Comparative Example 2. (Dependence of Stress Leakage Current on Nitrogen Concentration) FIG. 4 shows the dependency of stress leakage current on nitrogen concentration in Example 1, Comparative Example 1 and Comparative Example 2. The horizontal axis represents the amount of nitrogen at the interface between the silicon-based insulating film and the silicon substrate, which was obtained by SIMS analysis, and the vertical axis was obtained from the current / voltage characteristics.
The electric field is the current density at -7 MV / cm. (A) to (f) of Example 1 and (g) and (h) of Comparative Example 2
In each of the films obtained under the above condition, the stress leak current is suppressed as compared with the film of Comparative Example 1 which is not nitrided. Furthermore, in Example 1, the stress leak current decreased as the nitrogen amount increased, and the nitrogen amount dependency of the stress leak current resistance was obtained. That is, from this result, the amount of nitrogen required to obtain the desired stress leak current resistance was found.
【0031】一方、比較例2では、NH3 による窒化処
理のために実施例1よりも窒素量は多いが、実施例1の
ような窒素量依存性は得られていない。これはNH3 に
よる窒化処理時に窒素と共に導入された水素の影響と考
えられる。 (ストレスリーク電流の許容限界)ここではフローティ
ングゲート型フラッシュメモリにおける、ストレスリー
ク電流の許容限界について説明し、上記実施例1および
比較例1の結果と比較する。 ストレスリーク電流が流
れるトンネル酸化膜(ゲート絶縁膜)の場合、フローテ
ィングゲートに電子を蓄積した状態で放置すると、電子
は基板にリークし、しきい値電圧が変化してしまう。そ
こで、10年間放置しても、しきい値電圧の変化が2V
以内となるようなストレスリーク電流の上限を許容限界
と定義すると、その値は約1×10-15 A/cm2 とな
る。また、このとき、フローティングゲートに電子を蓄
積した状態で、トンネル酸化膜にかかる電界は約−1.
3V/cmである。すなわち、−1.3MV/cmの電
界で、1×10-15 A/cm2 以下というのがストレス
リーク電流の許容限界である。On the other hand, in Comparative Example 2, the amount of nitrogen is larger than that in Example 1 because of the nitriding treatment with NH 3 , but the nitrogen amount dependency as in Example 1 is not obtained. This is considered to be the effect of hydrogen introduced together with nitrogen during the nitriding treatment with NH 3 . (Allowable Limit of Stress Leakage Current) Here, the allowable limit of stress leak current in the floating gate type flash memory will be described and compared with the results of Example 1 and Comparative Example 1 described above. In the case of a tunnel oxide film (gate insulating film) through which a stress leak current flows, if electrons are left in the floating gate in a state of being accumulated, the electrons leak to the substrate and the threshold voltage changes. Therefore, even if left for 10 years, the change in threshold voltage is 2V.
When the upper limit of the stress leak current which is within the range is defined as the allowable limit, the value is about 1 × 10 −15 A / cm 2 . Further, at this time, the electric field applied to the tunnel oxide film is about −1.
It is 3 V / cm. That is, the allowable limit of the stress leak current is 1 × 10 −15 A / cm 2 or less at an electric field of −1.3 MV / cm.
【0032】しかし、上記実施例で用いた測定器の検出
下限が約1×10-11 A/cm2のため、許容限界を実
測することが不可能であった。そこで、ストレスリーク
電流の理論曲線を実測値に当てはめ、その値と許容限界
を比較する。ストレスリーク電流の理論式としては、P
oole−Frenkel伝導やtrap−assis
ted FN tunnelingが知られているが、
ここでは低電界領域でのリークがより大きい前者を仮定
する。Poole−Frenkel伝導とは、ストレス
印加中に発生したトラップを、電子が熱エネルギによっ
てホッピング伝導するというものである。However, since the lower limit of detection of the measuring instrument used in the above example is about 1 × 10 -11 A / cm 2 , it was impossible to actually measure the allowable limit. Therefore, the theoretical curve of stress leak current is applied to the measured value, and the value is compared with the allowable limit. The theoretical formula for the stress leak current is P
oolen-Frenkel conduction and trap-assist
ted FN tunneling is known,
Here, it is assumed that the former has a larger leak in the low electric field region. The Poole-Frenkel conduction means that electrons are hopping-conducted by thermal energy in a trap generated during stress application.
【0033】実施例1(f)および比較例1のストレス
リーク電流を、許容限界と比較した結果を図6に示す。
実測値を延長させたPoole−Frenkel伝導の
理論曲線で比較した場合、窒化をしていない比較例1
(破線)は許容限界に抵触している。しかし、実施例1
(f)(実線)では許容限界を十分に満足している。す
なわち、窒化処理を行い、比較例1よりもストレスリー
クが抑制された場合に許容限界が満足されることにな
る。従って図4の濃度依存から判断すると、窒化処理に
よって1×1020atoms/cm2 以上の窒素量が必
要であることが分かる。なお、図6の特性の絶対値が図
3,4と異なるのは、印加したストレスが異なるためで
ある。図6では、実際のフラッシュメモリでの書き込み
を想定し、1mA/cm2 ×500秒という弱いストレ
スを印加した。 (実施例2)本実施例では、前記実施例1の方法により
得られたシリコン系絶縁膜を用いてフローティングゲー
トを有する不揮発性半導体メモリ装置を製造する場合の
一例を示す。FIG. 6 shows the results of comparing the stress leak currents of Example 1 (f) and Comparative Example 1 with the allowable limits.
When compared with the theoretical curve of Poole-Frenkel conduction in which the measured value is extended, Comparative Example 1 in which nitriding is not performed
(Dashed line) violates the allowable limit. However, Example 1
In (f) (solid line), the allowable limit is sufficiently satisfied. That is, when the nitriding treatment is performed and the stress leak is suppressed more than in Comparative Example 1, the allowable limit is satisfied. Therefore, judging from the concentration dependence of FIG. 4, it is found that the nitriding treatment requires a nitrogen amount of 1 × 10 20 atoms / cm 2 or more. The absolute values of the characteristics of FIG. 6 are different from those of FIGS. 3 and 4 because the applied stress is different. In FIG. 6, assuming writing in an actual flash memory, a weak stress of 1 mA / cm 2 × 500 seconds was applied. (Embodiment 2) In this embodiment, an example of manufacturing a nonvolatile semiconductor memory device having a floating gate using the silicon-based insulating film obtained by the method of Embodiment 1 will be described.
【0034】図7(A)に示すように、たとえばP型の
シリコン基板から成る半導体基板10の表面に、まずL
OCOS法により酸化シリコンで構成される素子分離領
域20を形成する。次に、前記実施例1の方法を用い
て、膜に含まれる窒素濃度を制御しながら、素子分離領
域20により分離された半導体基板10の表面に、シリ
コン系絶縁膜13を形成する。このシリコン系絶縁膜1
3は、窒化処理された酸化シリコン膜であり、その膜厚
は、特に限定されないが、たとえば6〜10nm程度で
ある。このシリコン系絶縁膜13が、ゲート絶縁膜(ト
ンネル酸化膜)となる。As shown in FIG. 7A, L is first formed on the surface of a semiconductor substrate 10 made of, for example, a P-type silicon substrate.
An element isolation region 20 made of silicon oxide is formed by the OCOS method. Next, the silicon-based insulating film 13 is formed on the surface of the semiconductor substrate 10 separated by the element isolation regions 20 while controlling the nitrogen concentration contained in the film by using the method of the first embodiment. This silicon-based insulating film 1
Reference numeral 3 denotes a silicon oxide film that has been subjected to a nitriding treatment, and its film thickness is not particularly limited, but is, for example, about 6 to 10 nm. This silicon-based insulating film 13 becomes a gate insulating film (tunnel oxide film).
【0035】その後、ゲート絶縁層と成るシリコン系1
3の上に、フローティングゲート22となる第1導電層
を堆積する。第1導電層は、たとえばCVD法で形成さ
れるポリシリコン膜で構成される。この第1導電層の膜
厚も特に限定されないが、たとえば100〜200nm
程度である。After that, a silicon-based film 1 to be a gate insulating layer
A first conductive layer, which will become the floating gate 22, is deposited on top of 3. The first conductive layer is composed of, for example, a polysilicon film formed by a CVD method. The thickness of the first conductive layer is not particularly limited, either, but is, for example, 100 to 200 nm.
It is a degree.
【0036】次に、第1導電層を、ワード線と成るコン
トロールゲート24と略直交する方向に沿って細長いス
トライプ状のパターンにエッチング加工した後、その上
に、中間絶縁層23を堆積する。中間絶縁層23として
は、特に限定されないが、たとえばONO膜(SiO2
/SiN/SiO2 )が用いられる。ONO膜は、たと
えば次のようにして形成される。Next, the first conductive layer is etched into a striped pattern along a direction substantially orthogonal to the control gates 24 serving as word lines, and then an intermediate insulating layer 23 is deposited thereon. The intermediate insulating layer 23 is not particularly limited, but for example, an ONO film (SiO 2
/ SiN / SiO 2 ) is used. The ONO film is formed, for example, as follows.
【0037】まず、第1導電層の表面を熱酸化し、14
nm以下程度の酸化膜を成膜し、その熱酸化膜上に、約
11nm以下程度の窒化シリコン膜をCVD法などで成
膜し、その表面を熱酸化して、約2nm以下程度の酸化
膜を形成する。このような工程により、三層構造のON
O膜を形成することができる。このONO膜は、低リー
ク電流で膜厚制御性に優れている。このONO膜の膜厚
は、酸化シリコン膜換算で、22nm以下程度である。First, the surface of the first conductive layer is thermally oxidized to
An oxide film having a thickness of about 2 nm or less is formed, a silicon nitride film having a thickness of about 11 nm or less is formed on the thermal oxide film by a CVD method, and the surface thereof is thermally oxidized to an oxide film having a thickness of about 2 nm or less. To form. With such a process, a three-layer structure is turned on.
An O film can be formed. This ONO film has a low leak current and excellent film thickness controllability. The film thickness of this ONO film is about 22 nm or less in terms of silicon oxide film.
【0038】次に、コントロールゲート24となる第2
導電層を、中間絶縁層22の上に形成する。第2導電層
は、たとえばCVD法で堆積されるポリシリコン膜ある
いはポリサイド膜などで構成される。このコントロール
ゲート24と成る第2導電層の膜厚は、特に限定されな
いが、たとえば200nm以下程度に設定される。Next, the second gate which becomes the control gate 24
A conductive layer is formed on the intermediate insulating layer 22. The second conductive layer is composed of, for example, a polysilicon film or a polycide film deposited by the CVD method. The thickness of the second conductive layer which will be the control gate 24 is not particularly limited, but is set to, for example, about 200 nm or less.
【0039】次に、第2導電層、中間絶縁層および第1
導電層を順次エッチング加工し、各メモリセルトランジ
スタ毎に、ワード線と成るコントロールゲート24、中
間絶縁層23およびフローティングゲート22を得る。
次に、コントロールゲート24をマスクとして、自己整
合的にソース・ドレイン領域26(図7(B)参照)を
形成するためのイオン注入を行う。イオン注入工程に用
いる不純物の導電型は、半導体基板10の導電型と反対
の導電型の不純物を用い、本実施例では、N型の不純物
が用いられる。ソース・ドレイン領域は、いわゆるLD
D構造とすることが好ましい。Next, the second conductive layer, the intermediate insulating layer and the first
The conductive layer is sequentially etched to obtain a control gate 24, an intermediate insulating layer 23 and a floating gate 22 which will be word lines for each memory cell transistor.
Next, using the control gate 24 as a mask, ion implantation for self-aligned formation of the source / drain regions 26 (see FIG. 7B) is performed. As the conductivity type of the impurities used in the ion implantation step, an impurity of a conductivity type opposite to the conductivity type of the semiconductor substrate 10 is used, and in this embodiment, N type impurities are used. The source / drain region is a so-called LD
A D structure is preferable.
【0040】次に、図7(B)に示すように、コントロ
ールゲート24の上に、層間絶縁層28をCVD法など
で堆積させる。この層間絶縁層28は、たとえば酸化シ
リコン層、窒化シリコン層、PSG層、BPSG層など
で構成される。この層間絶縁層28の膜厚は、特に限定
されず、たとえば200〜300nm程度である。次
に、この層間絶縁層28に対し、ビット線用コンタクト
ホール30,32をエッチングなどの手段で形成する。Next, as shown in FIG. 7B, an interlayer insulating layer 28 is deposited on the control gate 24 by the CVD method or the like. The interlayer insulating layer 28 is composed of, for example, a silicon oxide layer, a silicon nitride layer, a PSG layer, a BPSG layer, or the like. The film thickness of the interlayer insulating layer 28 is not particularly limited and is, for example, about 200 to 300 nm. Next, bit line contact holes 30 and 32 are formed in the interlayer insulating layer 28 by means such as etching.
【0041】次いで、コンタクトホール30,32内に
入り込むように、ビット線となる金属配線層を形成す
る。金属配線層は、たとえばAl−1%Siなどで構成
される。本実施例によれば、ストレスリーク電流耐性に
優れたゲート絶縁膜(トンネル酸化膜)を有する不揮発
性半導体メモリ装置を製造することができる。Next, a metal wiring layer to be a bit line is formed so as to enter the contact holes 30 and 32. The metal wiring layer is made of, for example, Al-1% Si. According to this embodiment, it is possible to manufacture a nonvolatile semiconductor memory device having a gate insulating film (tunnel oxide film) having excellent resistance to stress leak current.
【0042】以上、本発明を好適な実施例に基づき説明
したが、本発明は、これらの実施例に限定されるもので
はない。加湿酸化法としては、たとえば酸素、窒素、ア
ルゴン等のキャリアガスに水蒸気を混ぜ、あるいは乾燥
酸素を水バブラに通す従来の加湿酸素法を採用する事が
できる。また、窒化処理の条件はあくまで例示であり、
雰囲気としてN2 O以外にNOやNO2 等の酸化窒素を
一種類または複数種混合して用いることができる。さら
に窒化処理の加熱方法も赤外線照射装置以外に、従来の
拡散炉による処理も可能であり、その際には窒化の温度
や時間を適宜変更することができるのは言うまでもな
い。The present invention has been described above based on the preferred embodiments, but the present invention is not limited to these embodiments. As the humidified oxidation method, for example, a conventional humidified oxygen method in which water vapor is mixed with a carrier gas such as oxygen, nitrogen, or argon, or dry oxygen is passed through a water bubbler can be adopted. Also, the conditions of the nitriding treatment are merely examples,
In addition to N 2 O, nitric oxide such as NO or NO 2 can be used as the atmosphere in a single kind or in a mixture of plural kinds. Further, as a heating method for the nitriding treatment, a treatment using a conventional diffusion furnace other than the infrared irradiating device can be performed, and it is needless to say that the nitriding temperature and time can be appropriately changed.
【0043】さらに、本発明の方法により得られるシリ
コン系絶縁膜は、必ずしも単層で用いることなく、その
他の膜との積層絶縁膜として用いることもできる。さら
にまた、本発明の方法により得られる膜が用いられるデ
バイスは、EEPROMなどの不揮発性半導体メモリ装
置に限定されず、ストレスリーク電流耐性が要求される
その他のデバイスにも適用することができる。Furthermore, the silicon-based insulating film obtained by the method of the present invention is not necessarily used as a single layer, but can be used as a laminated insulating film with other films. Furthermore, the device in which the film obtained by the method of the present invention is used is not limited to a nonvolatile semiconductor memory device such as an EEPROM, but can be applied to other devices that require stress leak current resistance.
【0044】[0044]
【発明の効果】本発明に係るシリコン系絶縁膜の形成方
法では、捕獲単位の原因と考えられているSiやOのダ
ングリングボンドを窒素で終端することができ、シリコ
ン系絶縁膜のストレスリーク電流耐性を向上させること
ができる。In the method of forming a silicon-based insulating film according to the present invention, the dangling bond of Si or O, which is considered to be the cause of the trapping unit, can be terminated by nitrogen, and the stress leak of the silicon-based insulating film can be achieved. The current resistance can be improved.
【0045】また、本発明では、シリコン酸化膜に窒化
処理をする温度や時間を制御させることによって、酸化
膜中および酸化膜とシリコン基板との界面付近に導入さ
れる窒素の濃度を制御することにより、トランジスタ特
性を低下させることなく、ストレスリーク電流耐性を向
上させることができる。Further, in the present invention, the concentration of nitrogen introduced into the oxide film and near the interface between the oxide film and the silicon substrate is controlled by controlling the temperature and time for nitriding the silicon oxide film. As a result, the stress leak current resistance can be improved without deteriorating the transistor characteristics.
【0046】また、本発明では、窒化処理の雰囲気とし
て、一酸化窒素(NO)、二酸化窒素(NO2 )、また
は一酸化二窒素(N2 O)の形態のガスを用いた場合、
窒化処理中に膜に水素が混入することを防ぎ、得られる
シリコン系絶縁膜のストレスリーク電流耐性をさらに向
上させることができる。In the present invention, when a gas in the form of nitric oxide (NO), nitrogen dioxide (NO 2 ) or dinitrogen monoxide (N 2 O) is used as the nitriding atmosphere,
It is possible to prevent hydrogen from being mixed into the film during the nitriding treatment and further improve the stress leak current resistance of the obtained silicon-based insulating film.
【0047】さらに、本発明において、シリコン酸化膜
を加湿酸化法により形成した場合、最終的に得られるシ
リコン系絶縁膜のストレスリーク電流耐性は、さらに向
上する。Further, in the present invention, when the silicon oxide film is formed by the wet oxidation method, the stress leak current resistance of the finally obtained silicon-based insulating film is further improved.
【図1】(A)〜(C)は本発明に係るシリコン系絶縁
膜の形成方法を説明するための半導体基板等の模式的な
一部断面図である。1A to 1C are schematic partial cross-sectional views of a semiconductor substrate or the like for explaining a method for forming a silicon-based insulating film according to the present invention.
【図2】電流・電圧特性およびストレスリーク電流の測
定のために使用した回路の模式図である。FIG. 2 is a schematic diagram of a circuit used for measuring current / voltage characteristics and stress leak current.
【図3】実施例1(f)および比較例1にて説明した方
法で形成されたシリコン系絶縁膜の、ストレス印加前後
における電流・電圧特性の測定結果を示す図である。FIG. 3 is a diagram showing measurement results of current-voltage characteristics of a silicon-based insulating film formed by the method described in Example 1 (f) and Comparative Example 1 before and after applying stress.
【図4】実施例1、比較例1および比較例2にて説明し
た方法で形成されたシリコン系絶縁膜のストレスリーク
電流の、窒素濃度との相関を示す図である。FIG. 4 is a diagram showing a correlation between a nitrogen concentration and a stress leak current of a silicon-based insulating film formed by the method described in Example 1, Comparative example 1 and Comparative example 2.
【図5】実施例1(f)にて説明した方法で形成された
シリコン系絶縁膜のSIMSによる分析結果を示す図で
ある。5A and 5B are diagrams showing SIMS analysis results of a silicon-based insulating film formed by the method described in Example 1 (f).
【図6】実施例1(f)および比較例1にて説明した方
法で形成されたシリコン系絶縁膜のストレスリーク電流
の、許容限界との比較を示す図である。FIG. 6 is a diagram showing a comparison of a stress leak current of a silicon-based insulating film formed by the method described in Example 1 (f) and Comparative example 1 with an allowable limit.
【図7】(A),(B)は本発明の他の実施例に係る不
揮発性半導体メモリ装置の製造過程を示す図である。7A and 7B are views showing a manufacturing process of a nonvolatile semiconductor memory device according to another embodiment of the present invention.
10… 半導体基板 12… シリコン酸化膜 13… シリコン系絶縁膜 14… ゲート電極 20… 素子分離領域 22… フローティングゲート 24… コントロールゲート 26… ソース・ドレイン領域 10 ... Semiconductor substrate 12 ... Silicon oxide film 13 ... Silicon insulating film 14 ... Gate electrode 20 ... Element isolation region 22 ... Floating gate 24 ... Control gate 26 ... Source / drain region
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/318 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H01L 21/318
Claims (11)
コン酸化膜を形成後、酸化窒素雰囲気中で該シリコン酸
化膜を窒化処理することにより、所望のストレスリーク
電流耐性を、膜に導入された窒素の濃度によって制御す
ることを特徴とするシリコン系絶縁膜の形成方法。1. A silicon substrate is oxidized to form a silicon oxide film, and then the silicon oxide film is nitrided in a nitrogen oxide atmosphere to obtain a desired stress leak current resistance. A method for forming a silicon-based insulating film, which is controlled by the concentration.
中、またはシリコン酸化膜とシリコン基板との界面付近
に導入される窒素の濃度は、1×1020atoms/c
m3 以上であることを特徴とする請求項1記載のシリコ
ン系絶縁膜の形成方法。2. The concentration of nitrogen introduced into the silicon oxide film or near the interface between the silicon oxide film and the silicon substrate by the nitriding treatment is 1 × 10 20 atoms / c.
The method for forming a silicon-based insulating film according to claim 1, wherein the thickness is at least m 3 .
中、またはシリコン酸化膜とシリコン基板との界面付近
に導入される水素の濃度は、5×1020atoms/c
m3 以下であることを特徴とする請求項1または請求項
2記載のシリコン系絶縁膜の形成方法。3. The concentration of hydrogen introduced into the silicon oxide film or near the interface between the silicon oxide film and the silicon substrate by the nitriding treatment is 5 × 10 20 atoms / c.
The method for forming a silicon-based insulating film according to claim 1 or 2, wherein m 3 or less.
O)、二酸化窒素(NO2 )、または一酸化二窒素(N
2 O)の形態のガスを含む雰囲気であることを特徴とす
る請求項1〜3のいずれかに記載のシリコン系絶縁膜の
形成方法。4. The nitric oxide atmosphere comprises nitric oxide (N
O), nitrogen dioxide (NO 2 ), or nitrous oxide (N
The method for forming a silicon-based insulating film according to any one of claims 1 to 3, wherein the atmosphere contains a gas in the form of 2 O).
の温度範囲で行われることを特徴とする請求項1〜4の
いずれかに記載のシリコン系絶縁膜の形成方法。5. The nitriding treatment is performed at 800 to 1200 ° C.
The method for forming a silicon-based insulating film according to any one of claims 1 to 4, wherein the method is performed in the temperature range of.
されることを特徴とする請求項1〜5のいずれかに記載
のシリコン系絶縁膜の形成方法。6. The method for forming a silicon-based insulating film according to claim 1, wherein the nitriding treatment is heated by irradiation with infrared rays.
厚は、5〜10nmの範囲内であることを特徴とする請
求項1〜6のいずれかに記載のシリコン系絶縁膜の形成
方法。7. The method for forming a silicon-based insulating film according to claim 1, wherein the film thickness of the silicon-based insulating film after the nitriding treatment is within a range of 5 to 10 nm. .
酸化法であることを特徴とする請求項1〜7のいずれか
に記載のシリコン系絶縁膜の形成方法。8. The method for forming a silicon-based insulating film according to claim 1, wherein the method for forming the silicon oxide film is a wet oxidation method.
いて成膜したシリコン系絶縁膜を有する半導体装置。9. A semiconductor device having a silicon-based insulating film formed by using the method according to claim 1.
〜8のいずれかの方法を用いてシリコン系絶縁膜から成
るゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜の表面にフローティングゲートを形成
する工程と、 前記フローティングゲートの表面に中間絶縁膜を形成す
る工程と、 前記中間絶縁膜の表面にコントロールゲートを形成する
工程とを有する不揮発性半導体メモリ装置の製造方法。10. The method according to claim 1, which is formed on the surface of a silicon substrate.
Forming a gate insulating film made of a silicon-based insulating film by using any one of the methods 1 to 8; forming a floating gate on the surface of the gate insulating film; and forming an intermediate insulating film on the surface of the floating gate. A method for manufacturing a non-volatile semiconductor memory device, comprising: a forming step; and a step of forming a control gate on the surface of the intermediate insulating film.
製造された不揮発性半導体メモリ装置。11. A non-volatile semiconductor memory device manufactured by using the method according to claim 10.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14500495A JPH08340056A (en) | 1995-06-12 | 1995-06-12 | Formation of silicon insulating film and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14500495A JPH08340056A (en) | 1995-06-12 | 1995-06-12 | Formation of silicon insulating film and semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08340056A true JPH08340056A (en) | 1996-12-24 |
Family
ID=15375232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14500495A Pending JPH08340056A (en) | 1995-06-12 | 1995-06-12 | Formation of silicon insulating film and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08340056A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6489649B2 (en) | 1996-12-26 | 2002-12-03 | Hitachi, Ltd. | Semiconductor device having nonvolatile memory and method of manufacturing thereof |
JP2002353343A (en) * | 2001-05-29 | 2002-12-06 | Nec Corp | Semiconductor device and method of manufacturing same |
JP2006080484A (en) * | 2004-09-10 | 2006-03-23 | Hynix Semiconductor Inc | Flash memory device manufacturing method |
JP2006319352A (en) * | 2000-03-22 | 2006-11-24 | Matsushita Electric Ind Co Ltd | Non-volatile semiconductor memory device and its manufacturing method |
JP2007142450A (en) * | 2000-03-22 | 2007-06-07 | Matsushita Electric Ind Co Ltd | Manufacturing method of nonvolatile semiconductor storage |
WO2009034605A1 (en) * | 2007-09-10 | 2009-03-19 | Renesas Technology Corp. | Nonvolatile semiconductor memory device and method for manufacturing the same |
-
1995
- 1995-06-12 JP JP14500495A patent/JPH08340056A/en active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6489649B2 (en) | 1996-12-26 | 2002-12-03 | Hitachi, Ltd. | Semiconductor device having nonvolatile memory and method of manufacturing thereof |
US6596585B2 (en) | 1996-12-26 | 2003-07-22 | Hitachi, Ltd. | Method of manufacturing semiconductor device |
US6764902B2 (en) | 1996-12-26 | 2004-07-20 | Renesas Technology Corp. | Method of manufacturing semiconductor device |
US7075139B2 (en) | 1996-12-26 | 2006-07-11 | Hitachi, Ltd. | Method of manufacturing semiconductor device |
JP2006319352A (en) * | 2000-03-22 | 2006-11-24 | Matsushita Electric Ind Co Ltd | Non-volatile semiconductor memory device and its manufacturing method |
JP2007142450A (en) * | 2000-03-22 | 2007-06-07 | Matsushita Electric Ind Co Ltd | Manufacturing method of nonvolatile semiconductor storage |
JP2002353343A (en) * | 2001-05-29 | 2002-12-06 | Nec Corp | Semiconductor device and method of manufacturing same |
JP4594554B2 (en) * | 2001-05-29 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
JP2006080484A (en) * | 2004-09-10 | 2006-03-23 | Hynix Semiconductor Inc | Flash memory device manufacturing method |
WO2009034605A1 (en) * | 2007-09-10 | 2009-03-19 | Renesas Technology Corp. | Nonvolatile semiconductor memory device and method for manufacturing the same |
US8053826B2 (en) | 2007-09-10 | 2011-11-08 | Renesas Electronics Corporation | Non-volatile semiconductor memory device and method of manufacturing the same |
JP5103478B2 (en) * | 2007-09-10 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | Method for manufacturing nonvolatile semiconductor memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5436481A (en) | MOS-type semiconductor device and method of making the same | |
US5712208A (en) | Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants | |
US7109103B2 (en) | Semiconductor device and method of manufacturing the same | |
US4011576A (en) | Nonvolatile semiconductor memory devices | |
JP2656986B2 (en) | Manufacturing method of nonvolatile semiconductor memory device | |
KR20000018524A (en) | Non volatile memory device and a manufacturing method thereof | |
Haddad et al. | Improvement of thin-gate oxide integrity using through-silicon-gate nitrogen ion implantation | |
JPH08340056A (en) | Formation of silicon insulating film and semiconductor device | |
JPH10233505A (en) | Manufacturing method of semiconductor device | |
KR101107398B1 (en) | Semiconductor device and method for manufacturing the same | |
Bu et al. | Effects of two-step high temperature deuterium anneals on SONOS nonvolatile memory devices | |
US20060094257A1 (en) | Low thermal budget dielectric stack for SONOS nonvolatile memories | |
JP3406811B2 (en) | Semiconductor device and manufacturing method thereof | |
US20050093085A1 (en) | Semiconductor device having silicon oxide film | |
JP4594554B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2691385B2 (en) | Semiconductor memory device | |
JP3802945B2 (en) | Method for manufacturing nonvolatile semiconductor memory device | |
JPH01171229A (en) | Nonvolatile semiconductor memory device | |
JPH0992738A (en) | Semiconductor device and fabrication thereof | |
JP3041065B2 (en) | Insulating film forming method | |
JP3041066B2 (en) | Insulating film forming method | |
JPH10189775A (en) | Fabrication of nonvolatile semiconductor memory | |
JP3429567B2 (en) | Method for manufacturing MOS semiconductor device | |
JP3310988B2 (en) | Method for forming silicon oxynitride film and method for manufacturing semiconductor device using the same | |
JPH10223783A (en) | Semiconductor device and fabrication thereof |