JP2005129711A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2005129711A
JP2005129711A JP2003363429A JP2003363429A JP2005129711A JP 2005129711 A JP2005129711 A JP 2005129711A JP 2003363429 A JP2003363429 A JP 2003363429A JP 2003363429 A JP2003363429 A JP 2003363429A JP 2005129711 A JP2005129711 A JP 2005129711A
Authority
JP
Japan
Prior art keywords
oxide film
film
insulating film
formation region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003363429A
Other languages
Japanese (ja)
Inventor
Aiko Kato
愛子 加藤
Susumu Inoue
晋 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003363429A priority Critical patent/JP2005129711A/en
Publication of JP2005129711A publication Critical patent/JP2005129711A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device and a manufacturing method of the same, excellent in leak characteristics, electric charge retaining characteristics, and programming characteristics. <P>SOLUTION: In the semiconductor device, bottom oxide films 6 are formed on respective silicon substrates 1 for a memory transistor forming region and a circumferential circuit transistor forming region; a nitride film 7 is formed on the bottom oxide film 6; a top oxide film 8 is formed on the nitride film 7; the top oxide film 8, the nitride film 7, and the bottom oxide film 6 in the circumferential circuit transistor forming region are removed; the surface of the silicon substrate 1 in the circumferential circuit transistor forming region is exposed; the silicon substrate 1 of the circumferential circuit transistor forming region and the top oxide film 8 in the memory transistor forming region are subjected to heat treatment in an atmosphere having nitrogen and oxygen; and a gate insulating film 10 is formed on the silicon substrate 1 for the circumferential transistor forming region. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体装置及びその製造方法に係わり、特に、リーク特性、電荷保持特性及びプログラム特性に優れた半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a semiconductor device having excellent leakage characteristics, charge retention characteristics, and program characteristics and a manufacturing method thereof.

以下、従来の不揮発性半導体装置の製造方法について説明する。この不揮発性半導体装置の製造方法は特開２００１−１８９３９０号公報に開示されている。
シリコン基板をメモリトランジスタ形成領域と周辺回路トランジスタ形成領域に素子分離し、シリコン基板の全面にＯＮＯ膜を形成する。次いで、メモリトランジスタ形成領域のＯＮＯ膜上にゲート電極を形成する。このゲート電極及びＯＮＯ膜により誘電体ゲート構造を構成する。 Hereinafter, a conventional method for manufacturing a nonvolatile semiconductor device will be described. A method of manufacturing this nonvolatile semiconductor device is disclosed in Japanese Patent Laid-Open No. 2001-189390.
The silicon substrate is separated into a memory transistor formation region and a peripheral circuit transistor formation region, and an ONO film is formed on the entire surface of the silicon substrate. Next, a gate electrode is formed on the ONO film in the memory transistor formation region. The gate electrode and the ONO film constitute a dielectric gate structure.

次いで、周辺回路トランジスタ形成領域においてＯＮＯ膜を除去してシリコン基板を露出させる。この後、周辺回路トランジスタ形成領域のシリコン基板にゲート絶縁膜を形成し、このゲート絶縁膜上にゲート電極を形成する。次いで、メモリトランジスタ形成領域及び周辺回路トランジスタ形成領域それぞれのソース及びドレイン領域に不純物を導入し、熱処理を行ってソース及びドレイン領域の拡散層を形成する。   Next, the ONO film is removed in the peripheral circuit transistor formation region to expose the silicon substrate. Thereafter, a gate insulating film is formed on the silicon substrate in the peripheral circuit transistor formation region, and a gate electrode is formed on the gate insulating film. Next, impurities are introduced into the source and drain regions of the memory transistor formation region and the peripheral circuit transistor formation region, respectively, and heat treatment is performed to form diffusion layers in the source and drain regions.

特開２００１−１８９３９０号公報（第８段落〜第１７段落、図２〜４）JP 2001-189390 A (8th to 17th paragraphs, FIGS. 2 to 4)

上記従来の半導体装置及びその製造方法には以下の問題点を有している。
第一に、周辺回路トランジスタ形成領域のトランジスタにおいてリーク特性に優れたゲート絶縁膜を形成することは困難である。
第二に、メモリトランジスタ形成領域の誘電体ゲート構造におけるＯＮＯ膜のトップ酸化膜においてリーク特性及び電荷保持特性を十分に得ることは困難である。
第三に、メモリトランジスタ形成領域のトランジスタの電荷保持特性を確保するためにはボトム酸化膜の膜厚がある程度必要となるが、ボトム酸化膜の膜厚を厚くするとプログラム速度が遅くなるので、高電界が必要となる。 The conventional semiconductor device and the manufacturing method thereof have the following problems.
First, it is difficult to form a gate insulating film having excellent leakage characteristics in the transistors in the peripheral circuit transistor formation region.
Second, it is difficult to obtain sufficient leakage characteristics and charge retention characteristics in the top oxide film of the ONO film in the dielectric gate structure in the memory transistor formation region.
Third, in order to secure the charge retention characteristics of the transistors in the memory transistor formation region, the bottom oxide film needs to have a certain thickness. However, increasing the bottom oxide film thickness slows down the program speed. An electric field is required.

本発明は上記のような事情を考慮してなされたものであり、その目的は、上述した課題の少なくとも一つを解決する半導体装置及びその製造方法を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device and a method for manufacturing the same that solve at least one of the above-described problems.

上記課題を解決するため、本発明に係る半導体装置の製造方法は、メモリトランジスタ形成領域及び周辺回路トランジスタ形成領域それぞれの半導体基板上にボトム酸化膜を形成する工程と、
前記ボトム酸化膜上に窒化膜を形成する工程と、
前記窒化膜上にトップ酸化膜を形成する工程と、
前記周辺回路トランジスタ形成領域における前記トップ酸化膜、前記窒化膜及び前記ボトム酸化膜を除去することにより、前記周辺回路トランジスタ形成領域において半導体基板の表面を露出させる工程と、
前記周辺回路トランジスタ形成領域の半導体基板及び前記メモリトランジスタ形成領域のトップ酸化膜それぞれに窒素と酸素を有する雰囲気で熱処理を行う工程と、
前記周辺回路トランジスタ形成領域の半導体基板上にゲート絶縁膜を形成する工程と、
を具備する。 In order to solve the above problems, a method of manufacturing a semiconductor device according to the present invention includes a step of forming a bottom oxide film on a semiconductor substrate in each of a memory transistor formation region and a peripheral circuit transistor formation region,
Forming a nitride film on the bottom oxide film;
Forming a top oxide film on the nitride film;
Removing the top oxide film, the nitride film, and the bottom oxide film in the peripheral circuit transistor formation region, thereby exposing a surface of a semiconductor substrate in the peripheral circuit transistor formation region;
Performing a heat treatment in an atmosphere containing nitrogen and oxygen on each of the semiconductor substrate in the peripheral circuit transistor formation region and the top oxide film in the memory transistor formation region;
Forming a gate insulating film on the semiconductor substrate in the peripheral circuit transistor formation region;
It comprises.

上記半導体装置の製造方法によれば、メモリトランジスタ形成領域の半導体基板上にボトム酸化膜、窒化膜及びトップ酸化膜を有するＯＮＯ膜を形成し、周辺回路トランジスタ形成領域の半導体基板の表面を露出させた状態で窒素と酸素を有するガス雰囲気での熱処理を施した後に周辺回路トランジスタ形成領域の半導体基板上にゲート絶縁膜を形成する。これにより、ゲート絶縁膜及びトップ酸化膜それぞれに窒素を注入することができる。このため、周辺回路トランジスタのゲート絶縁膜をリーク特性に優れたものとすることができる。これと共に、ＯＮＯ膜のトップ酸化膜のリーク量を低減でき、その結果、電荷保持特性を向上させることができる。また、上述したようにメモリトランジスタ形成領域のトップ酸化膜に窒素を注入することにより、トップ酸化膜の誘電率を大きくすることができる。このため、ボトム酸化膜にかかる電界が高まり、プログラム特性を向上させることができる。   According to the semiconductor device manufacturing method, an ONO film having a bottom oxide film, a nitride film, and a top oxide film is formed on the semiconductor substrate in the memory transistor formation region, and the surface of the semiconductor substrate in the peripheral circuit transistor formation region is exposed. In this state, after performing heat treatment in a gas atmosphere containing nitrogen and oxygen, a gate insulating film is formed on the semiconductor substrate in the peripheral circuit transistor formation region. Thereby, nitrogen can be implanted into each of the gate insulating film and the top oxide film. For this reason, the gate insulating film of the peripheral circuit transistor can have excellent leakage characteristics. At the same time, the leakage amount of the top oxide film of the ONO film can be reduced, and as a result, the charge retention characteristics can be improved. Further, as described above, the dielectric constant of the top oxide film can be increased by implanting nitrogen into the top oxide film in the memory transistor formation region. For this reason, the electric field applied to the bottom oxide film is increased, and the program characteristics can be improved.

本発明に係る半導体装置の製造方法は、メモリトランジスタ形成領域及び周辺回路トランジスタ形成領域それぞれの半導体基板上にボトム酸化膜を形成する工程と、
前記ボトム酸化膜上に窒化膜を形成する工程と、
前記窒化膜上にトップ酸化膜を形成する工程と、
前記周辺回路トランジスタ形成領域における前記トップ酸化膜、前記窒化膜及び前記ボトム酸化膜を除去することにより、前記周辺回路トランジスタ形成領域において半導体基板の表面を露出させる工程と、
前記周辺回路トランジスタ形成領域の半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜及び前記トップ酸化膜それぞれに窒素と酸素を有する雰囲気で熱処理を行う工程と、
を具備する。 A method of manufacturing a semiconductor device according to the present invention includes a step of forming a bottom oxide film on a semiconductor substrate in each of a memory transistor formation region and a peripheral circuit transistor formation region,
Forming a nitride film on the bottom oxide film;
Forming a top oxide film on the nitride film;
Removing the top oxide film, the nitride film, and the bottom oxide film in the peripheral circuit transistor formation region, thereby exposing a surface of a semiconductor substrate in the peripheral circuit transistor formation region;
Forming a gate insulating film on the semiconductor substrate in the peripheral circuit transistor formation region;
Performing a heat treatment in an atmosphere containing nitrogen and oxygen on each of the gate insulating film and the top oxide film;
It comprises.

上記半導体装置の製造方法によれば、メモリトランジスタ形成領域の半導体基板上にボトム酸化膜、窒化膜及びトップ酸化膜を有するＯＮＯ膜を形成し、周辺回路トランジスタ形成領域の半導体基板の表面を露出させ、周辺回路トランジスタ形成領域の半導体基板上にゲート絶縁膜を形成した後に、トップ酸化膜及びゲート絶縁膜に窒素と酸素を有するガス雰囲気での熱処理を施している。このため、ゲート絶縁膜をリーク特性に優れたものとすることができると共に、トップ酸化膜のリーク量を低減でき、その結果、電荷保持特性を向上させることができる。また、トップ酸化膜の誘電率を大きくすることができ、そのため、ボトム酸化膜にかかる電界が高まり、プログラム特性を向上させることができる。   According to the semiconductor device manufacturing method, an ONO film having a bottom oxide film, a nitride film, and a top oxide film is formed on the semiconductor substrate in the memory transistor formation region, and the surface of the semiconductor substrate in the peripheral circuit transistor formation region is exposed. After the gate insulating film is formed on the semiconductor substrate in the peripheral circuit transistor formation region, the top oxide film and the gate insulating film are heat-treated in a gas atmosphere containing nitrogen and oxygen. Therefore, the gate insulating film can be made excellent in leak characteristics, and the leak amount of the top oxide film can be reduced. As a result, the charge retention characteristics can be improved. In addition, the dielectric constant of the top oxide film can be increased, so that the electric field applied to the bottom oxide film is increased, and the program characteristics can be improved.

本発明に係る半導体装置の製造方法は、半導体基板上にボトム酸化膜を形成する工程と、
前記ボトム酸化膜上に窒化膜を形成する工程と、
前記窒化膜上にトップ酸化膜を形成する工程と、
前記トップ酸化膜に窒素と酸素を有する雰囲気で熱処理を行う工程と、
を具備する。 A method of manufacturing a semiconductor device according to the present invention includes a step of forming a bottom oxide film on a semiconductor substrate,
Forming a nitride film on the bottom oxide film;
Forming a top oxide film on the nitride film;
Performing a heat treatment in an atmosphere having nitrogen and oxygen on the top oxide film;
It comprises.

上記半導体装置の製造方法によれば、トップ酸化膜に窒素と酸素を有するガス雰囲気での熱処理を行うことにより、トップ酸化膜のリーク量を低減でき、その結果、電荷保持特性を向上させることができる。また、トップ酸化膜の誘電率を大きくすることができ、そのため、ボトム酸化膜にかかる電界が高まり、プログラム特性を向上させることができる。   According to the method for manufacturing a semiconductor device described above, the amount of leakage of the top oxide film can be reduced by performing heat treatment in a gas atmosphere containing nitrogen and oxygen on the top oxide film, and as a result, charge retention characteristics can be improved. it can. In addition, the dielectric constant of the top oxide film can be increased, so that the electric field applied to the bottom oxide film is increased, and the program characteristics can be improved.

本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜に窒素と酸素を有する雰囲気で熱処理を行う工程と、
を具備する。
上記半導体装置の製造方法によれば、ゲート絶縁膜に窒素と酸素を有するガス雰囲気での熱処理を行うことにより、ゲート絶縁膜をリーク特性に優れたものとすることができる。 A method of manufacturing a semiconductor device according to the present invention includes a step of forming a gate insulating film on a semiconductor substrate,
Performing heat treatment in an atmosphere containing nitrogen and oxygen on the gate insulating film;
It comprises.
According to the above method for manufacturing a semiconductor device, the gate insulating film can be excellent in leak characteristics by performing heat treatment in a gas atmosphere containing nitrogen and oxygen on the gate insulating film.

また、本発明に係る半導体装置の製造方法において、前記熱処理を行う工程は９００℃以上１１５０℃以下の温度条件で行う工程であることも可能である。
また、本発明に係る半導体装置の製造方法において、前記熱処理を行う工程は１０００℃より高く１１５０℃以下の温度条件で行う工程であることも可能である。 In the method for manufacturing a semiconductor device according to the present invention, the step of performing the heat treatment may be a step performed under a temperature condition of 900 ° C. or higher and 1150 ° C. or lower.
Moreover, in the method for manufacturing a semiconductor device according to the present invention, the step of performing the heat treatment may be a step performed under a temperature condition higher than 1000 ° C. and lower than 1150 ° C.

本発明に係る半導体装置の製造方法は、メモリトランジスタ形成領域及び周辺回路トランジスタ形成領域それぞれの半導体基板上にボトム酸化膜を形成する工程と、
前記ボトム酸化膜上に窒化膜を形成する工程と、
前記窒化膜上にトップ酸化膜を形成する工程と、
前記周辺回路トランジスタ形成領域における前記トップ酸化膜、前記窒化膜及び前記ボトム酸化膜を除去することにより、前記周辺回路トランジスタ形成領域において半導体基板の表面を露出させる工程と、
前記周辺回路トランジスタ形成領域の半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜及び前記トップ酸化膜それぞれにプラズマ窒化処理を行う工程と、
を具備する。 A method of manufacturing a semiconductor device according to the present invention includes a step of forming a bottom oxide film on a semiconductor substrate in each of a memory transistor formation region and a peripheral circuit transistor formation region,
Forming a nitride film on the bottom oxide film;
Forming a top oxide film on the nitride film;
Removing the top oxide film, the nitride film, and the bottom oxide film in the peripheral circuit transistor formation region, thereby exposing a surface of a semiconductor substrate in the peripheral circuit transistor formation region;
Forming a gate insulating film on the semiconductor substrate in the peripheral circuit transistor formation region;
Performing a plasma nitriding process on each of the gate insulating film and the top oxide film;
It comprises.

上記半導体装置の製造方法によれば、ゲート絶縁膜及びトップ酸化膜にプラズマ窒化処理を行うことにより、ゲート絶縁膜及びトップ酸化膜それぞれに窒素を注入でき、そのため、ゲート絶縁膜をリーク特性に優れたものとできると共に、トップ酸化膜のリーク量を低減でき、その結果、電荷保持特性を向上させることができる。また、トップ酸化膜の誘電率を大きくすることができ、そのため、ボトム酸化膜にかかる電界が高まり、プログラム特性を向上させることができる。   According to the method for manufacturing the semiconductor device, nitrogen can be implanted into each of the gate insulating film and the top oxide film by performing the plasma nitriding treatment on the gate insulating film and the top oxide film, and thus the gate insulating film has excellent leakage characteristics. In addition, the leakage amount of the top oxide film can be reduced, and as a result, the charge retention characteristics can be improved. In addition, the dielectric constant of the top oxide film can be increased, so that the electric field applied to the bottom oxide film is increased, and the program characteristics can be improved.

本発明に係る半導体装置の製造方法は、半導体基板上にボトム酸化膜を形成する工程と、
前記ボトム酸化膜上に窒化膜を形成する工程と、
前記窒化膜上にトップ酸化膜を形成する工程と、
前記トップ酸化膜にプラズマ窒化処理を行う工程と、
を具備する。 A method of manufacturing a semiconductor device according to the present invention includes a step of forming a bottom oxide film on a semiconductor substrate,
Forming a nitride film on the bottom oxide film;
Forming a top oxide film on the nitride film;
Performing a plasma nitriding process on the top oxide film;
It comprises.

上記半導体装置の製造方法によれば、トップ酸化膜にプラズマ窒化処理を行うことにより、トップ酸化膜のリーク量を低減でき、その結果、電荷保持特性を向上させることができる。また、トップ酸化膜の誘電率を大きくすることができるため、ボトム酸化膜にかかる電界が高まり、プログラム特性を向上させることができる。   According to the manufacturing method of the semiconductor device, by performing the plasma nitriding process on the top oxide film, the amount of leakage of the top oxide film can be reduced, and as a result, the charge retention characteristics can be improved. Moreover, since the dielectric constant of the top oxide film can be increased, the electric field applied to the bottom oxide film is increased, and the program characteristics can be improved.

本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜にプラズマ窒化処理を行う工程と、
を具備する。
上記半導体装置の製造方法によれば、ゲート絶縁膜にプラズマ窒化処理を行うことにより、ゲート絶縁膜に窒素を注入することができる。このため、ゲート絶縁膜をリーク特性に優れたものとすることができる。 A method of manufacturing a semiconductor device according to the present invention includes a step of forming a gate insulating film on a semiconductor substrate,
Performing a plasma nitriding process on the gate insulating film;
It comprises.
According to the method for manufacturing a semiconductor device, nitrogen can be implanted into the gate insulating film by performing plasma nitriding on the gate insulating film. For this reason, the gate insulating film can be made excellent in leak characteristics.

また、本発明に係る半導体装置の製造方法において、前記プラズマ窒化処理を行う工程は、４００℃以下の温度、窒素を含むガス雰囲気、減圧下でプラズマ窒化処理を行う工程であることが好ましい。
また、本発明に係る半導体装置の製造方法において、前記トップ酸化膜の上部には１×１０２２ｃｍ−３程度の濃度の窒素が存在することが好ましい。
また、本発明に係る半導体装置の製造方法において、前記ゲート絶縁膜の上部には１×１０２２ｃｍ−３程度の濃度の窒素が存在することが好ましい。 In the method for manufacturing a semiconductor device according to the present invention, the step of performing the plasma nitriding treatment is preferably a step of performing the plasma nitriding treatment under a temperature of 400 ° C. or lower, a nitrogen-containing gas atmosphere, and reduced pressure.
In the method for manufacturing a semiconductor device according to the present invention, it is preferable that nitrogen having a concentration of about 1 × 10 22 cm −3 is present on the top oxide film.
In the method for manufacturing a semiconductor device according to the present invention, it is preferable that nitrogen having a concentration of about 1 × 10 22 cm −3 is present on the gate insulating film.

本発明に係る半導体装置は、メモリトランジスタ形成領域の半導体基板上に形成されたボトム酸化膜と、
前記ボトム酸化膜上に形成された窒化膜と、
前記窒化膜上に形成されたトップ絶縁膜と、
周辺回路トランジスタ形成領域の半導体基板上に形成されたゲート絶縁膜と、
を具備する半導体装置において、
前記周辺回路トランジスタ形成領域の半導体基板及び前記メモリトランジスタ形成領域のトップ絶縁膜それぞれは、該半導体基板及び該トップ絶縁膜それぞれに窒素と酸素を有する雰囲気で熱処理が行われて形成されたものである。 A semiconductor device according to the present invention includes a bottom oxide film formed on a semiconductor substrate in a memory transistor formation region,
A nitride film formed on the bottom oxide film;
A top insulating film formed on the nitride film;
A gate insulating film formed on the semiconductor substrate in the peripheral circuit transistor formation region;
In a semiconductor device comprising:
Each of the semiconductor substrate in the peripheral circuit transistor forming region and the top insulating film in the memory transistor forming region is formed by performing heat treatment in an atmosphere containing nitrogen and oxygen on the semiconductor substrate and the top insulating film, respectively. .

上記半導体装置によれば、ゲート絶縁膜及びトップ絶縁膜それぞれに窒素が注入されているため、ゲート絶縁膜をリーク特性に優れたものとできると共に、トップ絶縁膜のリーク量を低減でき、その結果、電荷保持特性を向上させることができる。また、トップ絶縁膜の誘電率を大きくすることができるため、ボトム酸化膜にかかる電界が高まり、プログラム特性を向上させることができる。   According to the semiconductor device, since nitrogen is implanted into each of the gate insulating film and the top insulating film, the gate insulating film can have excellent leakage characteristics, and the amount of leakage of the top insulating film can be reduced. Thus, the charge retention characteristics can be improved. Further, since the dielectric constant of the top insulating film can be increased, the electric field applied to the bottom oxide film is increased, and the program characteristics can be improved.

本発明に係る半導体装置は、メモリトランジスタ形成領域の半導体基板上に形成されたボトム酸化膜と、
前記ボトム酸化膜上に形成された窒化膜と、
前記窒化膜上に形成されたトップ絶縁膜と、
周辺回路トランジスタ形成領域の半導体基板上に形成されたゲート絶縁膜と、
を具備する半導体装置において、
前記ゲート絶縁膜及び前記トップ絶縁膜それぞれは、該ゲート絶縁膜及び該トップ絶縁膜それぞれに窒素と酸素を有する雰囲気で熱処理が行われて形成されたものである。 A semiconductor device according to the present invention includes a bottom oxide film formed on a semiconductor substrate in a memory transistor formation region,
A nitride film formed on the bottom oxide film;
A top insulating film formed on the nitride film;
A gate insulating film formed on the semiconductor substrate in the peripheral circuit transistor formation region;
In a semiconductor device comprising:
Each of the gate insulating film and the top insulating film is formed by performing heat treatment in an atmosphere containing nitrogen and oxygen on the gate insulating film and the top insulating film, respectively.

本発明に係る半導体装置は、半導体基板上に形成されたボトム酸化膜と、
前記ボトム酸化膜上に形成された窒化膜と、
前記窒化膜上に形成されたトップ絶縁膜と、
を具備する半導体装置において、
前記トップ絶縁膜は、該トップ絶縁膜に窒素と酸素を有する雰囲気で熱処理が行われたものである。 A semiconductor device according to the present invention includes a bottom oxide film formed on a semiconductor substrate,
A nitride film formed on the bottom oxide film;
A top insulating film formed on the nitride film;
In a semiconductor device comprising:
The top insulating film is obtained by heat-treating the top insulating film in an atmosphere containing nitrogen and oxygen.

本発明に係る半導体装置は、半導体基板上に形成されたゲート絶縁膜を有する半導体装置において、
前記ゲート絶縁膜は、該ゲート絶縁膜に窒素と酸素を有する雰囲気で熱処理が行われたものである。
上記半導体装置の製造方法によれば、前記ゲート絶縁膜は窒素と酸素を有する雰囲気で熱処理が行われたものである。これにより、ゲート絶縁膜に窒素が注入され、そのため、リーク特性に優れたゲート絶縁膜を得ることができる。 A semiconductor device according to the present invention is a semiconductor device having a gate insulating film formed on a semiconductor substrate.
The gate insulating film is obtained by heat-treating the gate insulating film in an atmosphere containing nitrogen and oxygen.
According to the semiconductor device manufacturing method, the gate insulating film is heat-treated in an atmosphere containing nitrogen and oxygen. As a result, nitrogen is implanted into the gate insulating film, so that a gate insulating film having excellent leakage characteristics can be obtained.

本発明に係る半導体装置は、メモリトランジスタ形成領域の半導体基板上に形成されたボトム酸化膜と、
前記ボトム酸化膜上に形成された窒化膜と、
前記窒化膜上に形成されたトップ絶縁膜と、
周辺回路トランジスタ形成領域の半導体基板上に形成されたゲート絶縁膜と、
を具備する半導体装置において、
前記ゲート絶縁膜及び前記トップ酸化膜それぞれは、プラズマ窒化処理が行われたものである。 A semiconductor device according to the present invention includes a bottom oxide film formed on a semiconductor substrate in a memory transistor formation region,
A nitride film formed on the bottom oxide film;
A top insulating film formed on the nitride film;
A gate insulating film formed on the semiconductor substrate in the peripheral circuit transistor formation region;
In a semiconductor device comprising:
Each of the gate insulating film and the top oxide film has been subjected to plasma nitriding.

上記半導体装置によれば、ゲート絶縁膜及びトップ酸化膜それぞれはプラズマ窒化処理が行われたものである。これにより、ゲート絶縁膜及びトップ酸化膜それぞれに窒素が注入され、ゲート絶縁膜をリーク特性に優れたものとできると共に、メモリトランジスタ形成領域のトップ酸化膜のリーク量を低減でき、その結果、電荷保持特性を向上させることができる。また、トップ酸化膜の誘電率を大きくすることができるため、ボトム酸化膜にかかる電界が高まり、プログラム特性を向上させることができる。   According to the semiconductor device, each of the gate insulating film and the top oxide film has been subjected to plasma nitriding. As a result, nitrogen is implanted into each of the gate insulating film and the top oxide film, and the gate insulating film can have excellent leakage characteristics, and the amount of leakage of the top oxide film in the memory transistor formation region can be reduced. The retention characteristics can be improved. Moreover, since the dielectric constant of the top oxide film can be increased, the electric field applied to the bottom oxide film is increased, and the program characteristics can be improved.

本発明に係る半導体装置は、半導体基板上に形成されたボトム酸化膜と、
前記ボトム酸化膜上に形成された窒化膜と、
前記窒化膜上に形成されたトップ絶縁膜と、
を具備する半導体装置において、
前記トップ酸化膜はプラズマ窒化処理が行われたものである。 A semiconductor device according to the present invention includes a bottom oxide film formed on a semiconductor substrate,
A nitride film formed on the bottom oxide film;
A top insulating film formed on the nitride film;
In a semiconductor device comprising:
The top oxide film has been subjected to plasma nitriding.

発明を実施するための形態BEST MODE FOR CARRYING OUT THE INVENTION

以下、図面を参照して本発明の実施の形態について説明する。
（実施の形態１）
図１乃至図３は、本発明の実施の形態１による不揮発性半導体装置の製造方法を示す断面図である。この不揮発性半導体装置はＭＯＮＯＳ型のフラッシュメモリである。 Embodiments of the present invention will be described below with reference to the drawings.
(Embodiment 1)
1 to 3 are cross-sectional views showing a method for manufacturing a nonvolatile semiconductor device according to Embodiment 1 of the present invention. This nonvolatile semiconductor device is a MONOS type flash memory.

まず、図１（Ａ）に示すように、Ｐ型のシリコン基板１に対して例えばＬＯＣＯＳ法によりシリコン酸化膜からなる素子分離絶縁膜２ａ〜２ｃを形成する。ここで、素子分離酸化膜２ｂにより分離された図面上左側の活性領域がメモリトランジスタ形成領域３であり、一方図面上右側の活性領域が周辺回路トランジスタ形成領域４である。次いで、シリコン基板１の表面に犠牲酸化膜５を熱酸化法により形成する。   First, as shown in FIG. 1A, element isolation insulating films 2a to 2c made of a silicon oxide film are formed on a P-type silicon substrate 1 by a LOCOS method, for example. Here, the active region on the left side in the drawing separated by the element isolation oxide film 2b is the memory transistor forming region 3, while the active region on the right side in the drawing is the peripheral circuit transistor forming region 4. Next, a sacrificial oxide film 5 is formed on the surface of the silicon substrate 1 by a thermal oxidation method.

この後、図１（Ｂ）に示すように、シリコン基板１の全面をライトエッチングすることにより犠牲酸化膜５を除去する。この犠牲酸化膜５の形成と除去は、この後の工程で形成するメモリ絶縁膜の信頼性を向上するために行うものである。
次に、図１（Ｃ）に示すように、シリコン基板１の表面に膜厚が例えば３．８ｎｍのシリコン酸化膜からなるボトム酸化膜６を形成する。このボトム酸化膜６は、１０００〜１１５０℃程度の温度、好ましくは１１００℃の温度、ドライ酸素雰囲気、７６０Ｔｏｒｒ程度の圧力で１２０秒程度の熱酸化により形成する。あるいはボトム酸化膜６を６５０℃〜９００℃程度の温度、より好ましくは７５０℃〜８５０℃程度の温度で、ウエット酸化雰囲気の熱酸化により形成してもよい。 Thereafter, as shown in FIG. 1B, the sacrificial oxide film 5 is removed by light etching the entire surface of the silicon substrate 1. The formation and removal of the sacrificial oxide film 5 is performed in order to improve the reliability of the memory insulating film formed in the subsequent process.
Next, as shown in FIG. 1C, a bottom oxide film 6 made of a silicon oxide film having a thickness of, for example, 3.8 nm is formed on the surface of the silicon substrate 1. The bottom oxide film 6 is formed by thermal oxidation for about 120 seconds at a temperature of about 1000 to 1150 ° C., preferably 1100 ° C., a dry oxygen atmosphere, and a pressure of about 760 Torr. Alternatively, the bottom oxide film 6 may be formed by thermal oxidation in a wet oxidation atmosphere at a temperature of about 650 ° C. to 900 ° C., more preferably at a temperature of about 750 ° C. to 850 ° C.

次いで、ＮＨ３雰囲気で数分〜２時間程度、６５０℃〜９５０℃程度のアニールを行う。次いで、ボトム酸化膜６の上に減圧ＣＶＤ（chemical vapor deposition）法により膜厚が例えば５．０ｎｍの窒化膜（Ｓｉ３Ｎ４）７を堆積する。次いで、窒化膜７の上に膜厚が例えば４．０ｎｍのシリコン酸化膜からなるトップ酸化膜（ＨＴＯ）８を比較的高温で減圧ＣＶＤ法により形成する。このようにしてシリコン基板１の上にはＯＮＯ膜（ボトム酸化膜−窒化膜−トップ酸化膜）が形成される。 Next, annealing at about 650 ° C. to 950 ° C. is performed for about several minutes to about 2 hours in an NH 3 atmosphere. Next, a nitride film (Si 3 N 4 ) 7 having a thickness of, for example, 5.0 nm is deposited on the bottom oxide film 6 by low pressure CVD (chemical vapor deposition). Next, a top oxide film (HTO) 8 made of a silicon oxide film having a thickness of, for example, 4.0 nm is formed on the nitride film 7 at a relatively high temperature by a low pressure CVD method. Thus, an ONO film (bottom oxide film-nitride film-top oxide film) is formed on the silicon substrate 1.

この後、図２（Ｄ）に示すように、トップ酸化膜８の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、トップ酸化膜８上にはレジストパターン９が形成される。このレジストパターン９はメモリトランジスタ形成領域３を覆うパターンである。   Thereafter, as shown in FIG. 2D, a photoresist film is applied on the top oxide film 8, and the photoresist film is exposed and developed, whereby a resist pattern 9 is formed on the top oxide film 8. It is formed. The resist pattern 9 is a pattern that covers the memory transistor formation region 3.

次いで、レジストパターン９をマスクとしてトップ酸化膜８をドライエッチングすることにより、周辺回路トランジスタ形成領域のトップ酸化膜８が除去される。次いで、レジストパターン９をマスクとして窒化膜７をドライエッチングすることにより、周辺回路トランジスタ形成領域の窒化膜７が除去される。次いで、レジストパターン９をマスクとしてウエットエッチングすることにより、周辺回路トランジスタ形成領域のボトム酸化膜６が除去される。このようにして周辺回路トランジスタ形成領域のＯＮＯ膜は除去される。   Next, the top oxide film 8 in the peripheral circuit transistor formation region is removed by dry etching the top oxide film 8 using the resist pattern 9 as a mask. Next, the nitride film 7 is dry-etched using the resist pattern 9 as a mask to remove the nitride film 7 in the peripheral circuit transistor formation region. Next, the bottom oxide film 6 in the peripheral circuit transistor formation region is removed by wet etching using the resist pattern 9 as a mask. In this way, the ONO film in the peripheral circuit transistor formation region is removed.

次に、図２（Ｅ）に示すように、レジストパターン９を除去する。次いで、シリコン基板１を含む全面にＮＯアニールを施す。すなわち、シリコン基板１を含む全面にＮＯガス雰囲気（窒素と酸素を有するガス雰囲気）、９００〜１１５０℃の温度、好ましくは１０００℃より高く１１５０℃以下の温度、より好ましくは１１５０℃の温度、７４０Ｔｏｒｒの圧力で２０秒程度のランプアニールによる熱処理を行う。   Next, as shown in FIG. 2E, the resist pattern 9 is removed. Next, NO annealing is performed on the entire surface including the silicon substrate 1. That is, a NO gas atmosphere (a gas atmosphere containing nitrogen and oxygen) over the entire surface including the silicon substrate 1, a temperature of 900 to 1150 ° C., preferably a temperature higher than 1000 ° C. and lower than 1150 ° C., more preferably a temperature of 1150 ° C. A heat treatment is performed by lamp annealing at a pressure of about 20 seconds.

この後、図２（Ｆ）に示すように、シリコン基板１の表面を１０００〜１１５０℃の温度、好ましくは１１００℃の温度、ドライ酸素雰囲気、７６０Ｔｏｒｒ程度の圧力で１２０秒程度熱酸化する。これにより、周辺回路トランジスタ形成領域のシリコン基板１の表面には膜厚が例えば２．５ｎｍ程度のシリコン窒化酸化膜からなるゲート絶縁膜１０が形成される。   Thereafter, as shown in FIG. 2F, the surface of the silicon substrate 1 is thermally oxidized at a temperature of 1000 to 1150 ° C., preferably 1100 ° C., a dry oxygen atmosphere, and a pressure of about 760 Torr for about 120 seconds. As a result, a gate insulating film 10 made of a silicon oxynitride film having a thickness of, for example, about 2.5 nm is formed on the surface of the silicon substrate 1 in the peripheral circuit transistor formation region.

上記の熱処理工程によりゲート絶縁膜１０及びトップ酸化膜８それぞれには窒素が注入されるので、ゲート絶縁膜１０及びトップ酸化膜８それぞれの表面付近には１×１０２２ｃｍ−３程度の濃度の窒素が存在することになる。これにより、周辺回路トランジスタのゲート絶縁膜１０をリーク特性に優れたものとすることができる。これと共に、ＯＮＯ膜のトップ酸化膜のリーク量を低減でき、その結果、電荷保持特性を向上させることができる。 Since nitrogen is implanted into each of the gate insulating film 10 and the top oxide film 8 by the above heat treatment process, a concentration of about 1 × 10 22 cm −3 is formed near the surfaces of the gate insulating film 10 and the top oxide film 8. Nitrogen will be present. Thereby, the gate insulating film 10 of the peripheral circuit transistor can be made excellent in leakage characteristics. At the same time, the leakage amount of the top oxide film of the ONO film can be reduced, and as a result, the charge retention characteristics can be improved.

尚、ここでは熱酸化条件としてドライ酸化を用いているが、ウエット酸化を用いても良い。この場合は、例えば、ゲート絶縁膜１０を６５０℃〜９００℃程度の温度、より好ましくは７５０℃〜８５０℃程度の温度で、ウエット酸化雰囲気の熱酸化により形成してもよい。また、ゲート絶縁膜１０の希望の膜厚にあわせて熱酸化時間や温度を適宜変更しても良い。   Here, dry oxidation is used as the thermal oxidation condition, but wet oxidation may be used. In this case, for example, the gate insulating film 10 may be formed by thermal oxidation in a wet oxidation atmosphere at a temperature of about 650 ° C. to 900 ° C., more preferably at a temperature of about 750 ° C. to 850 ° C. Further, the thermal oxidation time and temperature may be appropriately changed according to the desired film thickness of the gate insulating film 10.

この後、図３（Ｇ）に示すように、トップ酸化膜８及びゲート絶縁膜１０を含む全面上にポリシリコン膜をＣＶＤ法により堆積する。次いで、このポリシリコン膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、ポリシリコン膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてポリシリコン膜をパターニングすることにより、メモリトランジスタ形成領域のＯＮＯ膜上にはゲート電極１１が形成され、周辺回路トランジスタ形成領域のゲート絶縁膜１０上にはゲート電極１３が形成される。このようにしてメモリトランジスタ形成領域には、ボトム酸化膜６、窒化膜７、トップ酸化膜８及びゲート電極１１からなる誘電体ゲート構造１２が形成され、周辺回路トランジスタ形成領域にはトランジスタのゲート電極１３が形成される。   Thereafter, as shown in FIG. 3G, a polysilicon film is deposited on the entire surface including the top oxide film 8 and the gate insulating film 10 by the CVD method. Next, a photoresist film (not shown) is applied on the polysilicon film, and the photoresist film is exposed and developed to form a resist pattern on the polysilicon film. Next, by patterning the polysilicon film using this resist pattern as a mask, the gate electrode 11 is formed on the ONO film in the memory transistor formation region, and the gate electrode 13 is formed on the gate insulating film 10 in the peripheral circuit transistor formation region. Is formed. Thus, the dielectric gate structure 12 including the bottom oxide film 6, the nitride film 7, the top oxide film 8, and the gate electrode 11 is formed in the memory transistor formation region, and the gate electrode of the transistor is formed in the peripheral circuit transistor formation region. 13 is formed.

次に、図３（Ｈ）に示すように、誘電体ゲート構造１２及びゲート電極１３をマスクとしてシリコン基板１に低濃度不純物１４をイオン注入する。これにより、メモリトランジスタ形成領域及び周辺回路トランジスタ形成領域それぞれのＬＤＤ(lightly doped drain)領域には低濃度不純物が導入される。   Next, as shown in FIG. 3H, low-concentration impurities 14 are ion-implanted into the silicon substrate 1 using the dielectric gate structure 12 and the gate electrode 13 as a mask. Thereby, low concentration impurities are introduced into LDD (lightly doped drain) regions in the memory transistor formation region and the peripheral circuit transistor formation region, respectively.

次に、図３（Ｉ）に示すように、誘電体ゲート構造１２及びゲート電極１３を含む全面上にシリコン酸化膜をＣＶＤ法により堆積する。次いで、このシリコン酸化膜をエッチバックすることにより、誘電体ゲート構造１２及びゲート電極１３それぞれの両側面にサイドウォール１５が形成される。   Next, as shown in FIG. 3I, a silicon oxide film is deposited on the entire surface including the dielectric gate structure 12 and the gate electrode 13 by the CVD method. Next, by etching back the silicon oxide film, sidewalls 15 are formed on both side surfaces of the dielectric gate structure 12 and the gate electrode 13, respectively.

この後、誘電体ゲート構造１２、ゲート電極１３及びサイドウォール１５をマスクとしてシリコン基板１に高濃度不純物をイオン注入し、熱処理を施して不純物を拡散させる。これにより、メモリトランジスタ形成領域３において誘電体ゲート構造１２の両側面のシリコン基板１には高濃度不純物領域であるソース及びドレイン領域の拡散層１６，１７が形成され、その拡散層の内側には低濃度不純物領域であるＬＤＤ領域の拡散層２０，２１が形成される。また、周辺回路トランジスタ形成領域４においてゲート電極１３の両側面のシリコン基板１には高濃度不純物領域であるソース及びドレイン領域の拡散層１８，１９が形成され、その拡散層の内側には低濃度不純物領域であるＬＤＤ領域の拡散層２２，２３が形成される。   Thereafter, high-concentration impurities are ion-implanted into the silicon substrate 1 using the dielectric gate structure 12, the gate electrode 13 and the sidewalls 15 as a mask, and heat treatment is performed to diffuse the impurities. As a result, diffusion layers 16 and 17 of source and drain regions, which are high-concentration impurity regions, are formed on the silicon substrate 1 on both sides of the dielectric gate structure 12 in the memory transistor formation region 3, and the diffusion layers 16 and 17 are formed inside the diffusion layer. Diffusion layers 20 and 21 in the LDD region which is a low concentration impurity region are formed. In the peripheral circuit transistor formation region 4, diffusion layers 18 and 19 of source and drain regions, which are high-concentration impurity regions, are formed on the silicon substrate 1 on both sides of the gate electrode 13. Diffusion layers 22 and 23 in the LDD region which is an impurity region are formed.

上記の構造のＭＯＮＯＳ型のフラッシュメモリの動作について説明する。
メモリトランジスタ形成領域３において、ＯＮＯ膜は、窒化膜７中の電荷トラップや、窒化膜７とトップ酸化膜８の界面に形成された電荷トラップなどに電荷を保持する機能を持つ。ゲート電極１１、シリコン基板１中のソース及びドレイン領域の拡散層１６，１７及びシリコン基板１に適当な電圧を印加することにより、トンネル電流が生じ、ボトム酸化膜６を通してシリコン基板１からＯＮＯ膜中に電子が注入され、上記の電圧によって形成される電界により伝導し、トラップ準位に捕獲される。あるいは逆に、ボトム酸化膜６を通してＯＮＯ膜中からシリコン基板１へ電子が放出される。 The operation of the MONOS type flash memory having the above structure will be described.
In the memory transistor formation region 3, the ONO film has a function of holding charges in a charge trap in the nitride film 7 or a charge trap formed at the interface between the nitride film 7 and the top oxide film 8. By applying an appropriate voltage to the gate electrode 11, the diffusion layers 16 and 17 in the source and drain regions in the silicon substrate 1, and the silicon substrate 1, a tunnel current is generated, and from the silicon substrate 1 through the bottom oxide film 6 to the ONO film Electrons are injected into the first electrode, conducted by the electric field formed by the voltage, and trapped in the trap level. Conversely, electrons are emitted from the ONO film to the silicon substrate 1 through the bottom oxide film 6.

上記実施の形態１によれば、メモリトランジスタ形成領域３のシリコン基板１上にＯＮＯ膜を形成し、周辺回路トランジスタ形成領域４のシリコン基板１の表面を露出させた状態でＮＯアニール（窒素と酸素を有するガス雰囲気での熱処理）を施した後に周辺回路トランジスタ形成領域のシリコン基板１上にゲート絶縁膜１０を形成する。これにより、ゲート絶縁膜１０及びトップ酸化膜８それぞれに窒素を注入することができ、ゲート絶縁膜１０及びトップ酸化膜８それぞれの表面付近の窒素濃度を１×１０２２ｃｍ−３程度とすることができる。これにより、周辺回路トランジスタのゲート絶縁膜１０をリーク特性に優れたものとすることができる。これと共に、ＯＮＯ膜のトップ酸化膜のリーク量を低減でき、その結果、電荷保持特性を向上させることができる。 According to the first embodiment, an ONO film is formed on the silicon substrate 1 in the memory transistor formation region 3 and NO annealing (nitrogen and oxygen is performed with the surface of the silicon substrate 1 in the peripheral circuit transistor formation region 4 exposed. The gate insulating film 10 is formed on the silicon substrate 1 in the peripheral circuit transistor formation region. Thereby, nitrogen can be implanted into each of the gate insulating film 10 and the top oxide film 8, and the nitrogen concentration in the vicinity of the surfaces of the gate insulating film 10 and the top oxide film 8 is set to about 1 × 10 22 cm −3. Can do. Thereby, the gate insulating film 10 of the peripheral circuit transistor can be made excellent in leakage characteristics. At the same time, the leakage amount of the top oxide film of the ONO film can be reduced, and as a result, the charge retention characteristics can be improved.

また、上述したようにメモリトランジスタのＯＮＯ膜のトップ酸化膜８に窒素を注入することにより、トップ酸化膜８の誘電率を大きくすることができる。このため、ボトム酸化膜６にかかる電界が高まり、プログラム特性を向上させることができる。これについて以下に詳しく説明する。   Further, as described above, the dielectric constant of the top oxide film 8 can be increased by injecting nitrogen into the top oxide film 8 of the ONO film of the memory transistor. For this reason, the electric field applied to the bottom oxide film 6 is increased, and the program characteristics can be improved. This will be described in detail below.

ＯＮＯ膜は３つの容量を直列接続したものと考えると、下記式が成り立つ。
ただし、ＯＮＯ膜全体の容量をＣＯＮＯとし、印加電圧をＶＯＮＯとする。
ボトム酸化膜の容量をＣ1、誘電率をε1、膜厚をｔ1、電圧をＶ1とする。
窒化膜（Ｓｉ３Ｎ４）の容量をＣ2とし、誘電率をε2、膜厚をｔ2、電圧をＶ2とする。
トップ酸化膜の容量をＣ3、誘電率をε3、膜厚をｔ3、電圧をＶ3とする。 Considering that the ONO film has three capacitors connected in series, the following equation holds.
However, the capacity of the entire ONO film is CONO, and the applied voltage is VONO.
The capacitance of the bottom oxide film is C1, the dielectric constant is ε1, the film thickness is t1, and the voltage is V1.
The capacitance of the nitride film (Si 3 N 4 ) is C2, the dielectric constant is ε2, the film thickness is t2, and the voltage is V2.
The capacity of the top oxide film is C3, the dielectric constant is ε3, the film thickness is t3, and the voltage is V3.

1/ＣＯＮＯ＝1/Ｃ１＋1/Ｃ２＋1/Ｃ３ …(1)
ＶＯＮＯ＝Ｖ1＋Ｖ2＋Ｖ3 …(2)
Ｖ1＝Ｃ2×Ｃ3/(Ｃ1×Ｃ2＋Ｃ2×Ｃ3＋Ｃ1×Ｃ3)×ＶＯＮＯ …(3)
Ｖ2＝Ｃ1×Ｃ3/(Ｃ1×Ｃ2＋Ｃ2×Ｃ3＋Ｃ1×Ｃ3)×ＶＯＮＯ …(4)
Ｖ3＝Ｃ1×Ｃ2/(Ｃ1×Ｃ2＋Ｃ2×Ｃ3＋Ｃ1×Ｃ3)×ＶＯＮＯ …(5) 1 / CONO = 1 / C1 + 1 / C2 + 1 / C3 (1)
VONO = V1 + V2 + V3 (2)
V1 = C2 × C3 / (C1 × C2 + C2 × C3 + C1 × C3) × VONO (3)
V2 = C1 * C3 / (C1 * C2 + C2 * C3 + C1 * C3) * VONO (4)
V3 = C1 × C2 / (C1 × C2 + C2 × C3 + C1 × C3) × VONO (5)

上記式(1)〜(5)によってＯＮＯ膜における各々の膜にかかる電圧の比は下記式(6)のとおりとなる。
Ｖ1:Ｖ2:Ｖ3＝Ｃ2×Ｃ3:Ｃ1×Ｃ3:Ｃ1×Ｃ2 …(6)
ここで、Ｃ＝ε/ｔより電圧比は下記式(7)のようになる。
Ｖ1:Ｖ2:Ｖ３＝ε2×ε3/ｔ2×ｔ3:ε1×ε3/ｔ1×ｔ3:ε1×ε2/ｔ1×ｔ2 …(7) The ratio of the voltage applied to each film in the ONO film by the above formulas (1) to (5) is as shown in the following formula (6).
V1: V2: V3 = C2 × C3: C1 × C3: C1 × C2 (6)
Here, from C = ε / t, the voltage ratio is expressed by the following equation (7).
V1: V2: V3 = ε2 × ε3 / t2 × t3: ε1 × ε3 / t1 × t3: ε1 × ε2 / t1 × t2 (7)

上記式(7)より、各膜厚が変わらずにトップ酸化膜の誘電率ε3が大きくなると、ボトム酸化膜及び窒化膜にかかる電圧比率はそれぞれε3倍となる。従って、ＯＮＯ膜全体にかかる電圧が一定であっても、ボトム酸化膜の電界が増えてプログラムが早くなり、プログラム特性が向上することになる。   From the above equation (7), when the dielectric constant ε3 of the top oxide film is increased without changing the film thickness, the voltage ratios applied to the bottom oxide film and the nitride film are each ε3 times. Therefore, even if the voltage applied to the entire ONO film is constant, the electric field of the bottom oxide film is increased, the program is accelerated, and the program characteristics are improved.

尚、上記実施の形態１では、シリコン基板１を含む全面にＮＯアニールを施した後に、シリコン基板１の表面にゲート絶縁膜を形成しているが、シリコン基板１の表面にゲート絶縁膜を形成した後に、シリコン基板１を含む全面にＮＯアニールを施すことも可能である。この場合も本実施の形態と同様の効果を得ることができる。   In the first embodiment, after the NO annealing is performed on the entire surface including the silicon substrate 1, the gate insulating film is formed on the surface of the silicon substrate 1. However, the gate insulating film is formed on the surface of the silicon substrate 1. After that, it is possible to perform NO annealing on the entire surface including the silicon substrate 1. In this case as well, the same effect as this embodiment can be obtained.

（実施の形態２）
図４（Ｄ），（Ｅ）は、本発明の実施の形態２による不揮発性半導体装置の製造方法を示す断面図であり、図１乃至図３と同一部分には同一符号を付す。
本実施の形態においても実施の形態１の図１（Ａ）乃至図２（Ｄ）に示す工程と同一工程を行い、図４（Ｄ）に示す状態を得る。 (Embodiment 2)
4D and 4E are cross-sectional views illustrating the method for manufacturing the nonvolatile semiconductor device according to the second embodiment of the present invention. The same reference numerals are given to the same portions as those in FIGS.
In this embodiment mode, the same steps as those shown in FIGS. 1A to 2D of Embodiment Mode 1 are performed to obtain the state shown in FIG.

その次に、図４（Ｅ）に示すように、シリコン基板１の表面を１０００〜１１５０℃の温度、好ましくは１１００℃の温度、ドライ酸素雰囲気、７６０Ｔｏｒｒ程度の圧力で１２０秒程度熱酸化する。これにより、周辺回路トランジスタ形成領域のシリコン基板１の表面にはシリコン酸化膜からなるゲート酸化膜１０が形成される。尚、ここでは熱酸化条件としてドライ酸化を用いているが、ウエット酸化を用いても良い。   Next, as shown in FIG. 4E, the surface of the silicon substrate 1 is thermally oxidized for about 120 seconds at a temperature of 1000 to 1150 ° C., preferably 1100 ° C., a dry oxygen atmosphere, and a pressure of about 760 Torr. As a result, a gate oxide film 10 made of a silicon oxide film is formed on the surface of the silicon substrate 1 in the peripheral circuit transistor formation region. Here, dry oxidation is used as the thermal oxidation condition, but wet oxidation may be used.

この後、ゲート酸化膜１０及びトップ酸化膜８にプラズマ窒化処理を行う。すなわち、室温〜４００℃の温度、好ましくは４００℃の温度、窒素とアルゴンを含むガス雰囲気、５００ｍ〜１０００ｍＴｏｒｒの圧力、好ましくは１０００ｍＴｏｒｒの圧力、パワー８００〜１２００Ｗで、ゲート酸化膜１０及びトップ酸化膜８にプラズマ窒化処理を行う。これにより、ゲート酸化膜１０及びトップ酸化膜８それぞれがシリコン窒化酸化膜となり、ゲート酸化膜１０及びトップ酸化膜８それぞれの表面付近には１×１０２２ｃｍ−３程度の濃度の窒素が存在することになる。尚、パワーはプラズマ装置によって適宜適切な値に設定することが好ましい。 Thereafter, a plasma nitridation process is performed on the gate oxide film 10 and the top oxide film 8. That is, the gate oxide film 10 and the top oxide film at a temperature of room temperature to 400 ° C., preferably a temperature of 400 ° C., a gas atmosphere containing nitrogen and argon, a pressure of 500 m to 1000 mTorr, preferably a pressure of 1000 mTorr, and a power of 800 to 1200 W. 8 is plasma nitriding. Thereby, each of the gate oxide film 10 and the top oxide film 8 becomes a silicon oxynitride film, and nitrogen having a concentration of about 1 × 10 22 cm −3 exists in the vicinity of the surfaces of the gate oxide film 10 and the top oxide film 8. It will be. The power is preferably set to an appropriate value depending on the plasma apparatus.

この後は、実施の形態１の図３（Ｇ）乃至（Ｉ）の工程を行うことにより、不揮発性半導体装置を製造することができる。
上記実施の形態２においても実施の形態１と同様の効果を得ることができる。
すなわち、メモリトランジスタ形成領域のシリコン基板１上にＯＮＯ膜を形成し、周辺回路トランジスタ形成領域４のシリコン基板１上にゲート酸化膜１０を形成した状態でゲート酸化膜１０及びトップ酸化膜８にプラズマ窒化処理を行う。これにより、ゲート絶縁膜１０及びトップ酸化膜８それぞれに窒素を注入することができ、ゲート絶縁膜１０及びトップ酸化膜８それぞれの表面付近の窒素濃度を１×１０２２ｃｍ−３程度とすることができる。これにより、周辺回路トランジスタのゲート絶縁膜１０をリーク特性に優れたものとすることができる。これと共に、ＯＮＯ膜のトップ酸化膜のリーク量を低減でき、その結果、電荷保持特性を向上させることができる。 Thereafter, the nonvolatile semiconductor device can be manufactured by performing the steps of FIGS. 3G to 3I of Embodiment Mode 1.
In the second embodiment, the same effect as in the first embodiment can be obtained.
That is, an ONO film is formed on the silicon substrate 1 in the memory transistor formation region, and a plasma is applied to the gate oxide film 10 and the top oxide film 8 with the gate oxide film 10 formed on the silicon substrate 1 in the peripheral circuit transistor formation region 4. Nitriding treatment is performed. Thereby, nitrogen can be implanted into each of the gate insulating film 10 and the top oxide film 8, and the nitrogen concentration in the vicinity of the surfaces of the gate insulating film 10 and the top oxide film 8 is set to about 1 × 10 22 cm −3. Can do. Thereby, the gate insulating film 10 of the peripheral circuit transistor can be made excellent in leakage characteristics. At the same time, the leakage amount of the top oxide film of the ONO film can be reduced, and as a result, the charge retention characteristics can be improved.

また、上述したようにメモリトランジスタのＯＮＯ膜のトップ酸化膜８に窒素を注入することにより、トップ酸化膜８の誘電率を大きくすることができる。このため、実施の形態１と同様の理由により、ボトム酸化膜６にかかる電界が高まり、プログラム特性を向上させることができる。
尚、本発明は上述した実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。 Further, as described above, the dielectric constant of the top oxide film 8 can be increased by injecting nitrogen into the top oxide film 8 of the ONO film of the memory transistor. For this reason, the electric field applied to the bottom oxide film 6 is increased for the same reason as in the first embodiment, and the program characteristics can be improved.
The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention.

本発明の実施の形態１による不揮発性半導体装置の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the non-volatile semiconductor device by Embodiment 1 of this invention. 本発明の実施の形態１による不揮発性半導体装置の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the non-volatile semiconductor device by Embodiment 1 of this invention. 本発明の実施の形態１による不揮発性半導体装置の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the non-volatile semiconductor device by Embodiment 1 of this invention. 本発明の実施の形態２による不揮発性半導体装置の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the non-volatile semiconductor device by Embodiment 2 of this invention.

符号の説明Explanation of symbols

１…シリコン基板、２ａ〜２ｃ…素子分離絶縁膜、３…メモリトランジスタ形成領域、４…周辺回路トランジスタ形成領域、５…犠牲酸化膜、６…ボトム酸化膜、７…窒化膜、８…トップ酸化膜、９…レジストパターン、１０…ゲート絶縁膜、１１…ゲート電極、１２…誘電体ゲート構造、１３…ゲート電極、１４…低濃度不純物、１５……サイドウォール、１６〜１９…ソース及びドレイン領域、２０〜２３…ＬＤＤ領域   DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2a-2c ... Element isolation insulating film, 3 ... Memory transistor formation area, 4 ... Peripheral circuit transistor formation area, 5 ... Sacrificial oxide film, 6 ... Bottom oxide film, 7 ... Nitride film, 8 ... Top oxidation Film 9, resist pattern 10 gate insulating film 11 gate electrode 12 dielectric gate structure 13 gate electrode 14 low concentration impurity 15 side wall 16-19 source and drain regions 20-23 ... LDD region

Claims (18)

メモリトランジスタ形成領域及び周辺回路トランジスタ形成領域それぞれの半導体基板上にボトム酸化膜を形成する工程と、
前記ボトム酸化膜上に窒化膜を形成する工程と、
前記窒化膜上にトップ酸化膜を形成する工程と、
前記周辺回路トランジスタ形成領域における前記トップ酸化膜、前記窒化膜及び前記ボトム酸化膜を除去することにより、前記周辺回路トランジスタ形成領域において半導体基板の表面を露出させる工程と、
前記周辺回路トランジスタ形成領域の半導体基板及び前記メモリトランジスタ形成領域のトップ酸化膜それぞれに窒素と酸素を有する雰囲気で熱処理を行う工程と、
前記周辺回路トランジスタ形成領域の半導体基板上にゲート絶縁膜を形成する工程と、
を具備する半導体装置の製造方法。 Forming a bottom oxide film on a semiconductor substrate in each of the memory transistor formation region and the peripheral circuit transistor formation region;
Forming a nitride film on the bottom oxide film;
Forming a top oxide film on the nitride film;
Removing the top oxide film, the nitride film, and the bottom oxide film in the peripheral circuit transistor formation region, thereby exposing a surface of a semiconductor substrate in the peripheral circuit transistor formation region;
Performing a heat treatment in an atmosphere containing nitrogen and oxygen on each of the semiconductor substrate in the peripheral circuit transistor formation region and the top oxide film in the memory transistor formation region;
Forming a gate insulating film on the semiconductor substrate in the peripheral circuit transistor formation region;
A method for manufacturing a semiconductor device comprising: メモリトランジスタ形成領域及び周辺回路トランジスタ形成領域それぞれの半導体基板上にボトム酸化膜を形成する工程と、
前記ボトム酸化膜上に窒化膜を形成する工程と、
前記窒化膜上にトップ酸化膜を形成する工程と、
前記周辺回路トランジスタ形成領域における前記トップ酸化膜、前記窒化膜及び前記ボトム酸化膜を除去することにより、前記周辺回路トランジスタ形成領域において半導体基板の表面を露出させる工程と、
前記周辺回路トランジスタ形成領域の半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜及び前記トップ酸化膜それぞれに窒素と酸素を有する雰囲気で熱処理を行う工程と、
を具備する半導体装置の製造方法。 Forming a bottom oxide film on a semiconductor substrate in each of the memory transistor formation region and the peripheral circuit transistor formation region;
Forming a nitride film on the bottom oxide film;
Forming a top oxide film on the nitride film;
Removing the top oxide film, the nitride film, and the bottom oxide film in the peripheral circuit transistor formation region, thereby exposing a surface of a semiconductor substrate in the peripheral circuit transistor formation region;
Forming a gate insulating film on the semiconductor substrate in the peripheral circuit transistor formation region;
Performing a heat treatment in an atmosphere containing nitrogen and oxygen on each of the gate insulating film and the top oxide film;
A method for manufacturing a semiconductor device comprising: 半導体基板上にボトム酸化膜を形成する工程と、
前記ボトム酸化膜上に窒化膜を形成する工程と、
前記窒化膜上にトップ酸化膜を形成する工程と、
前記トップ酸化膜に窒素と酸素を有する雰囲気で熱処理を行う工程と、
を具備する半導体装置の製造方法。 Forming a bottom oxide film on the semiconductor substrate;
Forming a nitride film on the bottom oxide film;
Forming a top oxide film on the nitride film;
Performing a heat treatment in an atmosphere having nitrogen and oxygen on the top oxide film;
A method for manufacturing a semiconductor device comprising: 半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜に窒素と酸素を有する雰囲気で熱処理を行う工程と、
を具備する半導体装置の製造方法。 Forming a gate insulating film on the semiconductor substrate;
Performing heat treatment in an atmosphere containing nitrogen and oxygen on the gate insulating film;
A method for manufacturing a semiconductor device comprising: 前記熱処理を行う工程は９００℃以上１１５０℃以下の温度条件で行う工程である請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the step of performing the heat treatment is a step performed under a temperature condition of 900 ° C. or higher and 1150 ° C. or lower. 前記熱処理を行う工程は１０００℃より高く１１５０℃以下の温度条件で行う工程である請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。 5. The method of manufacturing a semiconductor device according to claim 1, wherein the step of performing the heat treatment is a step performed under a temperature condition higher than 1000 ° C. and lower than or equal to 1150 ° C. 6. メモリトランジスタ形成領域及び周辺回路トランジスタ形成領域それぞれの半導体基板上にボトム酸化膜を形成する工程と、
前記ボトム酸化膜上に窒化膜を形成する工程と、
前記窒化膜上にトップ酸化膜を形成する工程と、
前記周辺回路トランジスタ形成領域における前記トップ酸化膜、前記窒化膜及び前記ボトム酸化膜を除去することにより、前記周辺回路トランジスタ形成領域において半導体基板の表面を露出させる工程と、
前記周辺回路トランジスタ形成領域の半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜及び前記トップ酸化膜それぞれにプラズマ窒化処理を行う工程と、
を具備する半導体装置の製造方法。 Forming a bottom oxide film on a semiconductor substrate in each of the memory transistor formation region and the peripheral circuit transistor formation region;
Forming a nitride film on the bottom oxide film;
Forming a top oxide film on the nitride film;
Removing the top oxide film, the nitride film, and the bottom oxide film in the peripheral circuit transistor formation region, thereby exposing a surface of a semiconductor substrate in the peripheral circuit transistor formation region;
Forming a gate insulating film on the semiconductor substrate in the peripheral circuit transistor formation region;
Performing a plasma nitriding process on each of the gate insulating film and the top oxide film;
A method for manufacturing a semiconductor device comprising: 半導体基板上にボトム酸化膜を形成する工程と、
前記ボトム酸化膜上に窒化膜を形成する工程と、
前記窒化膜上にトップ酸化膜を形成する工程と、
前記トップ酸化膜にプラズマ窒化処理を行う工程と、
を具備する半導体装置の製造方法。 Forming a bottom oxide film on the semiconductor substrate;
Forming a nitride film on the bottom oxide film;
Forming a top oxide film on the nitride film;
Performing a plasma nitriding process on the top oxide film;
A method for manufacturing a semiconductor device comprising: 半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜にプラズマ窒化処理を行う工程と、
を具備する半導体装置の製造方法。 Forming a gate insulating film on the semiconductor substrate;
Performing a plasma nitriding process on the gate insulating film;
A method for manufacturing a semiconductor device comprising: 前記プラズマ窒化処理を行う工程は、４００℃以下の温度、窒素を含むガス雰囲気、減圧下でプラズマ窒化処理を行う工程である請求項７乃至９のいずれか一項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 7, wherein the step of performing the plasma nitriding treatment is a step of performing the plasma nitriding treatment under a temperature of 400 ° C. or lower, a gas atmosphere containing nitrogen, and reduced pressure. . 前記トップ酸化膜の上部には１×１０２２ｃｍ−３程度の濃度の窒素が存在する請求項１乃至３、７及び８のいずれか一項に記載の半導体装置の製造方法。 9. The method of manufacturing a semiconductor device according to claim 1, wherein nitrogen having a concentration of about 1 × 10 22 cm −3 is present on the top oxide film. 前記ゲート絶縁膜の上部には１×１０２２ｃｍ−３程度の濃度の窒素が存在する請求項１、２、４、７及び９のいずれか一項に記載の半導体装置の製造方法。 10. The method of manufacturing a semiconductor device according to claim 1, wherein nitrogen having a concentration of about 1 × 10 22 cm −3 is present on the gate insulating film. メモリトランジスタ形成領域の半導体基板上に形成されたボトム酸化膜と、
前記ボトム酸化膜上に形成された窒化膜と、
前記窒化膜上に形成されたトップ絶縁膜と、
周辺回路トランジスタ形成領域の半導体基板上に形成されたゲート絶縁膜と、
を具備する半導体装置において、
前記周辺回路トランジスタ形成領域の半導体基板及び前記メモリトランジスタ形成領域のトップ絶縁膜それぞれは、該半導体基板及び該トップ絶縁膜それぞれに窒素と酸素を有する雰囲気で熱処理が行われて形成されたものである半導体装置。 A bottom oxide film formed on the semiconductor substrate in the memory transistor formation region;
A nitride film formed on the bottom oxide film;
A top insulating film formed on the nitride film;
A gate insulating film formed on the semiconductor substrate in the peripheral circuit transistor formation region;
In a semiconductor device comprising:
Each of the semiconductor substrate in the peripheral circuit transistor forming region and the top insulating film in the memory transistor forming region is formed by performing heat treatment in an atmosphere containing nitrogen and oxygen on the semiconductor substrate and the top insulating film, respectively. Semiconductor device. メモリトランジスタ形成領域の半導体基板上に形成されたボトム酸化膜と、
前記ボトム酸化膜上に形成された窒化膜と、
前記窒化膜上に形成されたトップ絶縁膜と、
周辺回路トランジスタ形成領域の半導体基板上に形成されたゲート絶縁膜と、
を具備する半導体装置において、
前記ゲート絶縁膜及び前記トップ絶縁膜それぞれは、該ゲート絶縁膜及び該トップ絶縁膜それぞれに窒素と酸素を有する雰囲気で熱処理が行われて形成されたものである半導体装置。 A bottom oxide film formed on the semiconductor substrate in the memory transistor formation region;
A nitride film formed on the bottom oxide film;
A top insulating film formed on the nitride film;
A gate insulating film formed on the semiconductor substrate in the peripheral circuit transistor formation region;
In a semiconductor device comprising:
Each of the gate insulating film and the top insulating film is formed by subjecting the gate insulating film and the top insulating film to heat treatment in an atmosphere containing nitrogen and oxygen. 半導体基板上に形成されたボトム酸化膜と、
前記ボトム酸化膜上に形成された窒化膜と、
前記窒化膜上に形成されたトップ絶縁膜と、
を具備する半導体装置において、
前記トップ絶縁膜は、該トップ絶縁膜に窒素と酸素を有する雰囲気で熱処理が行われたものである半導体装置。 A bottom oxide film formed on a semiconductor substrate;
A nitride film formed on the bottom oxide film;
A top insulating film formed on the nitride film;
In a semiconductor device comprising:
The top insulating film is a semiconductor device in which the top insulating film is heat-treated in an atmosphere containing nitrogen and oxygen. 半導体基板上に形成されたゲート絶縁膜を有する半導体装置において、
前記ゲート絶縁膜は、該ゲート絶縁膜に窒素と酸素を有する雰囲気で熱処理が行われたものである半導体装置。 In a semiconductor device having a gate insulating film formed on a semiconductor substrate,
The gate insulating film is a semiconductor device in which the gate insulating film is heat-treated in an atmosphere containing nitrogen and oxygen. メモリトランジスタ形成領域の半導体基板上に形成されたボトム酸化膜と、
前記ボトム酸化膜上に形成された窒化膜と、
前記窒化膜上に形成されたトップ絶縁膜と、
周辺回路トランジスタ形成領域の半導体基板上に形成されたゲート絶縁膜と、
を具備する半導体装置において、
前記ゲート絶縁膜及び前記トップ酸化膜それぞれは、プラズマ窒化処理が行われたものである半導体装置。 A bottom oxide film formed on the semiconductor substrate in the memory transistor formation region;
A nitride film formed on the bottom oxide film;
A top insulating film formed on the nitride film;
A gate insulating film formed on the semiconductor substrate in the peripheral circuit transistor formation region;
In a semiconductor device comprising:
Each of the gate insulating film and the top oxide film is a semiconductor device that has been subjected to plasma nitriding treatment. 半導体基板上に形成されたボトム酸化膜と、
前記ボトム酸化膜上に形成された窒化膜と、
前記窒化膜上に形成されたトップ絶縁膜と、
を具備する半導体装置において、
前記トップ酸化膜はプラズマ窒化処理が行われたものである半導体装置。 A bottom oxide film formed on a semiconductor substrate;
A nitride film formed on the bottom oxide film;
A top insulating film formed on the nitride film;
In a semiconductor device comprising:
A semiconductor device in which the top oxide film has been subjected to plasma nitriding.
JP2003363429A 2003-10-23 2003-10-23 Semiconductor device and its manufacturing method Withdrawn JP2005129711A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003363429A JP2005129711A (en) 2003-10-23 2003-10-23 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003363429A JP2005129711A (en) 2003-10-23 2003-10-23 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2005129711A true JP2005129711A (en) 2005-05-19

Family

ID=34642760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003363429A Withdrawn JP2005129711A (en) 2003-10-23 2003-10-23 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2005129711A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339501A (en) * 2005-06-03 2006-12-14 Matsushita Electric Ind Co Ltd Method for manufacturing semiconductor device
US7585736B2 (en) 2006-03-16 2009-09-08 Elpida Memory, Inc. Method of manufacturing semiconductor device with regard to film thickness of gate oxide film
JP2017523595A (en) * 2015-03-09 2017-08-17 サイプレス セミコンダクター コーポレーション ОNO stack formation method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339501A (en) * 2005-06-03 2006-12-14 Matsushita Electric Ind Co Ltd Method for manufacturing semiconductor device
US7585736B2 (en) 2006-03-16 2009-09-08 Elpida Memory, Inc. Method of manufacturing semiconductor device with regard to film thickness of gate oxide film
JP2017523595A (en) * 2015-03-09 2017-08-17 サイプレス セミコンダクター コーポレーション ОNO stack formation method

Similar Documents

Publication Publication Date Title
US7759260B2 (en) Selective nitridation of gate oxides
KR100493022B1 (en) Method for fabricating nonvolatile memory device having a structure of silicon-oxide-nitride-oxide-silicon
US6545312B2 (en) Nonvolatile semiconductor memory device and method for fabricating the same
KR100550196B1 (en) Method of improving gate activation by employing atomic oxygen oxidation
US20080280391A1 (en) Methods of manufacturing mos transistors with strained channel regions
US6582998B2 (en) Method for fabricating nonvolatile semiconductor memory device
JP4093855B2 (en) Manufacturing method of semiconductor device
JP4582837B2 (en) Manufacturing method of semiconductor device
JP4545401B2 (en) Manufacturing method of semiconductor device
JP2007200976A (en) Method for manufacturing semiconductor device
JP3724648B2 (en) Manufacturing method of semiconductor device
JP5365054B2 (en) Manufacturing method of semiconductor device
JP2005129711A (en) Semiconductor device and its manufacturing method
KR100588658B1 (en) Method for manufacturing mos transistor
US6828201B1 (en) Method of manufacturing a top insulating layer for a sonos-type device
JPH1145996A (en) Semiconductor device and manufacture thereof
KR100486825B1 (en) Method of manufacturing a semiconductor device
JP2005116748A (en) Nonvolatile semiconductor device and its manufacturing method
KR0171936B1 (en) Method of manufacturing transistor in semiconductor device
KR100607793B1 (en) Ion implantion method of poly silicon gate electrode
JPH08186082A (en) Manufacture of semiconductor device
KR100412147B1 (en) Method of fabricating a semiconductor device
JPH06318709A (en) Nonvolatile semiconductor storage device and its manufacture
JPH07297389A (en) Mos transistor
JP2004207613A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070109