JPH10239700A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH10239700A JPH10239700A JP4823697A JP4823697A JPH10239700A JP H10239700 A JPH10239700 A JP H10239700A JP 4823697 A JP4823697 A JP 4823697A JP 4823697 A JP4823697 A JP 4823697A JP H10239700 A JPH10239700 A JP H10239700A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- substrate
- thin film
- liquid crystal
- transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 同一の基板パターンを用いることを可能と
し、それによって生産性を向上させることの出来る積層
型液晶表示装置を提供すること。 【解決手段】 ３つ以上の透明基板のうち、隣接する２
つのうちの一方にマトリックス状に配列された薄膜トラ
ンジスタと画素電極の組と、前記透明基板の隣接する２
つのうちの他方にマトリックス状に配列された薄膜トラ
ンジスタと画素電極の組とが、画素ピッチの略整数倍ず
れて配置されており、そのため、前記マトリックス状に
配列されたｍ×ｎ個の画素電極のうち、映像情報が与え
られる画素電極は、（ｍ−ｐ）×（ｎ−ｑ）個であるこ
とを特徴とする。
し、それによって生産性を向上させることの出来る積層
型液晶表示装置を提供すること。 【解決手段】 ３つ以上の透明基板のうち、隣接する２
つのうちの一方にマトリックス状に配列された薄膜トラ
ンジスタと画素電極の組と、前記透明基板の隣接する２
つのうちの他方にマトリックス状に配列された薄膜トラ
ンジスタと画素電極の組とが、画素ピッチの略整数倍ず
れて配置されており、そのため、前記マトリックス状に
配列されたｍ×ｎ個の画素電極のうち、映像情報が与え
られる画素電極は、（ｍ−ｐ）×（ｎ−ｑ）個であるこ
とを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に、積層型液晶表示装置に関する。
り、特に、積層型液晶表示装置に関する。
【０００２】
【従来の技術】多くの反射型カラー液晶表示方式の中
で、反射率が高く、色再現範囲が広いのは、積層型ゲス
ト・ホストモード、および積層型選択反射モードであ
る。積層型ゲスト・ホストモードは、シアン、マゼン
タ、イエローの色素をそれぞれ含有する液晶セルを３段
積層したものであり、積層型選択反射モードは、レッ
ド、グリーン、ブルーをそれぞれ反射する液晶モードを
３段以上積層したものである。
で、反射率が高く、色再現範囲が広いのは、積層型ゲス
ト・ホストモード、および積層型選択反射モードであ
る。積層型ゲスト・ホストモードは、シアン、マゼン
タ、イエローの色素をそれぞれ含有する液晶セルを３段
積層したものであり、積層型選択反射モードは、レッ
ド、グリーン、ブルーをそれぞれ反射する液晶モードを
３段以上積層したものである。
【０００３】これらの液晶モードを駆動する方法として
は、単純マトリックス駆動や、ＴＦＴ（薄膜トランジス
タ）などを用いたアクティブマトリックス駆動（たとえ
ば特開昭５６−３５１６８号公報）がある。
は、単純マトリックス駆動や、ＴＦＴ（薄膜トランジス
タ）などを用いたアクティブマトリックス駆動（たとえ
ば特開昭５６−３５１６８号公報）がある。
【０００４】積層型液晶セルを作成する場合、別個に作
った単層セルを積層しても良いが、例えば３層積層の場
合、計６枚の透明基板を用いる必要がある。透明基板は
必ずしも完全な透明ではないので、枚数が多くなると、
どうしてもセル全体の透過率を低下させてしまう。ま
た、このように多数の透明基板を用いたとき、透明基板
の厚さが画素ピッチに比べて大きいと、斜めから見たと
きに色ずれが起こってしまう。
った単層セルを積層しても良いが、例えば３層積層の場
合、計６枚の透明基板を用いる必要がある。透明基板は
必ずしも完全な透明ではないので、枚数が多くなると、
どうしてもセル全体の透過率を低下させてしまう。ま
た、このように多数の透明基板を用いたとき、透明基板
の厚さが画素ピッチに比べて大きいと、斜めから見たと
きに色ずれが起こってしまう。
【０００５】このような問題を防ぐため、通常、３枚の
ＴＦＴ基板と一枚の対向基板を配置し、これら４枚の基
板間に液晶層を介在させ、シール樹脂で密閉することに
より、積層型液晶セルを作成している。このようにする
ことによって、液晶層同士の間に介在する透明基板の厚
さを可能な限り薄くすることができる。
ＴＦＴ基板と一枚の対向基板を配置し、これら４枚の基
板間に液晶層を介在させ、シール樹脂で密閉することに
より、積層型液晶セルを作成している。このようにする
ことによって、液晶層同士の間に介在する透明基板の厚
さを可能な限り薄くすることができる。
【０００６】このとき、生産性の観点から、可能ならば
３枚の基板とも同一のＴＦＴ基板を用いることが望まし
い。しかし、同一の基板を３枚重ねると、次のような問
題が生じる。以下、その理由について説明する。
３枚の基板とも同一のＴＦＴ基板を用いることが望まし
い。しかし、同一の基板を３枚重ねると、次のような問
題が生じる。以下、その理由について説明する。
【０００７】図６は、従来の単層液晶セルの組立工程
（上下基板の合わせ工程）を説明する断面図である。図
６に示すように、通常は、下側基板３１の雄型合わせマ
ーク３３と、上側基板３２の雌型合わせマーク３４に下
から光をあて、上からカメラで撮影して、組立後の合わ
せマーク３５のようになるようにする。このとき、雄型
合わせマーク３３と雌型合わせマーク３４の間の隙間が
均一になるように合わせる。
（上下基板の合わせ工程）を説明する断面図である。図
６に示すように、通常は、下側基板３１の雄型合わせマ
ーク３３と、上側基板３２の雌型合わせマーク３４に下
から光をあて、上からカメラで撮影して、組立後の合わ
せマーク３５のようになるようにする。このとき、雄型
合わせマーク３３と雌型合わせマーク３４の間の隙間が
均一になるように合わせる。
【０００８】ところが、同一のＴＦＴ基板を普通に重ね
た場合、図７に示すように、雄型合わせマーク３３の上
に同じ雄型合わせマーク３３が来てしまう。この場合、
組立後の合わせマーク（雄雄合わせ）３６のようになっ
てしまい、合わせが困難となる。また、カメラで撮影し
て画像認識させることもできない。
た場合、図７に示すように、雄型合わせマーク３３の上
に同じ雄型合わせマーク３３が来てしまう。この場合、
組立後の合わせマーク（雄雄合わせ）３６のようになっ
てしまい、合わせが困難となる。また、カメラで撮影し
て画像認識させることもできない。
【０００９】このように、雄型合わせマーク３３と雌型
合わせマーク３４とを用いた雄雌あわせにより、精度の
高い位置あわせを行うことができるが、同一ＴＦＴ基板
を用いた場合には、そのような雄雌あわせは出来ない。
合わせマーク３４とを用いた雄雌あわせにより、精度の
高い位置あわせを行うことができるが、同一ＴＦＴ基板
を用いた場合には、そのような雄雌あわせは出来ない。
【００１０】本発明は、かかる事情の下になされ、同一
の基板パターンを用いることを可能とし、それによって
生産性を向上させることの出来る積層型液晶表示装置を
提供することを目的とする。
の基板パターンを用いることを可能とし、それによって
生産性を向上させることの出来る積層型液晶表示装置を
提供することを目的とする。
【００１１】
【課題を解決するための手段】上記課題を解決するた
め、本発明（請求項１）は、それぞれの対向面に透明電
極を有し、所定の間隔を隔てて対向配置された３つ以上
の透明基板と、それぞれの透明基板の間に介在する液晶
層とを具備し、前記３つ以上の透明基板の隣接する少な
くとも２つには、いずれか一方の面に薄膜トランジスタ
と、この薄膜トランジスタのソースまたはドレインと電
気的に接続された画素電極との組が、等間隔にｍ×ｎ
個、マトリックス状に配列されており、前記透明基板の
隣接する２つのうちの一方にマトリックス状に配列され
た薄膜トランジスタと画素電極の組と、前記透明基板の
隣接する２つのうちの他方にマトリックス状に配列され
た薄膜トランジスタと画素電極の組とが、画素ピッチの
略整数倍ずれて配置されており、そのため、前記マトリ
ックス状に配列されたｍ×ｎ個の画素電極のうち、映像
情報が与えられる画素電極は、（ｍ−ｐ）×（ｎ−ｑ）
個であることを特徴とする液晶表示装置を提供する。
め、本発明（請求項１）は、それぞれの対向面に透明電
極を有し、所定の間隔を隔てて対向配置された３つ以上
の透明基板と、それぞれの透明基板の間に介在する液晶
層とを具備し、前記３つ以上の透明基板の隣接する少な
くとも２つには、いずれか一方の面に薄膜トランジスタ
と、この薄膜トランジスタのソースまたはドレインと電
気的に接続された画素電極との組が、等間隔にｍ×ｎ
個、マトリックス状に配列されており、前記透明基板の
隣接する２つのうちの一方にマトリックス状に配列され
た薄膜トランジスタと画素電極の組と、前記透明基板の
隣接する２つのうちの他方にマトリックス状に配列され
た薄膜トランジスタと画素電極の組とが、画素ピッチの
略整数倍ずれて配置されており、そのため、前記マトリ
ックス状に配列されたｍ×ｎ個の画素電極のうち、映像
情報が与えられる画素電極は、（ｍ−ｐ）×（ｎ−ｑ）
個であることを特徴とする液晶表示装置を提供する。
【００１２】また、本発明（請求項２）は、それぞれ透
明電極を有する３つ以上の透明電極を位置合せして、前
記透明電極が相互に対向するように、所定の間隔を隔て
て配置する工程を含む液晶表示装置の組立方法であっ
て、前記３つ以上の透明電極の隣接する少なくとも２つ
のそれぞれには、いずれか一方の面に薄膜トランジスタ
と、この薄膜トランジスタのソースまたはドレインと電
気的に接続された画素電極との組が、等間隔にｍ×ｎ
個、マトリックス状に配列されており、前記透明基板の
隣接する２つのそれぞれは、第１の合せマークと、これ
とは異なる第２の合せマークとを有し、前記第１の合せ
マークと、第２の合せマークとの最短距離は、前記マト
リックスにおける画素電極間または薄膜トランジスタ間
の間隔とほぼ等しく、前記隣接する２つの透明基板の位
置合せに際しては、一方の基板と他方の基板とを、画素
電極間または薄膜トランジスタ間の間隔だけずらして、
一方の透明基板の第１の合せマークと、他方の透明基板
の第２の合せマークとを合せることを特徴とする液晶表
示装置の組立方法を提供する。
明電極を有する３つ以上の透明電極を位置合せして、前
記透明電極が相互に対向するように、所定の間隔を隔て
て配置する工程を含む液晶表示装置の組立方法であっ
て、前記３つ以上の透明電極の隣接する少なくとも２つ
のそれぞれには、いずれか一方の面に薄膜トランジスタ
と、この薄膜トランジスタのソースまたはドレインと電
気的に接続された画素電極との組が、等間隔にｍ×ｎ
個、マトリックス状に配列されており、前記透明基板の
隣接する２つのそれぞれは、第１の合せマークと、これ
とは異なる第２の合せマークとを有し、前記第１の合せ
マークと、第２の合せマークとの最短距離は、前記マト
リックスにおける画素電極間または薄膜トランジスタ間
の間隔とほぼ等しく、前記隣接する２つの透明基板の位
置合せに際しては、一方の基板と他方の基板とを、画素
電極間または薄膜トランジスタ間の間隔だけずらして、
一方の透明基板の第１の合せマークと、他方の透明基板
の第２の合せマークとを合せることを特徴とする液晶表
示装置の組立方法を提供する。
【００１３】本発明においては、３つ以上の透明電極の
隣接する少なくとも２つのそれぞれは、第１の合せマー
クと、これとは異なる第２の合せマークとを有してい
る。即ち、３つ以上の透明電極の隣接する少なくとも２
つは、同一の合せマーク（第１および第２の合せマー
ク）を有している。従って、位置合せに際しては、一方
の基板と他方の基板とをずらして配置し、一方の基板の
第１の合せマークと他方の基板の第２の合せマーク、ま
たはその逆を合せることになる。
隣接する少なくとも２つのそれぞれは、第１の合せマー
クと、これとは異なる第２の合せマークとを有してい
る。即ち、３つ以上の透明電極の隣接する少なくとも２
つは、同一の合せマーク（第１および第２の合せマー
ク）を有している。従って、位置合せに際しては、一方
の基板と他方の基板とをずらして配置し、一方の基板の
第１の合せマークと他方の基板の第２の合せマーク、ま
たはその逆を合せることになる。
【００１４】第１の合せマークと第２の合せマークとは
異なっている必要がある。これらが同一のマークでは、
一方の基板の第１の合せマークと他方の基板の第２の合
せマークとの合せが困難となる。例えば、第１の合せマ
ークおよび第２の合せマークは、雄型合せマークおよび
雌型合せマークとすることができる。そうすることによ
り、一方の基板の雄型合せマークと他方の基板の雌型合
せマークとを、容易に合せることができる。
異なっている必要がある。これらが同一のマークでは、
一方の基板の第１の合せマークと他方の基板の第２の合
せマークとの合せが困難となる。例えば、第１の合せマ
ークおよび第２の合せマークは、雄型合せマークおよび
雌型合せマークとすることができる。そうすることによ
り、一方の基板の雄型合せマークと他方の基板の雌型合
せマークとを、容易に合せることができる。
【００１５】本発明は、２つの基板に合せマークを付す
場合に限らず、３つ以上の基板に合せマークを付す場合
にも同様に適用可能である。この場合、第１の基板の第
１の合せマークと第２の基板の第２の合せマークとを合
せ、第２の基板の第１の合せマークと第３の基板の第２
の合せマークとを合せればよい。要するに、相互に異な
る合せマーク同士を合せるのである。
場合に限らず、３つ以上の基板に合せマークを付す場合
にも同様に適用可能である。この場合、第１の基板の第
１の合せマークと第２の基板の第２の合せマークとを合
せ、第２の基板の第１の合せマークと第３の基板の第２
の合せマークとを合せればよい。要するに、相互に異な
る合せマーク同士を合せるのである。
【００１６】本発明は、基板に２つの合せマークを付す
場合に限らず、３つ以上の合せマークを付す場合にも同
様に適用可能である。例えば、１つの第１の合せマーク
と、２つの第２の合せマークとを付すことが出来る。こ
の場合、２つの第２の合せマークは、第１の合せマーク
とＸ方向とＹ方向にそれぞれ隣接させることが出来る。
場合に限らず、３つ以上の合せマークを付す場合にも同
様に適用可能である。例えば、１つの第１の合せマーク
と、２つの第２の合せマークとを付すことが出来る。こ
の場合、２つの第２の合せマークは、第１の合せマーク
とＸ方向とＹ方向にそれぞれ隣接させることが出来る。
【００１７】本発明は、ＴＦＴを用いたアクティブマト
リックス方式の液晶表示装置に限らず、単純マトリック
ス方式の液晶表示装置にも同様に適用することができ
る。以上説明したように、本発明によると、相互に異な
る第１の合せマークと第２の合せマークとを併せ有する
複数の同一基板を、一画素分ずらして、異なるマーク同
士を合わせることにより位置合わせして、対向配置して
いるため、積層型液晶セルの場合でも、同一の基板パタ
ーンを用いることができるようになり、それによって積
層型液晶セルの生産性を向上させることが可能である。
リックス方式の液晶表示装置に限らず、単純マトリック
ス方式の液晶表示装置にも同様に適用することができ
る。以上説明したように、本発明によると、相互に異な
る第１の合せマークと第２の合せマークとを併せ有する
複数の同一基板を、一画素分ずらして、異なるマーク同
士を合わせることにより位置合わせして、対向配置して
いるため、積層型液晶セルの場合でも、同一の基板パタ
ーンを用いることができるようになり、それによって積
層型液晶セルの生産性を向上させることが可能である。
【００１８】
【発明の実施の形態】以下、本発明の実施例について説
明する。 実施例１ 図１は、本発明の一実施例に係る積層型液晶セルを示す
断面図および平面図である。下から順に、第１層ＴＦＴ
マトリックス基板１１、第２層ＴＦＴマトリックス基板
１２、および第３層ＴＦＴマトリックス基板１３が所定
の間隔を隔てて配置されており、それぞれのＴＦＴマト
リックス基板１１，１２，１３には、第１層ＴＦＴマト
リックス配列領域１、第２層ＴＦＴマトリックス配列領
域２、および第３層ＴＦＴマトリックス配列領域３が設
けられている。また、第３層ＴＦＴマトリックス基板１
３の上には、所定の間隔を隔てて、対向基板１４が配置
されている。
明する。 実施例１ 図１は、本発明の一実施例に係る積層型液晶セルを示す
断面図および平面図である。下から順に、第１層ＴＦＴ
マトリックス基板１１、第２層ＴＦＴマトリックス基板
１２、および第３層ＴＦＴマトリックス基板１３が所定
の間隔を隔てて配置されており、それぞれのＴＦＴマト
リックス基板１１，１２，１３には、第１層ＴＦＴマト
リックス配列領域１、第２層ＴＦＴマトリックス配列領
域２、および第３層ＴＦＴマトリックス配列領域３が設
けられている。また、第３層ＴＦＴマトリックス基板１
３の上には、所定の間隔を隔てて、対向基板１４が配置
されている。
【００１９】各ＴＦＴマトリックス基板１１，１２，１
３の間には、色の異なるゲスト・ホスト液晶が収容され
ており、シール樹脂４によって密封されている。カラー
表示をさせる場合は、通常、シアン、マゼンタ、イエロ
ーの色素をそれぞれ含有するゲスト・ホスト液晶を各Ｔ
ＦＴマトリックス基板１１，１２，１３の間に介在させ
ると良い。
３の間には、色の異なるゲスト・ホスト液晶が収容され
ており、シール樹脂４によって密封されている。カラー
表示をさせる場合は、通常、シアン、マゼンタ、イエロ
ーの色素をそれぞれ含有するゲスト・ホスト液晶を各Ｔ
ＦＴマトリックス基板１１，１２，１３の間に介在させ
ると良い。
【００２０】また、各基板には、合わせマークが付され
ている。これについては後述する。図１の平面図につい
て説明する。本実施例に係る積層型液晶セルでは、それ
ぞれのＴＦＴマトリックス基板１１，１２，１３には、
第１層ＴＦＴマトリックス配列領域１、第２層ＴＦＴマ
トリックス配列領域２、第３層ＴＦＴマトリックス配列
領域があり、平面的に見ると、一画素ピッチ分、互いに
ずれている。即ち、第２層ＴＦＴマトリックス配列領域
２は第１層ＴＦＴマトリックス配列領域１に対して画面
右方向にずれており、第３層ＴＦＴマトリックス配列領
域３は第２層ＴＦＴマトリックス配列領域２に対して画
面下方向にずれている。
ている。これについては後述する。図１の平面図につい
て説明する。本実施例に係る積層型液晶セルでは、それ
ぞれのＴＦＴマトリックス基板１１，１２，１３には、
第１層ＴＦＴマトリックス配列領域１、第２層ＴＦＴマ
トリックス配列領域２、第３層ＴＦＴマトリックス配列
領域があり、平面的に見ると、一画素ピッチ分、互いに
ずれている。即ち、第２層ＴＦＴマトリックス配列領域
２は第１層ＴＦＴマトリックス配列領域１に対して画面
右方向にずれており、第３層ＴＦＴマトリックス配列領
域３は第２層ＴＦＴマトリックス配列領域２に対して画
面下方向にずれている。
【００２１】図２は、ガラス基板上の各種配線パターン
を説明する図である。ガラス基板上には、薄膜トランジ
スタ（ＴＦＴ）２１が設けられ、このＴＦＴ２１に、液
晶容量２２および蓄積容量（Ｃｓ）２３が電気的に接続
されている。また、ＴＦＴ２１には、信号線２４が電気
的に接続されている。このＴＦＴ２１のゲート電極は、
走査線２５と電気的に接続されており、走査線２５に与
える電位によって、ＴＦＴ２１をオンオフさせることが
できる。このＴＦＴによって、信号線２４上を送られて
きた映像情報を液晶容量２２に与えるかどうかを決定す
る。
を説明する図である。ガラス基板上には、薄膜トランジ
スタ（ＴＦＴ）２１が設けられ、このＴＦＴ２１に、液
晶容量２２および蓄積容量（Ｃｓ）２３が電気的に接続
されている。また、ＴＦＴ２１には、信号線２４が電気
的に接続されている。このＴＦＴ２１のゲート電極は、
走査線２５と電気的に接続されており、走査線２５に与
える電位によって、ＴＦＴ２１をオンオフさせることが
できる。このＴＦＴによって、信号線２４上を送られて
きた映像情報を液晶容量２２に与えるかどうかを決定す
る。
【００２２】そして、ガラス基板上には信号線パッド２
６と走査線パッド２７とが設けられ、それぞれ信号線２
４および走査線２５に電気的に接続されている。これら
のパッドに駆動用ＩＣが接続される。
６と走査線パッド２７とが設けられ、それぞれ信号線２
４および走査線２５に電気的に接続されている。これら
のパッドに駆動用ＩＣが接続される。
【００２３】前述したように、このガラス基板上には、
雄型合わせマーク５、雌型合わせマーク（Ｘ方向）６、
および雌型合わせマーク（Ｙ方向）７が形成されてい
る。この場合、雄型合わせマーク５の中心と雌型合わせ
マーク（Ｘ方向）６の中心との距離は、Ｘ方向に一画素
ピッチ分、雄型合わせマーク５の中心と雌型合わせマー
ク（Ｙ方向）７の中心との距離は、Ｙ方向に一画素ピッ
チ分、それぞれ離れている。
雄型合わせマーク５、雌型合わせマーク（Ｘ方向）６、
および雌型合わせマーク（Ｙ方向）７が形成されてい
る。この場合、雄型合わせマーク５の中心と雌型合わせ
マーク（Ｘ方向）６の中心との距離は、Ｘ方向に一画素
ピッチ分、雄型合わせマーク５の中心と雌型合わせマー
ク（Ｙ方向）７の中心との距離は、Ｙ方向に一画素ピッ
チ分、それぞれ離れている。
【００２４】これらの合わせマーク５，６，７を利用す
ることにより、即ち、複数の基板における雄型合わせマ
ークと雌型合わせマークとを合わせることにより、積層
型液晶表示装置であっても、同一のＴＦＴ基板パターン
で、液晶セルを精度よく組み立てることができる。例え
ば、図３に示すように、第１のガラス基板１１の雄型合
せマーク５ａに第２の基板１２の雌型合せマーク６ｂを
合わせる。図示しないが同様に、第２の基板１２の雄型
合せマークに第３の基板の雌型合せマークを合わせる。
ることにより、即ち、複数の基板における雄型合わせマ
ークと雌型合わせマークとを合わせることにより、積層
型液晶表示装置であっても、同一のＴＦＴ基板パターン
で、液晶セルを精度よく組み立てることができる。例え
ば、図３に示すように、第１のガラス基板１１の雄型合
せマーク５ａに第２の基板１２の雌型合せマーク６ｂを
合わせる。図示しないが同様に、第２の基板１２の雄型
合せマークに第３の基板の雌型合せマークを合わせる。
【００２５】その結果、各マークが合わされた状態が、
図１の平面図に示す合わせマーク８である。これを詳細
に説明したのが、図４である。図４に示すように、第１
の基板には、雄型合わせマーク５ａ、雌型合わせマーク
（Ｘ方向）６ａ、および雌型合わせマーク（Ｙ方向）７
ａが付されている。また、第２の基板には、雄型合わせ
マーク５ｂ、雌型合わせマーク（Ｘ方向）６ｂ、および
雌型合わせマーク（Ｙ方向）７ｂが付されている。ま
た、第３の基板には、雄型合わせマーク５ｃ、雌型合わ
せマーク（Ｘ方向）６ｃ、および雌型合わせマーク（Ｙ
方向）７ｃが付されている。
図１の平面図に示す合わせマーク８である。これを詳細
に説明したのが、図４である。図４に示すように、第１
の基板には、雄型合わせマーク５ａ、雌型合わせマーク
（Ｘ方向）６ａ、および雌型合わせマーク（Ｙ方向）７
ａが付されている。また、第２の基板には、雄型合わせ
マーク５ｂ、雌型合わせマーク（Ｘ方向）６ｂ、および
雌型合わせマーク（Ｙ方向）７ｂが付されている。ま
た、第３の基板には、雄型合わせマーク５ｃ、雌型合わ
せマーク（Ｘ方向）６ｃ、および雌型合わせマーク（Ｙ
方向）７ｃが付されている。
【００２６】図３は、これら合わせマークを組み合わせ
た図であり、第１の基板の雌型合わせマーク（Ｘ方向）
６ａと第２の基板の雄型合わせマーク５ｂとを合わせ、
第２の基板の雌型合わせマーク（Ｙ方向）７ｂと第３の
基板の雄型合わせマーク５ｃとを合わせた状態を示す。
図１の平面図のマーク８も同様に、合わせた状態を示
す。
た図であり、第１の基板の雌型合わせマーク（Ｘ方向）
６ａと第２の基板の雄型合わせマーク５ｂとを合わせ、
第２の基板の雌型合わせマーク（Ｙ方向）７ｂと第３の
基板の雄型合わせマーク５ｃとを合わせた状態を示す。
図１の平面図のマーク８も同様に、合わせた状態を示
す。
【００２７】このように、雄型合せマークと雌型合せマ
ークとを併せ有する同一の基板を複数準備し、重ねると
きは一画素分ずらすことにより、積層型液晶セルの場合
でも同一の基板パターンで対応できるようになり、積層
型液晶セルの生産性を上げることができる。
ークとを併せ有する同一の基板を複数準備し、重ねると
きは一画素分ずらすことにより、積層型液晶セルの場合
でも同一の基板パターンで対応できるようになり、積層
型液晶セルの生産性を上げることができる。
【００２８】実施例２ 実施例１では、一つの基板に雄型合わせマーク１つと雌
型合わせマークを２つの比率で設けた例を示したが、本
発明は、このような雄型合わせマークと雌型合わせマー
クの数の比率に限るものではない。即ち、図５に示すよ
うに、雄型合わせマーク１つに対し雌型合わせマーク１
つの比率でも良い。
型合わせマークを２つの比率で設けた例を示したが、本
発明は、このような雄型合わせマークと雌型合わせマー
クの数の比率に限るものではない。即ち、図５に示すよ
うに、雄型合わせマーク１つに対し雌型合わせマーク１
つの比率でも良い。
【００２９】図５（ａ）に示すように、１つの基板に雄
型合わせマーク５と雌型合わせマーク６が設けられてい
る。このような基板を３つ重ねた場合について考える。
なお、第１の基板は、雄型合せマーク５ａと雌型合せマ
ーク６ａを有しており、第２の基板は、雄型合せマーク
５ｂと雌型合せマーク６ｂを有しており、第３の基板
は、雄型合せマーク５ｃと雌型合せマーク６ｃを有して
いる。
型合わせマーク５と雌型合わせマーク６が設けられてい
る。このような基板を３つ重ねた場合について考える。
なお、第１の基板は、雄型合せマーク５ａと雌型合せマ
ーク６ａを有しており、第２の基板は、雄型合せマーク
５ｂと雌型合せマーク６ｂを有しており、第３の基板
は、雄型合せマーク５ｃと雌型合せマーク６ｃを有して
いる。
【００３０】各基板が有する雄型合せマークおよび雌型
合せマークはすべて同一であり、従って、３つの基板は
すべて同一である。これら基板を重ねる際には、図５
（ｂ）に示すように、一画素分づつずらして、第１の基
板の雌型合せマーク６ａと第２の基板の雄型合せマーク
５ｂを合わせ、第２の基板の雌型合せマーク６ｂと第３
の基板の雄型合せマーク５ｃを合わせる。
合せマークはすべて同一であり、従って、３つの基板は
すべて同一である。これら基板を重ねる際には、図５
（ｂ）に示すように、一画素分づつずらして、第１の基
板の雌型合せマーク６ａと第２の基板の雄型合せマーク
５ｂを合わせ、第２の基板の雌型合せマーク６ｂと第３
の基板の雄型合せマーク５ｃを合わせる。
【００３１】
【発明の効果】以上説明したように、本発明によると、
相互に異なる第１の合せマークと第２の合せマークとを
併せ有する複数の同一基板を、一画素分ずらして、異な
るマーク同士を合わせることにより位置合わせして、対
向配置することにより、積層型液晶セルの場合でも、同
一の基板パターンを用いることができるようになり、そ
れによって積層型液晶セルの生産性を向上させることが
可能である。
相互に異なる第１の合せマークと第２の合せマークとを
併せ有する複数の同一基板を、一画素分ずらして、異な
るマーク同士を合わせることにより位置合わせして、対
向配置することにより、積層型液晶セルの場合でも、同
一の基板パターンを用いることができるようになり、そ
れによって積層型液晶セルの生産性を向上させることが
可能である。
【図１】本発明の一実施例に係る積層型液晶セルを示す
断面図および平面図。
断面図および平面図。
【図２】ガラス基板上の各種配線パターンを説明する
図。
図。
【図３】第１のガラス基板の雄型合せマークに第２の基
板の雌型合せマークを合わせる様子を示す図。
板の雌型合せマークを合わせる様子を示す図。
【図４】図１に示す合わせマークを説明する図。
【図５】雄型合わせマーク１つに対し雌型合わせマーク
１つの比率の合わせマークを示す図。
１つの比率の合わせマークを示す図。
【図６】従来の単層液晶セルの上下基板の合わせ工程を
説明する断面図。
説明する断面図。
【図７】従来の単層液晶セルの上下基板の合わせ工程を
説明する断面図。
説明する断面図。
１…第１の基板の薄膜トランジスタ（ＴＦＴ）マトリッ
クス配列領域 ２…第２の基板の薄膜トランジスタ（ＴＦＴ）マトリッ
クス配列領域 ３…第３の基板の薄膜トランジスタ（ＴＦＴ）マトリッ
クス配列領域 ４…シール樹脂 ５…雄型合わせマーク ５ａ…第１の基板の雄型合わせマーク ５ｂ…第２の基板の雄型合わせマーク ５ｃ…第３の基板の雄型合わせマーク ６…雌型合わせマーク（Ｘ方向） ６ａ…第１の基板の雌型合わせマーク（Ｘ方向） ６ｂ…第２の基板の雌型合わせマーク（Ｘ方向） ６ｃ…第３の基板の雌型合わせマーク（Ｘ方向） ７…雌型合わせマーク（Ｙ方向） ７ａ…第１の基板の雌型合わせマーク（Ｙ方向） ７ｂ…第２の基板の雌型合わせマーク（Ｙ方向） ７ｃ…第３の基板の雌型合わせマーク（Ｙ方向） ８…組立後合わせマーク平面図 １１…第１層ＴＦＴマトリックス基板 １２…第２層ＴＦＴマトリックス基板 １３…第３層ＴＦＴマトリックス基板 １４…対向基板 ２１…薄膜トランジスタ（ＴＦＴ） ２２…液晶容量 ２３…蓄積容量（Ｃｓ） ２４…信号線 ２５…走査線 ２６…信号線パッド ２７…走査線パッド ３１…下側基板 ３２…上側基板 ３３…下側基板の雄型合わせマーク ３４…上側基板の雌型合わせマーク ３５，３６…組立後の合わせマーク
クス配列領域 ２…第２の基板の薄膜トランジスタ（ＴＦＴ）マトリッ
クス配列領域 ３…第３の基板の薄膜トランジスタ（ＴＦＴ）マトリッ
クス配列領域 ４…シール樹脂 ５…雄型合わせマーク ５ａ…第１の基板の雄型合わせマーク ５ｂ…第２の基板の雄型合わせマーク ５ｃ…第３の基板の雄型合わせマーク ６…雌型合わせマーク（Ｘ方向） ６ａ…第１の基板の雌型合わせマーク（Ｘ方向） ６ｂ…第２の基板の雌型合わせマーク（Ｘ方向） ６ｃ…第３の基板の雌型合わせマーク（Ｘ方向） ７…雌型合わせマーク（Ｙ方向） ７ａ…第１の基板の雌型合わせマーク（Ｙ方向） ７ｂ…第２の基板の雌型合わせマーク（Ｙ方向） ７ｃ…第３の基板の雌型合わせマーク（Ｙ方向） ８…組立後合わせマーク平面図 １１…第１層ＴＦＴマトリックス基板 １２…第２層ＴＦＴマトリックス基板 １３…第３層ＴＦＴマトリックス基板 １４…対向基板 ２１…薄膜トランジスタ（ＴＦＴ） ２２…液晶容量 ２３…蓄積容量（Ｃｓ） ２４…信号線 ２５…走査線 ２６…信号線パッド ２７…走査線パッド ３１…下側基板 ３２…上側基板 ３３…下側基板の雄型合わせマーク ３４…上側基板の雌型合わせマーク ３５，３６…組立後の合わせマーク
Claims (2)
- 【請求項１】 それぞれの対向面に透明電極を有し、所
定の間隔を隔てて対向配置された３つ以上の透明基板
と、それぞれの透明基板の間に介在する液晶層とを具備
し、 前記３つ以上の透明基板の隣接する少なくとも２つに
は、いずれか一方の面に薄膜トランジスタと、この薄膜
トランジスタのソースまたはドレインと電気的に接続さ
れた画素電極との組が、等間隔にｍ×ｎ個、マトリック
ス状に配列されており、 前記透明基板の隣接する２つのうちの一方にマトリック
ス状に配列された薄膜トランジスタと画素電極の組と、
前記透明基板の隣接する２つのうちの他方にマトリック
ス状に配列された薄膜トランジスタと画素電極の組と
が、画素ピッチの略整数倍ずれて配置されており、その
ため、前記マトリックス状に配列されたｍ×ｎ個の画素
電極のうち、映像情報が与えられる画素電極は、（ｍ−
ｐ）×（ｎ−ｑ）個であることを特徴とする液晶表示装
置。 - 【請求項２】 それぞれ透明電極を有する３つ以上の透
明電極を位置合せして、前記透明電極が相互に対向する
ように、所定の間隔を隔てて配置する工程を含む液晶表
示装置の組立方法であって、 前記３つ以上の透明電極の隣接する少なくとも２つのそ
れぞれには、いずれか一方の面に薄膜トランジスタと、
この薄膜トランジスタのソースまたはドレインと電気的
に接続された画素電極との組が、等間隔にｍ×ｎ個、マ
トリックス状に配列されており、 前記透明基板の隣接する２つのそれぞれは、第１の合せ
マークと、これとは異なる第２の合せマークとを有し、 前記第１の合せマークと、第２の合せマークとの最短距
離は、前記マトリックスにおける画素電極間または薄膜
トランジスタ間の間隔とほぼ等しく、 前記透明基板の隣接する２つの位置合せに際しては、一
方の基板と他方の基板とを、画素電極間または薄膜トラ
ンジスタ間の間隔だけずらして、一方の透明基板の第１
の合せマークと、他方の透明基板の第２の合せマークと
を合せることを特徴とする液晶表示装置の組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4823697A JPH10239700A (ja) | 1997-03-03 | 1997-03-03 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4823697A JPH10239700A (ja) | 1997-03-03 | 1997-03-03 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10239700A true JPH10239700A (ja) | 1998-09-11 |
Family
ID=12797818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4823697A Pending JPH10239700A (ja) | 1997-03-03 | 1997-03-03 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10239700A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003003109A1 (en) * | 2001-06-28 | 2003-01-09 | Minolta Co., Ltd. | Display panel and displaying apparatus having the panel |
| JP2008209554A (ja) * | 2007-02-26 | 2008-09-11 | Epson Imaging Devices Corp | 電気光学装置、電気光学装置の製造方法、及び、電子機器 |
| WO2008111214A1 (ja) * | 2007-03-15 | 2008-09-18 | Fujitsu Limited | 表示パネル、積層型表示素子及びその製造方法 |
| JP2012243376A (ja) * | 2011-05-24 | 2012-12-10 | Dainippon Printing Co Ltd | サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、ハードディスクドライブ、およびサスペンション用フレキシャー基板の製造方法、ならびに検査方法 |
| KR101331942B1 (ko) * | 2007-05-03 | 2013-11-21 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
-
1997
- 1997-03-03 JP JP4823697A patent/JPH10239700A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003003109A1 (en) * | 2001-06-28 | 2003-01-09 | Minolta Co., Ltd. | Display panel and displaying apparatus having the panel |
| JP2003015555A (ja) * | 2001-06-28 | 2003-01-17 | Minolta Co Ltd | 表示パネル及び該パネルを備えた表示装置 |
| JP2008209554A (ja) * | 2007-02-26 | 2008-09-11 | Epson Imaging Devices Corp | 電気光学装置、電気光学装置の製造方法、及び、電子機器 |
| WO2008111214A1 (ja) * | 2007-03-15 | 2008-09-18 | Fujitsu Limited | 表示パネル、積層型表示素子及びその製造方法 |
| JPWO2008111214A1 (ja) * | 2007-03-15 | 2010-06-24 | 富士通株式会社 | 表示パネル、積層型表示素子及びその製造方法 |
| US8023093B2 (en) | 2007-03-15 | 2011-09-20 | Fujitsu Limited | Display panel, multi-layer display element, and method of fabricating the same |
| JP4992967B2 (ja) * | 2007-03-15 | 2012-08-08 | 富士通株式会社 | 表示パネル、積層型表示素子及びその製造方法 |
| KR101331942B1 (ko) * | 2007-05-03 | 2013-11-21 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| JP2012243376A (ja) * | 2011-05-24 | 2012-12-10 | Dainippon Printing Co Ltd | サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、ハードディスクドライブ、およびサスペンション用フレキシャー基板の製造方法、ならびに検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5861929A (en) | Active matrix color display with multiple cells and connection through substrate | |
| JP4142058B2 (ja) | 電気光学装置および電子機器 | |
| US20230371324A1 (en) | Display panel and display device | |
| KR20190013170A (ko) | 디스플레이 장치와 이를 포함하는 멀티 스크린 디스플레이 장치 | |
| US20210398959A1 (en) | Display panel, manufacturing method thereof, and display device | |
| JP2004126527A (ja) | カラーフィルタ、電気光学装置、電子機器、およびカラーフィルタ基板の製造方法、ならびに電気光学装置の製造方法 | |
| JP2007072438A (ja) | 電気光学装置、配線基板及び電子機器 | |
| KR100637941B1 (ko) | 액정 표시 장치 및 전자기기 | |
| JPH10239700A (ja) | 液晶表示装置 | |
| KR20200138509A (ko) | 표시 장치 및 표시 장치 제조 방법 | |
| JPH10254376A (ja) | マトリックス型表示装置および基板の積層方法 | |
| JP3575135B2 (ja) | 液晶表示装置 | |
| US7215401B2 (en) | Liquid crystal display device | |
| US20230255067A1 (en) | Display Substrate, Preparation Method Thereof, and Display Device | |
| JP4245990B2 (ja) | 液晶表示装置、及びその製造方法 | |
| WO2023231652A9 (zh) | 显示基板和显示装置 | |
| JP4066731B2 (ja) | カラーフィルタ基板及びその製造方法、電気光学装置並びに電子機器 | |
| JP2008058792A (ja) | 電気光学装置 | |
| JP4876798B2 (ja) | 電気光学装置の製造方法 | |
| JPH10274786A (ja) | 液晶表示装置 | |
| JPH0274984A (ja) | フラットパネル型表示装置 | |
| JPS60244924A (ja) | 多層液晶パネル | |
| KR100251095B1 (ko) | 대면적 액정표시장치 구조 및 제작방법 | |
| JPH01306819A (ja) | カラー液晶表示装置 | |
| TWI783875B (zh) | 顯示面板 |