JPH1022966A - Inter-station transmitting system - Google Patents

Inter-station transmitting system

Info

Publication number
JPH1022966A
JPH1022966A JP18891696A JP18891696A JPH1022966A JP H1022966 A JPH1022966 A JP H1022966A JP 18891696 A JP18891696 A JP 18891696A JP 18891696 A JP18891696 A JP 18891696A JP H1022966 A JPH1022966 A JP H1022966A
Authority
JP
Japan
Prior art keywords
frame
synchronization
synchronizing
synchronous
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18891696A
Other languages
Japanese (ja)
Inventor
Shuichi Someya
秀一 染谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18891696A priority Critical patent/JPH1022966A/en
Publication of JPH1022966A publication Critical patent/JPH1022966A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve reliability by avoiding effects to a normally operating station when a fault is generated at frame phase control and each synthesizing terminal station. SOLUTION: Plural synchronizing terminal stations 1-1 to 1-n on a transmission side do not transmit the same frame synchronizing patterns of a synchronizing digital signal by the same phases, but synchronizing terminal stations 1-1 to 1-n on the transmission side insert the frame synchronizing pattern to transmit it to a multiplexing part 2, which bit-multiplexes it in a decided order to transmit it to a separation part 3. The part 3 bit-separates the signal transmitted from the part 2 in an order decided by the part 2 and transmits it to the synchronizing terminal equipments. Synchronizing terminal stations 4-1 to 4-n on a reception side extract a frame synchronizing pattern from a signal transmitted from the part 3 to execute frame synchronization to synchronize it with the synchronizing terminal stations 1-1 to 1-n on the transmission side.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、局間伝送方式に関
し、特に複数の同期端局間の伝送における、複数の同期
デジタル信号の多重化・分離方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inter-station transmission system, and more particularly to a multiplexing / demultiplexing system for a plurality of synchronous digital signals in transmission between a plurality of synchronous terminal stations.

【0002】[0002]

【従来の技術】複数の同期ディジタル信号の多重化・分
離の従来方式として、例えば特開平5−308335号
公報には、複数の同期デジタル信号の同じフレーム同期
パターンを全て同相にしてから予め決められた順序でビ
ット多重して送信し、受信側では該フレーム同期パター
ンを検出することにより該順序に従って各同期デジタル
信号を分離するようにした多重化・分離方式が提案され
ている。
2. Description of the Related Art As a conventional method of multiplexing / demultiplexing a plurality of synchronous digital signals, for example, Japanese Patent Laid-Open No. Hei 5-308335 discloses a method in which the same frame synchronization pattern of a plurality of synchronous digital signals is all in phase and is determined in advance. A multiplexing / demultiplexing method has been proposed in which bit multiplexing is performed in the above-mentioned order and transmitted, and the receiving side detects the frame synchronization pattern to separate each synchronous digital signal according to the order.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記従
来の多重化・分離方式おいては、フレーム位相同期をと
る機能部及びある1つ以上の同期端局に、障害が発生し
た場合に、全ての局が通信ができなくなる、という問題
点を有している。
However, in the above-mentioned conventional multiplexing / demultiplexing system, when a failure occurs in a functional unit for synchronizing the frame phase and at least one or more synchronization terminals, all of them are lost. There is a problem that stations cannot communicate.

【0004】その理由は、複数の同期端局から送信する
同期デジタル信号の同じフレーム同期パターンをフレー
ム位相同期をとる機能部により、全て同相にして予め決
めた順序でビット多重して送信し、受信側ではビット多
重されたフレーム同期パターンを検出することによりビ
ット多重するときに決めた順序に従って各同期デジタル
信号を分離する、ような構成とされているためである。
[0004] The reason is that the same frame synchronization pattern of synchronous digital signals transmitted from a plurality of synchronous terminals is all multiplexed in a predetermined order by a functional unit that synchronizes the frame phase, and transmitted and received. This is because, on the side, by detecting the bit-multiplexed frame synchronization pattern, each synchronization digital signal is separated in accordance with the order determined at the time of bit-multiplexing.

【0005】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、フレーム位相制
御及び各々の同期端局に障害の発生した場合に、正常に
動作している局に影響を与えることを回避し、これによ
り信頼性を向上させる局間伝送方式を提供することにあ
る。
SUMMARY OF THE INVENTION Accordingly, the present invention has been made in view of the above problems, and has as its object to provide a station which operates normally when a failure occurs in frame phase control and each synchronous terminal. It is an object of the present invention to provide an inter-station transmission system which avoids affecting the transmission and thereby improves the reliability.

【0006】[0006]

【課題を解決するための手段】上記の目的を達成するた
め、本発明に係る局間伝送方式は、送信側の複数同期端
局毎に独立にフレーム同期を決定し、フレーム位相同期
パターンをビットデータ内に挿入する手段を備え、多重
化部は、前記各同期端局からのデータをビット多重して
送信し、受信側の分離部は、前記送信側の多重化部で決
めた順序でビット分離し、分離した信号を受信側の複数
の同期端局の各々へ送信し、前記各々の同期端局はビッ
トデータ内のフレーム位相同期パターンの検出をしてフ
レーム同期をとる、ことを特徴とする。
In order to achieve the above object, an inter-station transmission system according to the present invention determines a frame synchronization independently for each of a plurality of synchronization terminals on the transmission side, and converts a frame phase synchronization pattern into bits. A multiplexing unit for transmitting the data from each of the synchronization terminals by bit multiplexing, and a separating unit on the receiving side performs bit multiplexing in the order determined by the multiplexing unit on the transmitting side. Separating, transmitting the separated signal to each of a plurality of synchronization terminals on the receiving side, wherein each of the synchronization terminals detects a frame phase synchronization pattern in the bit data and synchronizes the frames. I do.

【0007】本発明は、複数の同期端局間の伝送におい
て、複数の同期端局各々にフレーム同期パターンを挿入
した信号をビット多重して送信し、ビット多重された信
号をビット分離して受信側の複数の同期端局各々でフレ
ーム同期パターンを検出し、フレーム同期をとるように
したものであり、同相とするためのフレーム位相同期部
が必要なく、フレーム位相同期部の障害やある1つ以上
の同期端局の障害により、全ての局間の通信が不通にな
ることがなくなる。すなわち、本発明によれば、複数の
同期端局間各々が同期して動作できることにより、ある
同期端局の障害発生時に、正常動作している同期端局間
の通信が不通となることを回避することができる。ま
た、各々の同期端局間で通信に使用する周波数を他の同
期端局間で変えることができる。
According to the present invention, in transmission between a plurality of synchronous terminals, a signal in which a frame synchronization pattern is inserted is transmitted to each of the plurality of synchronous terminals by bit-multiplexing, and the bit-multiplexed signal is separated into bits and received. The frame synchronization pattern is detected by each of the plurality of synchronization terminals on the side, and the frame synchronization is performed. A frame phase synchronization unit for achieving the same phase is not required. Communication between all the stations is not interrupted by the above-mentioned failure of the synchronous terminal station. That is, according to the present invention, since a plurality of synchronous terminal stations can operate in synchronization with each other, when a failure occurs in a certain synchronous terminal station, communication between normally operating synchronous terminal stations is prevented from being interrupted. can do. Further, the frequency used for communication between each of the synchronous terminals can be changed between the other synchronous terminals.

【0008】[0008]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
Next, embodiments of the present invention will be described in detail with reference to the drawings.

【0009】図1は、本発明の好ましい実施の形態の構
成を示す図である。図1を参照すると、本発明の実施の
形態は、送信側の複数の同期端局1−1〜1−nにフレ
ーム同期パターンを挿入し多重化部2に送信する機能手
段を備え、多重化部2ではフレームパルス挿入部5から
のフレームパルスとクロックで予め決めた順序でビット
多重する。
FIG. 1 is a diagram showing a configuration of a preferred embodiment of the present invention. Referring to FIG. 1, the embodiment of the present invention includes a functional unit that inserts a frame synchronization pattern into a plurality of synchronization terminal stations 1-1 to 1-n on the transmission side and transmits the frame synchronization pattern to a multiplexing unit 2; The unit 2 performs bit multiplexing with the frame pulse from the frame pulse inserting unit 5 and the clock in a predetermined order.

【0010】一方、受信側の分離部3は、ビット多重信
号をフレームパルス検出部6にて抽出されたフレームパ
ルスとクロックにより、多重化部2で決められた順にビ
ット分離し、複数の同期端局4−1〜4−nに送信す
る。また、同期端局4−1〜4−nは、信号からフレー
ム同期パターンを抽出し同期端局間でフレーム同期をと
る。
On the other hand, the separation section 3 on the receiving side separates the bit multiplexed signal into bits in the order determined by the multiplexing section 2 based on the frame pulse extracted by the frame pulse detection section 6 and the clock. Transmit to the stations 4-1 to 4-n. Further, the synchronization terminals 4-1 to 4-n extract a frame synchronization pattern from the signal and synchronize the frames between the synchronization terminals.

【0011】[0011]

【実施例】上記本発明の実施の形態をさらに詳細に説明
すべく、本発明の実施例について図面を参照して説明す
る。図2は、本発明の一実施例の全体構成を示す図であ
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In order to explain the above-mentioned embodiment of the present invention in more detail, an embodiment of the present invention will be described with reference to the drawings. FIG. 2 is a diagram showing the overall configuration of one embodiment of the present invention.

【0012】図2を参照すると、この実施例では、送信
部において、2.048MHzの複数の同期端局とし
て、2個の同期端局1−1、1−2の各々でフレーム位
相同期パターンを挿入し多重化部2に送信する。多重化
部2では、フレームパルス挿入部5から送信されるフレ
ームパルス及びクロックに同期させて、同期端局1−1
から順にビット多重を行い、受信部の分離部3に対して
4.096MHzのビット多重信号を送信する。
Referring to FIG. 2, in this embodiment, in the transmitting section, as a plurality of 2.048 MHz synchronization terminals, a frame phase synchronization pattern is set in each of two synchronization terminals 1-1 and 1-2. It is inserted and transmitted to the multiplexing unit 2. The multiplexing unit 2 synchronizes with the frame pulse and the clock transmitted from the frame pulse insertion unit 5 to synchronize with the synchronous terminal 1-1.
And a bit multiplexed signal of 4.096 MHz is transmitted to the separation unit 3 of the reception unit.

【0013】受信部において、フレームパルス検出部6
では、フレームパルス挿入部5により挿入したフレーム
パルス及びクロックを検出して分離部3に送信する。分
離部3では、フレームパルス検出部6で検出したフレー
ムパルス及びクロックに同期した4.096MHzのビ
ット多重化信号を同期端局4−1から順に分離し、同期
端局4−1、4−2に2.048MHzの信号を送信す
る。
In the receiving section, a frame pulse detecting section 6
Then, the frame pulse and the clock inserted by the frame pulse insertion unit 5 are detected and transmitted to the separation unit 3. The demultiplexing unit 3 sequentially demultiplexes the 4.096 MHz bit multiplexed signal synchronized with the frame pulse and clock detected by the frame pulse detection unit 6 from the synchronous terminal 4-1 to the synchronous terminal 4-1 and 4-2. To transmit a 2.048 MHz signal.

【0014】同期端局4−1、4−2は、同期端局1−
1、1−2で挿入したフレーム位相同期パターンを検出
し、同期端局1−1、1−2とフレーム同期をとり、複
数の同期端局間の同期をとる。
The synchronous terminal stations 4-1 and 4-2 are connected to the synchronous terminal station 1--1.
The frame phase synchronization patterns inserted in steps 1 and 1-2 are detected, the frames are synchronized with the synchronization terminals 1-1 and 1-2, and synchronization between a plurality of synchronization terminals is established.

【0015】なお、図2に示した本実施例の動作を説明
するタイミングチャートを図3に示す。なお、図3にお
いて信号〜は、図2に示した信号〜に対応して
いる。
FIG. 3 is a timing chart for explaining the operation of this embodiment shown in FIG. Note that, in FIG. 3, the signal 〜 corresponds to the signal 示 し shown in FIG.

【0016】図3を参照して、フレームパルス挿入部5
からフレームパルス信号、4.096MHzクロック
信号が多重化部2に供給され、多重化部2は、同期端
局1−1、1−2の各2.048MHzの出力、に
ついて同期端局1−1側からビット多重し、4.096
MHzの出力を送信する。
Referring to FIG. 3, frame pulse inserting section 5
Supplies a frame pulse signal and a 4.096 MHz clock signal to the multiplexing unit 2, and the multiplexing unit 2 outputs the 2.048 MHz output of each of the synchronous terminal stations 1-1 and 1-2 to the synchronous terminal station 1-1. Bit multiplex from the side, 4.096
Transmit MHz output.

【0017】なお、上記実施例では、同期端局を2個用
意し、2多重化の例で説明したが、多重化数はn(n≧
2)に適用することができ、周波数に関しても送信部に
おいて、2.048MHzの複数同期端局としたが、
2.048MHz以外の周波数においても適用すること
ができる。
In the above embodiment, two synchronous terminal stations are prepared and the example of two multiplexing is described. However, the number of multiplexing is n (n ≧ n).
Although it can be applied to 2), with respect to the frequency, the transmitting unit is set to a plurality of 2.048 MHz synchronous terminals.
The present invention can be applied to frequencies other than 2.048 MHz.

【0018】[0018]

【発明の効果】以上説明したように、本発明に係る多重
化・分離方式によれば、従来方式のように、複数の同期
端局から同期デジタル信号を同相で送信することなく複
数の端局間でフレーム同期ができるため、同相にするた
めのフレーム位相制御機能に障害が発生した場合、又は
ある同期端局に障害が発生した場合にも、正常に動作し
ている局にも影響を与えて全局間の通信ができなくなる
ことは、回避され、局間伝送の信頼性を向上するという
効果を奏する。
As described above, according to the multiplexing / demultiplexing system according to the present invention, unlike the conventional system, a plurality of terminal stations need not transmit synchronous digital signals in phase from a plurality of terminal stations. Since the frame synchronization can be performed between the two, if a failure occurs in the frame phase control function for achieving the same phase, or if a failure occurs in a synchronization terminal station, it may affect the normally operating station. The inability to perform communication between all stations is avoided, and the effect of improving the reliability of inter-station transmission is achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の構成を説明するための図
である。
FIG. 1 is a diagram for explaining a configuration of an embodiment of the present invention.

【図2】本発明の一実施例の構成を説明するための図で
ある。
FIG. 2 is a diagram for explaining a configuration of an embodiment of the present invention.

【図3】本発明の一実施例の動作を説明するためのタイ
ミングチャートである。
FIG. 3 is a timing chart for explaining the operation of one embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1−1〜1−n 同期端局 2 多重化部 3 分離部 4−1〜4−n 同期端局 5 フレームパルス挿入部 6 フレームパルス検出部 1-1 to 1-n Synchronous terminal 2 Multiplexer 3 Demultiplexer 4-1 to 4-n Synchronous terminal 5 Frame pulse inserter 6 Frame pulse detector

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】複数の同期端局間の伝送方式において、 送信側の複数同期端局毎に独立にフレーム同期を決定
し、フレーム位相同期パターンをビットデータ内に挿入
する手段を備え、 多重化部は、前記各同期端局からのデータをビット多重
して送信し、 受信側の分離部は、前記送信側の多重化部で決めた順序
でビット分離し、分離した信号を受信側の複数の同期端
局の各々へ送信し、前記各々の同期端局はビットデータ
内のフレーム位相同期パターンの検出をしてフレーム同
期をとる、 ことを特徴とする局間伝送方式。
In a transmission system between a plurality of synchronous terminals, means for independently determining frame synchronization for each of a plurality of synchronous terminals on a transmitting side and inserting a frame phase synchronization pattern into bit data is provided. A bit multiplexing unit for transmitting data from each of the synchronous terminal stations, and a receiving side separating unit separates bits in an order determined by the multiplexing unit on the transmitting side; Wherein each of the synchronous terminals detects a frame phase synchronization pattern in the bit data and establishes frame synchronization.
【請求項2】前記多重化部が、フレームパルス挿入手段
からのフレームパルス及びクロックに同期させて前記送
信側の同期端局からのビットデータをビット多重し、 前記フレームパルス検出手段が、ビット多重信号からフ
レームパルスとクロックを抽出し、 前記分離部が、前記フレームパルス検出手段で抽出され
たフレームパルスとクロックで多重信号をビットデータ
に分離して前記受信側の同期端局毎へ送信し、 前記受信側の同期端局は分離されたビットデータ内のフ
レーム位相同期パターンを抽出検出する、ことを特徴と
する請求項1記載の局間伝送方式。
2. The multiplexing unit bit-multiplexes bit data from a transmitting-side synchronous terminal in synchronization with a frame pulse and a clock from a frame pulse inserting unit. Extracting a frame pulse and a clock from the signal, the separating unit separates a multiplexed signal into bit data with the frame pulse and the clock extracted by the frame pulse detecting unit, and transmits the multiplexed signal to each of the receiving-side synchronous terminal stations; 2. The inter-station transmission system according to claim 1, wherein the receiving-side synchronization terminal extracts and detects a frame phase synchronization pattern in the separated bit data.
JP18891696A 1996-06-28 1996-06-28 Inter-station transmitting system Pending JPH1022966A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18891696A JPH1022966A (en) 1996-06-28 1996-06-28 Inter-station transmitting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18891696A JPH1022966A (en) 1996-06-28 1996-06-28 Inter-station transmitting system

Publications (1)

Publication Number Publication Date
JPH1022966A true JPH1022966A (en) 1998-01-23

Family

ID=16232135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18891696A Pending JPH1022966A (en) 1996-06-28 1996-06-28 Inter-station transmitting system

Country Status (1)

Country Link
JP (1) JPH1022966A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014014118A (en) * 2013-08-23 2014-01-23 Kawai Musical Instr Mfg Co Ltd Signal transmitter/receiver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014014118A (en) * 2013-08-23 2014-01-23 Kawai Musical Instr Mfg Co Ltd Signal transmitter/receiver

Similar Documents

Publication Publication Date Title
EP0333122A2 (en) Method and apparatus for frame synchronization
JPH08163116A (en) Frame synchronizing device
JPH05167551A (en) Method of replacing pointer in synchronizing communication system
US6256326B1 (en) Pseudo-synchronization prevention method in SDH transmission mode, pseudo-synchronization preventing SDH transmission system, and transmitter-receiver in pseudo-synchronization preventing SDH transmission system
JP3862884B2 (en) Multiple transmission system and multiple transmission method of tributary signal
JPH1022966A (en) Inter-station transmitting system
US5228037A (en) Line interface for high-speed line
JP2720485B2 (en) Sub signal switching method
JP2504028B2 (en) Relay device
JPH05308335A (en) Method and device for multiplexing and demultiplexing
JP2871925B2 (en) Loop test transmission circuit
JP3102976B2 (en) Time slot signal phase aligner
JPH11239161A (en) Ring network system and its frame transmitting method
JPH08331090A (en) Path monitor system
JPS6231229A (en) Repeater
JP3728595B2 (en) Multiplex transmission apparatus and channel board communication method
JP3190835B2 (en) Data communication device and method
JPH11177687A (en) Network synchronizing device
JP2833938B2 (en) Digital line termination equipment
JPH07131434A (en) Sdh multiplexer/demultiplexer
JP2000151540A (en) Device and method for detecting apparatus
JPH04825A (en) Very high speed separating circuit system
JPH0267835A (en) Artificial frame signal sending method for digital radio system
JPH05284127A (en) Data transmission system
JPS61251244A (en) Circuit for transmitting auxiliary signal

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990810