JPH10228725A - ディジタルインターフェースを有する装置及びディジタルインターフェース方法 - Google Patents
ディジタルインターフェースを有する装置及びディジタルインターフェース方法Info
- Publication number
- JPH10228725A JPH10228725A JP9025625A JP2562597A JPH10228725A JP H10228725 A JPH10228725 A JP H10228725A JP 9025625 A JP9025625 A JP 9025625A JP 2562597 A JP2562597 A JP 2562597A JP H10228725 A JPH10228725 A JP H10228725A
- Authority
- JP
- Japan
- Prior art keywords
- reference signal
- recording
- timing reference
- data
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40058—Isochronous transmission
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B20/1201—Formatting, e.g. arrangement of data block or words on the record carriers on tapes
- G11B20/1202—Formatting, e.g. arrangement of data block or words on the record carriers on tapes with longitudinal tracks only
- G11B20/1205—Formatting, e.g. arrangement of data block or words on the record carriers on tapes with longitudinal tracks only for discontinuous data, e.g. digital information signals, computer programme data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
- G11B27/031—Electronic editing of digitised analogue information signals, e.g. audio or video signals
- G11B27/032—Electronic editing of digitised analogue information signals, e.g. audio or video signals on tapes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40117—Interconnection of audio or video/imaging devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/90—Tape-like record carriers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/08—Protocols for interworking; Protocol conversion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/28—Timers or timing mechanisms used in protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/78—Television signal recording using magnetic recording
- H04N5/782—Television signal recording using magnetic recording on tape
- H04N5/7824—Television signal recording using magnetic recording on tape with rotating magnetic heads
- H04N5/7826—Television signal recording using magnetic recording on tape with rotating magnetic heads involving helical scanning of the magnetic tape
- H04N5/78263—Television signal recording using magnetic recording on tape with rotating magnetic heads involving helical scanning of the magnetic tape for recording on tracks inclined relative to the direction of movement of the tape
- H04N5/78266—Television signal recording using magnetic recording on tape with rotating magnetic heads involving helical scanning of the magnetic tape for recording on tracks inclined relative to the direction of movement of the tape using more than one track for the recording of one television field or frame, i.e. segmented recording
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
- H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【課題】大容量のバッファメモリを必要とすることな
く、シンクロダビング及びつなぎ撮りを可能にする。 【解決手段】送信機のシリンダサーボ回路及びテープ走
行サーボ回路26からの基準信号は、アイソクロノスパケ
ットに変換され、ディジタルインターフェース送信回路
25から１３９４ケーブルに送出される。受信側では、受
信したアイソクロノスパケットをアイソクロノスパケッ
ト変換回路36によって元の基準信号に戻した後、シリン
ダサーボ回路及びテープ走行サーボ回路37に供給する。
これにより、送信機と受信機との間で同期化が達成さ
れ、シンクロダビング及びつなぎ撮りが可能となる。
る。この後に、送信機からダビングデータが送出されて
受信機で受信される。送信の再生処理及び受信機の記録
処理は基準信号に基づくタイミングで行われており、時
間あわせのためのバッファメモリは不要である。
く、シンクロダビング及びつなぎ撮りを可能にする。 【解決手段】送信機のシリンダサーボ回路及びテープ走
行サーボ回路26からの基準信号は、アイソクロノスパケ
ットに変換され、ディジタルインターフェース送信回路
25から１３９４ケーブルに送出される。受信側では、受
信したアイソクロノスパケットをアイソクロノスパケッ
ト変換回路36によって元の基準信号に戻した後、シリン
ダサーボ回路及びテープ走行サーボ回路37に供給する。
これにより、送信機と受信機との間で同期化が達成さ
れ、シンクロダビング及びつなぎ撮りが可能となる。
る。この後に、送信機からダビングデータが送出されて
受信機で受信される。送信の再生処理及び受信機の記録
処理は基準信号に基づくタイミングで行われており、時
間あわせのためのバッファメモリは不要である。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＥＥＥ１３９４
規格に対応したネットワークによるダビング記録に好適
なディジタルインターフェースを有する装置及びディジ
タルインターフェース方法に関する。
規格に対応したネットワークによるダビング記録に好適
なディジタルインターフェースを有する装置及びディジ
タルインターフェース方法に関する。
【０００２】
【従来の技術】近年、画像のディジタル処理が検討され
ている。ディジタル画像データの磁気記録再生装置（Ｖ
ＴＲ）よる記録についても各種方式が検討されている。
例えば、民生用ディジタルＶＴＲ（ビデオテープレコー
ダ）の協議会においては、ＮＴＳＣ信号及びＰＡＬ信号
等のＳＤ（Standerd definition ）信号を圧縮してディ
ジタル信号のまま記録するためのＳＤ規格及びＨＤＴＶ
（High Definition TV）のベースバンド信号等のＨＤ
（High Definiton）信号を圧縮してディジタル信号のま
ま記録するためのＨＤ規格が決定している。これらの規
格に対応した民生用ディジタルＶＴＲ（以下、ＤＶＴＲ
ともいう）も商品化されようとしている。
ている。ディジタル画像データの磁気記録再生装置（Ｖ
ＴＲ）よる記録についても各種方式が検討されている。
例えば、民生用ディジタルＶＴＲ（ビデオテープレコー
ダ）の協議会においては、ＮＴＳＣ信号及びＰＡＬ信号
等のＳＤ（Standerd definition ）信号を圧縮してディ
ジタル信号のまま記録するためのＳＤ規格及びＨＤＴＶ
（High Definition TV）のベースバンド信号等のＨＤ
（High Definiton）信号を圧縮してディジタル信号のま
ま記録するためのＨＤ規格が決定している。これらの規
格に対応した民生用ディジタルＶＴＲ（以下、ＤＶＴＲ
ともいう）も商品化されようとしている。
【０００３】一般的に、映像信号をディジタル化する
と、その情報量は膨大となり、情報を圧縮することなく
伝送又は記録等を行うことは、通信速度及び費用等の点
で困難である。このため、ＳＤ，ＨＤ規格においては、
ディジタル映像信号をフレーム内圧縮するようになって
いる。
と、その情報量は膨大となり、情報を圧縮することなく
伝送又は記録等を行うことは、通信速度及び費用等の点
で困難である。このため、ＳＤ，ＨＤ規格においては、
ディジタル映像信号をフレーム内圧縮するようになって
いる。
【０００４】図６はＳＤ規格におけるテープの記録フォ
ーマットを説明するための説明図である。
ーマットを説明するための説明図である。
【０００５】図６はテープ15上に形成される記録トラッ
ク16を示している。図６に示すように、記録トラック16
はデータの種類に対応した複数の領域、即ち、ＳＳＡ
（Start-Sync Block Area ）及びＴＩＡ（Track ID Are
a ）を含むＩＴＩ（INSERT ANDTRACK INFORMATION）、
オーディオ領域、ビデオ領域並びにサブコード領域等を
有している。これらの領域はテープ15の下端から上端に
向かって順次配列される。なお、これらの領域相互間に
はギャップＧＡＰ１乃至ＧＡＰ３及びアンブル部（AMBL
E ）が設けられている。ヘッドのトレースによって、Ｉ
ＴＩ、オーディオ領域、ビデオ領域及びサブコード領域
が順次記録再生される。
ク16を示している。図６に示すように、記録トラック16
はデータの種類に対応した複数の領域、即ち、ＳＳＡ
（Start-Sync Block Area ）及びＴＩＡ（Track ID Are
a ）を含むＩＴＩ（INSERT ANDTRACK INFORMATION）、
オーディオ領域、ビデオ領域並びにサブコード領域等を
有している。これらの領域はテープ15の下端から上端に
向かって順次配列される。なお、これらの領域相互間に
はギャップＧＡＰ１乃至ＧＡＰ３及びアンブル部（AMBL
E ）が設けられている。ヘッドのトレースによって、Ｉ
ＴＩ、オーディオ領域、ビデオ領域及びサブコード領域
が順次記録再生される。
【０００６】ヘッドは、図７（ｂ）に示すヘッドスイッ
チパルスのタイミングでトレースを行う。図７（ｂ）の
ヘッドスイッチパルスの立上り及び立下りタイミング
で、回転ヘッドによって、トレースが行われる。ヘッド
スイッチパルスは図７（ａ）に示すフレームパルスに同
期して発生するようになっており、ＳＤ規格では、図７
に示すように、１フレーム期間に１０回のトレースが行
われる。即ち、１フレームは１０トラックに記録され
る。
チパルスのタイミングでトレースを行う。図７（ｂ）の
ヘッドスイッチパルスの立上り及び立下りタイミング
で、回転ヘッドによって、トレースが行われる。ヘッド
スイッチパルスは図７（ａ）に示すフレームパルスに同
期して発生するようになっており、ＳＤ規格では、図７
に示すように、１フレーム期間に１０回のトレースが行
われる。即ち、１フレームは１０トラックに記録され
る。
【０００７】１トラックのトレースに要する時間は１フ
レーム期間の１／１０である。図８はこの１トラック期
間に伝送されるデータを示している。１トラック期間
は、図８に示すように、３．３３ｍ秒であり、この期間
に上述したＩＴＩ、オーディオ領域、ビデオ領域及びサ
ブコード領域に書込むデータが伝送される。なお、ヘッ
ドスイッチパルスは、ＤＶＴＲにおけるトラックの記録
の基準を与える信号であり、このヘッドスイッチパルス
によってシリンダサーボがかけられるようになっいる。
レーム期間の１／１０である。図８はこの１トラック期
間に伝送されるデータを示している。１トラック期間
は、図８に示すように、３．３３ｍ秒であり、この期間
に上述したＩＴＩ、オーディオ領域、ビデオ領域及びサ
ブコード領域に書込むデータが伝送される。なお、ヘッ
ドスイッチパルスは、ＤＶＴＲにおけるトラックの記録
の基準を与える信号であり、このヘッドスイッチパルス
によってシリンダサーボがかけられるようになっいる。
【０００８】民生用ディジタルＶＴＲのＳＤフォーマッ
トにおいては、各トラックに１シンクブロックを記録単
位としてデータを記録するようになっている。各シンク
ブロックは９０バイト長であり、２バイトの同期信号
（ＳＹＮＣ）と３バイトのＩＤとを有している。
トにおいては、各トラックに１シンクブロックを記録単
位としてデータを記録するようになっている。各シンク
ブロックは９０バイト長であり、２バイトの同期信号
（ＳＹＮＣ）と３バイトのＩＤとを有している。
【０００９】また、図６に示すビデオ領域は、２バイト
のＳＹＮＣ、３バイトのＩＤ、７７バイトのビデオデー
タ領域、８バイトの水平パリティＣ1 及び７７バイトの
垂直パリティＣ2 を有する。また、ビデオ領域は、各１
シンクブロックずつのビデオ補助データ領域（ＶＡＵＸ
０乃至ＶＡＵＸ２）、１３５シンクブロックのビデオデ
ータ領域及び１１シンクブロックの垂直パリティＣ2 を
有している。
のＳＹＮＣ、３バイトのＩＤ、７７バイトのビデオデー
タ領域、８バイトの水平パリティＣ1 及び７７バイトの
垂直パリティＣ2 を有する。また、ビデオ領域は、各１
シンクブロックずつのビデオ補助データ領域（ＶＡＵＸ
０乃至ＶＡＵＸ２）、１３５シンクブロックのビデオデ
ータ領域及び１１シンクブロックの垂直パリティＣ2 を
有している。
【００１０】ところで、ＤＶＴＲにおいては、アナログ
テレビジョン信号を圧縮して記録するだけでなく、ディ
ジタルデータを直接記録することも可能である。図９は
ディジタルデータのみを入出力するＤＶＴＲを示すブロ
ック図である。
テレビジョン信号を圧縮して記録するだけでなく、ディ
ジタルデータを直接記録することも可能である。図９は
ディジタルデータのみを入出力するＤＶＴＲを示すブロ
ック図である。
【００１１】ディジタル画像機器相互間で、データの送
受を行うためのディジタルインターフェース方式の統一
規格としては、マルチメディア用途に適した低コストの
周辺インターフェースであるＩＥＥＥ（The Institute
of Electrical and Electronics Engineers, Inc.）１
３９４が普及しつつある。ＩＥＥＥ１３９４は、複数の
チャンネルの多重転送が可能である。また、ＩＥＥＥ１
３９４は、映像及び音声データ等を一定時間以内で転送
することを保証するアイソクロノス（isochronous ）転
送機能を有していることから、画像伝送に適したディジ
タルインターフェースとなっている。なお、ＩＥＥＥ１
３９４については特開平８−２７９８１８号公報等に詳
述されている。
受を行うためのディジタルインターフェース方式の統一
規格としては、マルチメディア用途に適した低コストの
周辺インターフェースであるＩＥＥＥ（The Institute
of Electrical and Electronics Engineers, Inc.）１
３９４が普及しつつある。ＩＥＥＥ１３９４は、複数の
チャンネルの多重転送が可能である。また、ＩＥＥＥ１
３９４は、映像及び音声データ等を一定時間以内で転送
することを保証するアイソクロノス（isochronous ）転
送機能を有していることから、画像伝送に適したディジ
タルインターフェースとなっている。なお、ＩＥＥＥ１
３９４については特開平８−２７９８１８号公報等に詳
述されている。
【００１２】図９の装置は、端子１にこのようなＩＥＥ
Ｅ１３９４規格のケーブルが接続される。１３９４回路
２はＩＥＥＥ１３９４規格のディジタルインターフェー
スにおけるリンク層及び物理層を制御するものであり、
端子１に接続された１３９４ケーブル（図示せず）上に
流れるデータを取り込んでディジタルＩ／Ｆパケット変
換回路３に供給すると共に、ディジタルＩ／Ｆパケット
変換回路３からのデータを１３９４ケーブルに送出す
る。
Ｅ１３９４規格のケーブルが接続される。１３９４回路
２はＩＥＥＥ１３９４規格のディジタルインターフェー
スにおけるリンク層及び物理層を制御するものであり、
端子１に接続された１３９４ケーブル（図示せず）上に
流れるデータを取り込んでディジタルＩ／Ｆパケット変
換回路３に供給すると共に、ディジタルＩ／Ｆパケット
変換回路３からのデータを１３９４ケーブルに送出す
る。
【００１３】ディジタルＩ／Ｆパケット変換回路３はＩ
ＥＥＥ１３９４規格のパケットとＳＤ規格のパケットと
のパケット変換を行う。１３９４パケットは、ディジタ
ルＩ／Ｆパケット変換回路３によってＳＤ規格のパケッ
トに変換されて訂正符号化復号化回路５に供給される。
ＳＤ規格においては、ディジタルＩ／Ｆパケット変換回
路３は、入力された１シンクブロック分のデータを１Ｄ
ＩＦ（ディジタルインターフェース）ブロックに変換す
ると共に、１トラック分のデータを１５０ＤＩＦブロッ
クに変換して１５０ＤＩＦブロック単位でデータの入出
力を行うようになっている。
ＥＥＥ１３９４規格のパケットとＳＤ規格のパケットと
のパケット変換を行う。１３９４パケットは、ディジタ
ルＩ／Ｆパケット変換回路３によってＳＤ規格のパケッ
トに変換されて訂正符号化復号化回路５に供給される。
ＳＤ規格においては、ディジタルＩ／Ｆパケット変換回
路３は、入力された１シンクブロック分のデータを１Ｄ
ＩＦ（ディジタルインターフェース）ブロックに変換す
ると共に、１トラック分のデータを１５０ＤＩＦブロッ
クに変換して１５０ＤＩＦブロック単位でデータの入出
力を行うようになっている。
【００１４】更に、ディジタルＩ／Ｆパケット変換回路
３の出力は、図６のデータ順となるように、例えば訂正
符号化復号化回路５によって並べ替えられる。訂正符号
化復号化回路５は、メモリ６に書込まれたデータを読出
し、図１２のトラック方向のデータに対して誤り訂正用
の垂直パリティＣ2 （外符号）を配列し、シンク方向の
データに対して水平パリティＣ1 （内符号）を配列す
る。誤り訂正符号化復号化回路５は、外符号及び内符号
を付加してデータを図６の記録フォーマット順で変復調
回路７に出力する。このようなエラー訂正処理はマイコ
ン10によって制御される。
３の出力は、図６のデータ順となるように、例えば訂正
符号化復号化回路５によって並べ替えられる。訂正符号
化復号化回路５は、メモリ６に書込まれたデータを読出
し、図１２のトラック方向のデータに対して誤り訂正用
の垂直パリティＣ2 （外符号）を配列し、シンク方向の
データに対して水平パリティＣ1 （内符号）を配列す
る。誤り訂正符号化復号化回路５は、外符号及び内符号
を付加してデータを図６の記録フォーマット順で変復調
回路７に出力する。このようなエラー訂正処理はマイコ
ン10によって制御される。
【００１５】訂正符号化復号化回路５の出力は変復調回
路７によって変調された後アンプ等化検出回路８を介し
てテープ９に記録される。
路７によって変調された後アンプ等化検出回路８を介し
てテープ９に記録される。
【００１６】上述したようにＳＤ規格では、１フレーム
は１０トラックに記録されるが、この１フレームの記録
単位内でシステムデータの内容が変更されることは規格
上許されておらず、１フレームの途中のトラックからデ
ータが書換えられることはない。
は１０トラックに記録されるが、この１フレームの記録
単位内でシステムデータの内容が変更されることは規格
上許されておらず、１フレームの途中のトラックからデ
ータが書換えられることはない。
【００１７】ところで、民生用ディジタルＶＴＲ協議会
では、次世代ディジタル放送であるＡＴＶ及びＤＶＢの
圧縮方式として、ＭＰＥＧ２を採用することを決定して
いる。ＡＴＶ，ＤＶＢ規格ではＭＰＥＧ２方式で圧縮さ
れたデータをそのまま記録する方式を採用する。
では、次世代ディジタル放送であるＡＴＶ及びＤＶＢの
圧縮方式として、ＭＰＥＧ２を採用することを決定して
いる。ＡＴＶ，ＤＶＢ規格ではＭＰＥＧ２方式で圧縮さ
れたデータをそのまま記録する方式を採用する。
【００１８】ＳＤ，ＨＤ規格ではフレーム内圧縮方式が
採用されているが、ＭＰＥＧ２ではフレーム内圧縮だけ
でなく、フレーム間圧縮を用いた符号化が行われる。つ
まり、ＭＰＥＧ２データはフレーム固定長ではなく、１
フレームデータの記録に必要なトラック数は不定であ
る。従って、記録はトラック単位で行われ、サブコー
ド、ＶＡＵＸ及びＡＡＵＸもトラック単位で完結する。
従って、この場合には、訂正符号化復号化回路５は、数
トラック分のメモリによってエラー訂正処理が可能とな
ることが考えられる。
採用されているが、ＭＰＥＧ２ではフレーム内圧縮だけ
でなく、フレーム間圧縮を用いた符号化が行われる。つ
まり、ＭＰＥＧ２データはフレーム固定長ではなく、１
フレームデータの記録に必要なトラック数は不定であ
る。従って、記録はトラック単位で行われ、サブコー
ド、ＶＡＵＸ及びＡＡＵＸもトラック単位で完結する。
従って、この場合には、訂正符号化復号化回路５は、数
トラック分のメモリによってエラー訂正処理が可能とな
ることが考えられる。
【００１９】即ち、訂正符号化においては先ず外符号
（Ｃ2 ）の符号化を行った後に、この外符号も含むデー
タに対して内符号（Ｃ1 ）の符号化を行っており、訂正
符号化復号化回路５が先ず外符号を付加するために、ト
ラック方向のデータが必要である。従って、外符号の符
号化には１トラック分のデータを格納するためのメモリ
と、このメモリからデータを読出して外符号を作成する
ための１トラック分のメモリが必要である。
（Ｃ2 ）の符号化を行った後に、この外符号も含むデー
タに対して内符号（Ｃ1 ）の符号化を行っており、訂正
符号化復号化回路５が先ず外符号を付加するために、ト
ラック方向のデータが必要である。従って、外符号の符
号化には１トラック分のデータを格納するためのメモリ
と、このメモリからデータを読出して外符号を作成する
ための１トラック分のメモリが必要である。
【００２０】内符号の符号化はシンクブロック単位で行
われるので、変復調回路７への出力処理と同時に行うこ
とができる。これらの処理は順次入力されるトラック単
位のデータに対してサイクリックに行われるので、各１
トラック分のメモリを上述した各処理に対応させること
により、ｎトラック分のメモリによって、入力処理と外
符号の付加処理と内符号の付加及び出力処理とが可能に
なる。
われるので、変復調回路７への出力処理と同時に行うこ
とができる。これらの処理は順次入力されるトラック単
位のデータに対してサイクリックに行われるので、各１
トラック分のメモリを上述した各処理に対応させること
により、ｎトラック分のメモリによって、入力処理と外
符号の付加処理と内符号の付加及び出力処理とが可能に
なる。
【００２１】このように、図９の装置は複数の規格のデ
ィジタルデータを記録することができる。
ィジタルデータを記録することができる。
【００２２】ところで、これらのＭＰＥＧ２及びＤＶＴ
Ｒ等の規格相互間における伝送プロトコル及び同期方法
は、ＩＥＣ１８８３において規格化が進められている。
Ｒ等の規格相互間における伝送プロトコル及び同期方法
は、ＩＥＣ１８８３において規格化が進められている。
【００２３】現在のプロトコル案においては、送信側で
は、アイソクロノスデータをＩＥＥＥ１３９４規格のア
イソクロノスパケットに変換して伝送する。この場合に
は、送信する元のデータの基準タイミング信号と同一タ
イミングのデータ、例えば、１フレームの先頭データを
含むデータ群をパケット化する際に、アイソクロノスパ
ケットのヘッダデータ内に基準の信号であることを示す
フレームパルス等のフラグを挿入するようになってい
る。
は、アイソクロノスデータをＩＥＥＥ１３９４規格のア
イソクロノスパケットに変換して伝送する。この場合に
は、送信する元のデータの基準タイミング信号と同一タ
イミングのデータ、例えば、１フレームの先頭データを
含むデータ群をパケット化する際に、アイソクロノスパ
ケットのヘッダデータ内に基準の信号であることを示す
フレームパルス等のフラグを挿入するようになってい
る。
【００２４】一方、受信側においては、受信したパケッ
トのヘッダフラグを抽出し、１フレームの先頭を示すフ
ラグによってフレームの開始タイミングを合わせるよう
になっている。これにより、送受信機間の同期をとるこ
とができる。
トのヘッダフラグを抽出し、１フレームの先頭を示すフ
ラグによってフレームの開始タイミングを合わせるよう
になっている。これにより、送受信機間の同期をとるこ
とができる。
【００２５】図１０はこのような同期化の動作を説明す
るためのタイミングチャートである。図１０（ａ）は１
３９４パケットを示し、図１０（ｂ）乃至（ｄ）は夫々
受信機Ａのヘッドスイッチパルス、エラー訂正処理及び
記録処理を示している。また、図１０（ｅ）乃至（ｇ）
は夫々受信機Ｂのヘッドスイッチパルス（Ｂ）、エラー
訂正処理（Ｂ）及び記録処理（Ｂ）を示し、図１０
（ｈ）乃至（ｊ）は夫々受信機Ｃのヘッドスイッチパル
ス（Ｃ）、エラー訂正処理（Ｃ）及び記録処理（Ｃ）を
示している。
るためのタイミングチャートである。図１０（ａ）は１
３９４パケットを示し、図１０（ｂ）乃至（ｄ）は夫々
受信機Ａのヘッドスイッチパルス、エラー訂正処理及び
記録処理を示している。また、図１０（ｅ）乃至（ｇ）
は夫々受信機Ｂのヘッドスイッチパルス（Ｂ）、エラー
訂正処理（Ｂ）及び記録処理（Ｂ）を示し、図１０
（ｈ）乃至（ｊ）は夫々受信機Ｃのヘッドスイッチパル
ス（Ｃ）、エラー訂正処理（Ｃ）及び記録処理（Ｃ）を
示している。
【００２６】上述したように、受信側ＤＶＴＲでは、図
９の訂正符号化復号化回路５による誤り訂正処理におい
て、通常ｎトラック期間の遅延時間が発生する。即ち、
図９のディジタルＩ／Ｆパケット変換回路３の出力は、
誤り訂正処理及び記録処理のために、ｎトラック期間の
遅延時間を要して、テープ９に記録される。図１０にお
いては、エラー訂正処理にヘッドスイッチパルスの１周
期分、即ち、２トラック期間（図１０の記録処理遅延
量）を要している例を示している。
９の訂正符号化復号化回路５による誤り訂正処理におい
て、通常ｎトラック期間の遅延時間が発生する。即ち、
図９のディジタルＩ／Ｆパケット変換回路３の出力は、
誤り訂正処理及び記録処理のために、ｎトラック期間の
遅延時間を要して、テープ９に記録される。図１０にお
いては、エラー訂正処理にヘッドスイッチパルスの１周
期分、即ち、２トラック期間（図１０の記録処理遅延
量）を要している例を示している。
【００２７】シリンダの回転サーボは１トラック期間を
表すヘッドスイッチパルス（図１０（ｂ），（ｄ），
（ｇ））を基準信号としており、変復調回路７からアン
プ等化検出回路８にデータが出力されるタイミングも、
ヘッドスイッチパルスによって規定される。変復調処理
は現在２４ビット単位で処理されており、変復調処理に
よる時間遅延は無視することができる。
表すヘッドスイッチパルス（図１０（ｂ），（ｄ），
（ｇ））を基準信号としており、変復調回路７からアン
プ等化検出回路８にデータが出力されるタイミングも、
ヘッドスイッチパルスによって規定される。変復調処理
は現在２４ビット単位で処理されており、変復調処理に
よる時間遅延は無視することができる。
【００２８】従って、訂正符号化復号化回路５の出力タ
イミングは、テープ９に記憶されるタイミングと略々一
致している。そして、エラー訂正処理によってｎトラッ
ク遅延されるので、一般的には、図１０に示すように、
エラー訂正処理の入力タイミングもヘッドスイッチパル
スを基準信号とした記録開始タイミング信号に同期させ
るようになっている。
イミングは、テープ９に記憶されるタイミングと略々一
致している。そして、エラー訂正処理によってｎトラッ
ク遅延されるので、一般的には、図１０に示すように、
エラー訂正処理の入力タイミングもヘッドスイッチパル
スを基準信号とした記録開始タイミング信号に同期させ
るようになっている。
【００２９】例えば、受信機Ａについては、図１０
（ｂ）のヘッドスイッチパルスのタイミングで、１３９
４パケット（図１０（ａ））に基づくディジタルＩ／Ｆ
パケット変換回路３の出力を訂正符号化復号化回路５に
供給してエラー訂正処理を開始させる（図１０
（Ｃ））。エラー訂正処理は２トラック期間を要し、エ
ラー訂正符号化復号化回路５への入力から２トラック期
間後にアンプ等化検出回路８からテープ９に磁気記録が
行われる（図１０（ｄ））。他の受信機Ｂ，Ｃについて
も、図１０（ｄ）乃至（ｉ）に示すように、各受信機
Ｂ，Ｃのヘッドスイッチパルス（Ｂ），（Ｃ）に応じた
タイミングで、エラー訂正処理及び記録処理が行われ
る。
（ｂ）のヘッドスイッチパルスのタイミングで、１３９
４パケット（図１０（ａ））に基づくディジタルＩ／Ｆ
パケット変換回路３の出力を訂正符号化復号化回路５に
供給してエラー訂正処理を開始させる（図１０
（Ｃ））。エラー訂正処理は２トラック期間を要し、エ
ラー訂正符号化復号化回路５への入力から２トラック期
間後にアンプ等化検出回路８からテープ９に磁気記録が
行われる（図１０（ｄ））。他の受信機Ｂ，Ｃについて
も、図１０（ｄ）乃至（ｉ）に示すように、各受信機
Ｂ，Ｃのヘッドスイッチパルス（Ｂ），（Ｃ）に応じた
タイミングで、エラー訂正処理及び記録処理が行われ
る。
【００３０】このように、エラー訂正の入力処理は、各
受信機Ａ，Ｂ，Ｃのヘッドスイッチパルスに同期して行
われるので、図１０に示す遅延量だけ、入力された１３
９４パケットを保持する必要がある。このため、図９の
装置においては、バッファメモリ４を有しており、ディ
ジタルＩ／Ｆパケット変換回路３はバッファメモリ４を
用いて、エラー訂正符号化復号化回路５への出力をヘッ
ドスイッチパルスに同期化させるようになっている。
受信機Ａ，Ｂ，Ｃのヘッドスイッチパルスに同期して行
われるので、図１０に示す遅延量だけ、入力された１３
９４パケットを保持する必要がある。このため、図９の
装置においては、バッファメモリ４を有しており、ディ
ジタルＩ／Ｆパケット変換回路３はバッファメモリ４を
用いて、エラー訂正符号化復号化回路５への出力をヘッ
ドスイッチパルスに同期化させるようになっている。
【００３１】ところで、ＤＶＴＲからＤＶＴＲにダビン
グ記録を行う場合には、受信側のＤＶＴＲが１フレーム
のデータを１０トラックに記録するので、フレームの先
頭データはこの１０トラックの１トラック目に記録する
ようにする必要がある。
グ記録を行う場合には、受信側のＤＶＴＲが１フレーム
のデータを１０トラックに記録するので、フレームの先
頭データはこの１０トラックの１トラック目に記録する
ようにする必要がある。
【００３２】ＤＶＴＲに入力するディジタルデータをテ
ープの記録開始位置、即ち、１フレームの先頭トラック
に記録するように同期化する方法としては、受信側で同
期をとる方法と送信側で同期をとる方法とが考えられ
る。
ープの記録開始位置、即ち、１フレームの先頭トラック
に記録するように同期化する方法としては、受信側で同
期をとる方法と送信側で同期をとる方法とが考えられ
る。
【００３３】いま、記録側のＤＶＴＲにおいて、既に記
録が行われているテープに、連続して記録を行うつなぎ
撮り記録を行うものとする。つなぎ撮り記録において
は、サーボを同期化させるためのトラッキングパイロッ
ト信号を連続的に記録するために、１フレームの先頭ト
ラック、即ち、フレーム単位（１０トラック単位）で記
録されているデータに連続したトラック（以下、先頭ト
ラックという）から記録が開始される必要がある。
録が行われているテープに、連続して記録を行うつなぎ
撮り記録を行うものとする。つなぎ撮り記録において
は、サーボを同期化させるためのトラッキングパイロッ
ト信号を連続的に記録するために、１フレームの先頭ト
ラック、即ち、フレーム単位（１０トラック単位）で記
録されているデータに連続したトラック（以下、先頭ト
ラックという）から記録が開始される必要がある。
【００３４】図１１はトラッキングパイロット信号を説
明するための説明図である。
明するための説明図である。
【００３５】図１１の例では、トラッキング用のパイロ
ット信号として周波数がｆ0 ，ｆ1，ｆ2 の三種類の信
号（以下、パイロット信号Ｆ0 ，Ｆ1 ，Ｆ2 という）を
用い、各トラックにパイロット信号Ｆ1 ，Ｆ0 ，Ｆ2 ，
Ｆ0 ，Ｆ1 ，Ｆ0 ，Ｆ2 ，Ｆ0 ，…を順に重畳して記録
する。再生時には、再生信号に含まれるパイロット信号
Ｆ1 ，Ｆ2 のレベルを比較し、比較レベルが一致するよ
うに、即ち、パイロット信号Ｆ0 が重畳されているトラ
ックにトラック位相を合わせるように制御する。この場
合には、トラック位相のずれ方向を考慮すると、４トラ
ック毎にトラック位相をパイロット信号Ｆ0 のトラック
に一致させることができることになる。
ット信号として周波数がｆ0 ，ｆ1，ｆ2 の三種類の信
号（以下、パイロット信号Ｆ0 ，Ｆ1 ，Ｆ2 という）を
用い、各トラックにパイロット信号Ｆ1 ，Ｆ0 ，Ｆ2 ，
Ｆ0 ，Ｆ1 ，Ｆ0 ，Ｆ2 ，Ｆ0 ，…を順に重畳して記録
する。再生時には、再生信号に含まれるパイロット信号
Ｆ1 ，Ｆ2 のレベルを比較し、比較レベルが一致するよ
うに、即ち、パイロット信号Ｆ0 が重畳されているトラ
ックにトラック位相を合わせるように制御する。この場
合には、トラック位相のずれ方向を考慮すると、４トラ
ック毎にトラック位相をパイロット信号Ｆ0 のトラック
に一致させることができることになる。
【００３６】仮に、図１１に示す各フレームの先頭トラ
ック以外のトラックから記録を開始するものとする。そ
うすると、パイロット信号の順序がずれてしまい、トラ
ッキングサーボが正常に機能しなくなってしまう。従っ
て、新たな記録は前記録の最後のフレームの最後のトラ
ックの次のトラック（図１１の先頭トラック）から行う
必要があるのである。
ック以外のトラックから記録を開始するものとする。そ
うすると、パイロット信号の順序がずれてしまい、トラ
ッキングサーボが正常に機能しなくなってしまう。従っ
て、新たな記録は前記録の最後のフレームの最後のトラ
ックの次のトラック（図１１の先頭トラック）から行う
必要があるのである。
【００３７】受信側で同期化を行う場合には、受信機を
記録されているフレームの最後のトラックで記録待機状
態にする。即ち、テープの走行は停止させるが、サーボ
を基準信号（ヘッドスイッチパルス）に同期させてシリ
ンダは回転させる。この場合でも、先頭フレームから記
録を行うために、フレーム基準信号（フレームパルス）
は発生させておく。
記録されているフレームの最後のトラックで記録待機状
態にする。即ち、テープの走行は停止させるが、サーボ
を基準信号（ヘッドスイッチパルス）に同期させてシリ
ンダは回転させる。この場合でも、先頭フレームから記
録を行うために、フレーム基準信号（フレームパルス）
は発生させておく。
【００３８】このような受信機の待機状態において、送
信装置から１３９４ケーブルを介してデータを送信す
る。図９の受信機は、データを受信した後、バッファメ
モリ４を用いて、訂正符号化復号化回路５の出力が先頭
トラックからｎトラック（図１０の例では２トラック）
前のタイミングで開始されるようにデータを保持する。
先頭トラックからｎトラック前のタイミングで、ディジ
タルＩ／Ｆパケット変換回路３はバッファメモリ４から
読出したデータは訂正符号化復号化回路５に出力する。
先頭トラックのタイミングになると、テープ９の走行を
開始させ、アンプ等化検出回路８からの記録データをテ
ープ９に磁気記録する。こうして、フレームの先頭のデ
ータを先頭トラックから正しく記録することができる。
信装置から１３９４ケーブルを介してデータを送信す
る。図９の受信機は、データを受信した後、バッファメ
モリ４を用いて、訂正符号化復号化回路５の出力が先頭
トラックからｎトラック（図１０の例では２トラック）
前のタイミングで開始されるようにデータを保持する。
先頭トラックからｎトラック前のタイミングで、ディジ
タルＩ／Ｆパケット変換回路３はバッファメモリ４から
読出したデータは訂正符号化復号化回路５に出力する。
先頭トラックのタイミングになると、テープ９の走行を
開始させ、アンプ等化検出回路８からの記録データをテ
ープ９に磁気記録する。こうして、フレームの先頭のデ
ータを先頭トラックから正しく記録することができる。
【００３９】しかしながら、この方法では、バッファメ
モリ４として最大で１フレーム（１０トラック）分のデ
ータを記憶する容量を有する必要があり、回路規模が増
大してしまう。
モリ４として最大で１フレーム（１０トラック）分のデ
ータを記憶する容量を有する必要があり、回路規模が増
大してしまう。
【００４０】一方、送信側で同期化を行う方法として
は、送信機がデータの送信タイミングを調整する方法が
考えられる。即ち、記録が先頭フレームのタイミングで
行われるように、先頭フレームのｎトラック前のタイミ
ングで受信機がデータを受信することができるように送
信機が送出タイミングを調整すればよい。この方法を採
用した場合には、受信機において訂正符号化復号化回路
５へのデータ入力のタイミング合わせのためのバッファ
メモリ４として比較的小さな容量のバッファ用いること
が可能となる。
は、送信機がデータの送信タイミングを調整する方法が
考えられる。即ち、記録が先頭フレームのタイミングで
行われるように、先頭フレームのｎトラック前のタイミ
ングで受信機がデータを受信することができるように送
信機が送出タイミングを調整すればよい。この方法を採
用した場合には、受信機において訂正符号化復号化回路
５へのデータ入力のタイミング合わせのためのバッファ
メモリ４として比較的小さな容量のバッファ用いること
が可能となる。
【００４１】しかしながら、現在はこの方法に適したプ
ロトコルは存在しない。
ロトコルは存在しない。
【００４２】しかも、この方法は送信機と受信機とが１
対１の場合にはよいが、図１０の例のように、１台の送
信機からのデータを複数の受信機によって受信する場合
には採用することができない。即ち、図１０に示すよう
に、各受信機の基準信号（ヘッドスイッチパルス）は相
互に独立して発生しており、各受信機の先頭トラックの
タイミングは相互に異なる。従って、送信機が１台の受
信機に同期させてデータを送出すると、他の受信機に入
力されるデータは自機の基準信号とは同期化されていな
いものとなる。各受信機相互間では、フレーム基準信号
のタイミングが最大で１フレーム期間相違することか
ら、同期化されているデータを受信した受信機は最大で
１フレーム分のバッファメモリを必要とする。
対１の場合にはよいが、図１０の例のように、１台の送
信機からのデータを複数の受信機によって受信する場合
には採用することができない。即ち、図１０に示すよう
に、各受信機の基準信号（ヘッドスイッチパルス）は相
互に独立して発生しており、各受信機の先頭トラックの
タイミングは相互に異なる。従って、送信機が１台の受
信機に同期させてデータを送出すると、他の受信機に入
力されるデータは自機の基準信号とは同期化されていな
いものとなる。各受信機相互間では、フレーム基準信号
のタイミングが最大で１フレーム期間相違することか
ら、同期化されているデータを受信した受信機は最大で
１フレーム分のバッファメモリを必要とする。
【００４３】また、送信側で全受信機に同期化したデー
タを送出させるためには、送信機が受信機の数分のフレ
ームメモリを備える必要がある。
タを送出させるためには、送信機が受信機の数分のフレ
ームメモリを備える必要がある。
【００４４】なお、同期化の方法として、アイソクロノ
スデータにサーボ基準信号を挿入する方法も考えられ
る。受信側においては、サーボ基準信号を用いて同期化
を図るのである。
スデータにサーボ基準信号を挿入する方法も考えられ
る。受信側においては、サーボ基準信号を用いて同期化
を図るのである。
【００４５】しかしながら、受信機では、アイソクロノ
スデータを受信後に、サーボの引込み動作を開始するよ
うになっているので、全ての受信機のサーボ位相がロッ
クするまでに比較的長時間が経過してしまい、各受信機
器は位相が合うまではデータをバッファに一旦保持させ
る必要がある。このため、この場合もバッファメモリと
して大容量のメモリが必要である。
スデータを受信後に、サーボの引込み動作を開始するよ
うになっているので、全ての受信機のサーボ位相がロッ
クするまでに比較的長時間が経過してしまい、各受信機
器は位相が合うまではデータをバッファに一旦保持させ
る必要がある。このため、この場合もバッファメモリと
して大容量のメモリが必要である。
【００４６】
【発明が解決しようとする課題】このように、従来、伝
送されたディジタルデータを記録するためには、同期化
のために大容量のバッファが必要であり、回路規模が増
大してしまうという問題点があった。
送されたディジタルデータを記録するためには、同期化
のために大容量のバッファが必要であり、回路規模が増
大してしまうという問題点があった。
【００４７】また、受信したデータを正確な記録開始位
置から記録させるためには大容量のバッファが必要であ
り、回路規模が増大してしまうという問題点があった。
置から記録させるためには大容量のバッファが必要であ
り、回路規模が増大してしまうという問題点があった。
【００４８】また、受信したデータをつなぎ撮りするた
めには大容量のバッファが必要であり、回路規模が増大
してしまうという問題点があった。
めには大容量のバッファが必要であり、回路規模が増大
してしまうという問題点があった。
【００４９】また、複数の機器を用いたシンクロダビン
グを行うためには大容量のバッファが必要であり、回路
規模が増大してしまうという問題点があった。
グを行うためには大容量のバッファが必要であり、回路
規模が増大してしまうという問題点があった。
【００５０】本発明はかかる問題点に鑑みてなされたも
のであって、大容量のバッファを必要とすることなく、
データを同期化して記録し、つなぎ撮りが可能で、複数
の機器を用いたシンクロダビングを可能にすることがで
きるディジタルインターフェースを有する装置及びディ
ジタルインターフェース方法を提供することを目的とす
る。
のであって、大容量のバッファを必要とすることなく、
データを同期化して記録し、つなぎ撮りが可能で、複数
の機器を用いたシンクロダビングを可能にすることがで
きるディジタルインターフェースを有する装置及びディ
ジタルインターフェース方法を提供することを目的とす
る。
【００５１】
【課題を解決するための手段】本発明の請求項１に係る
ディジタルインターフェースを有する装置は、複数の機
器によって構成されるネットワーク内の１つ以上の第１
の機器に設けられ、オリジナルタイミング基準信号を第
１の同期伝送されるデータに変換して前記ネットワーク
を構成する伝送路に送出するタイミング基準信号送出手
段と、前記ネットワーク内の前記第１の機器以外の第２
の機器に設けられ、前記伝送路を介して伝送された前記
オリジナルタイミング基準信号に基づくタイミング基準
信号を得るタイミング基準信号発生手段と、前記ネット
ワーク内の機器に設けられ、前記オリジナルタイミング
基準信号又は前記タイミング基準信号に同期化して所定
の伝送データを第２の同期伝送されるデータに変換して
前記伝送路に送出する送信手段と、前記ネットワーク内
の機器に設けられ、前記第２の同期伝送されるデータを
前記伝送路を介して受信して前記オリジナルタイミング
基準信号又は前記タイミング基準信号に同期化して記録
を行う記録手段とを具備したものであり、本発明の請求
項６に係るディジタルインターフェース方法は、複数の
機器によって構成されるネットワーク内の１つ以上の第
１の機器からオリジナルタイミング基準信号を第１の同
期伝送されるデータに変換して前記ネットワークを構成
する伝送路に送出するタイミング基準信号送出手順と、
前記伝送路を介して伝送された前記オリジナルタイミン
グ基準信号を前記ネットワーク内の前記第１の機器以外
の第２の機器によって受信して、伝送された前記オリジ
ナルタイミング基準信号に基づく記録タイミング基準信
号を得ることにより同期化を行う同期化手順と、前記ネ
ットワーク内の機器が、前記オリジナルタイミング基準
信号又は前記タイミング基準信号に同期化して、所定の
伝送データを第２の同期伝送されるデータに変換して前
記伝送路に送出する送信手順と、前記ネットワーク内の
機器が前記第２の同期伝送されるデータを前記伝送路を
介して受信して前記オリジナルタイミング基準信号又は
前記タイミング基準信号に同期化して記録を行う記録手
順とを具備したものである。
ディジタルインターフェースを有する装置は、複数の機
器によって構成されるネットワーク内の１つ以上の第１
の機器に設けられ、オリジナルタイミング基準信号を第
１の同期伝送されるデータに変換して前記ネットワーク
を構成する伝送路に送出するタイミング基準信号送出手
段と、前記ネットワーク内の前記第１の機器以外の第２
の機器に設けられ、前記伝送路を介して伝送された前記
オリジナルタイミング基準信号に基づくタイミング基準
信号を得るタイミング基準信号発生手段と、前記ネット
ワーク内の機器に設けられ、前記オリジナルタイミング
基準信号又は前記タイミング基準信号に同期化して所定
の伝送データを第２の同期伝送されるデータに変換して
前記伝送路に送出する送信手段と、前記ネットワーク内
の機器に設けられ、前記第２の同期伝送されるデータを
前記伝送路を介して受信して前記オリジナルタイミング
基準信号又は前記タイミング基準信号に同期化して記録
を行う記録手段とを具備したものであり、本発明の請求
項６に係るディジタルインターフェース方法は、複数の
機器によって構成されるネットワーク内の１つ以上の第
１の機器からオリジナルタイミング基準信号を第１の同
期伝送されるデータに変換して前記ネットワークを構成
する伝送路に送出するタイミング基準信号送出手順と、
前記伝送路を介して伝送された前記オリジナルタイミン
グ基準信号を前記ネットワーク内の前記第１の機器以外
の第２の機器によって受信して、伝送された前記オリジ
ナルタイミング基準信号に基づく記録タイミング基準信
号を得ることにより同期化を行う同期化手順と、前記ネ
ットワーク内の機器が、前記オリジナルタイミング基準
信号又は前記タイミング基準信号に同期化して、所定の
伝送データを第２の同期伝送されるデータに変換して前
記伝送路に送出する送信手順と、前記ネットワーク内の
機器が前記第２の同期伝送されるデータを前記伝送路を
介して受信して前記オリジナルタイミング基準信号又は
前記タイミング基準信号に同期化して記録を行う記録手
順とを具備したものである。
【００５２】本発明の請求項１においては、第１の機器
のオリジナルタイミング基準信号送出手段によって、オ
リジナルタイミング基準信号が第１の同期伝送されるデ
ータに変換されて伝送路に送出される。第１の機器以外
の第２の機器のタイミング基準信号発生手段は、伝送さ
れたオリジナルタイミング基準信号を受信して自機のタ
イミング基準信号を得る。これにより、第１の機器以外
の第２の機器同士は同期化される。送信手段を有する機
器は、所定の伝送データをオリジナルタイミング基準信
号又はタイミング基準信号に基づいて、第２の同期伝送
されるデータに変換して伝送路に送出する。この第２の
同期伝送されるデータは、受信する機器の記録手段によ
って受信され、オリジナルタイミング基準信号又はタイ
ミング基準信号に同期化して記録される。送信手段を有
する機器及び記録手段を有する機器は、いずれもオリジ
ナルタイミング基準信号に基づいて同期化されているの
で、同期記録及びつなぎ撮り記録が可能となる。
のオリジナルタイミング基準信号送出手段によって、オ
リジナルタイミング基準信号が第１の同期伝送されるデ
ータに変換されて伝送路に送出される。第１の機器以外
の第２の機器のタイミング基準信号発生手段は、伝送さ
れたオリジナルタイミング基準信号を受信して自機のタ
イミング基準信号を得る。これにより、第１の機器以外
の第２の機器同士は同期化される。送信手段を有する機
器は、所定の伝送データをオリジナルタイミング基準信
号又はタイミング基準信号に基づいて、第２の同期伝送
されるデータに変換して伝送路に送出する。この第２の
同期伝送されるデータは、受信する機器の記録手段によ
って受信され、オリジナルタイミング基準信号又はタイ
ミング基準信号に同期化して記録される。送信手段を有
する機器及び記録手段を有する機器は、いずれもオリジ
ナルタイミング基準信号に基づいて同期化されているの
で、同期記録及びつなぎ撮り記録が可能となる。
【００５３】本発明の請求項６においては、第１の機器
から伝送路にオリジナルタイミング基準信号に基づく第
１の同期伝送されるデータが送出される。第１の機器以
外の第２の機器は、伝送されたオリジナルタイミング基
準信号に基づくタイミング基準信号を得る。これによ
り、ネットワーク内の機器の同期化が行われる。同期化
が達成されると、送信側の機器から伝送データに基づく
第２の同期伝送されるデータが伝送路に送出される。こ
の送信はオリジナルタイミング基準信号又はタイミング
基準信号に同期化して行われる。受信側の機器は、オリ
ジナルタイミング基準信号又はタイミング基準信号に同
期化して、第２の同期伝送されるデータを受信して記録
を行う。これにより、同期記録及びつなぎ撮り記録を可
能にする。
から伝送路にオリジナルタイミング基準信号に基づく第
１の同期伝送されるデータが送出される。第１の機器以
外の第２の機器は、伝送されたオリジナルタイミング基
準信号に基づくタイミング基準信号を得る。これによ
り、ネットワーク内の機器の同期化が行われる。同期化
が達成されると、送信側の機器から伝送データに基づく
第２の同期伝送されるデータが伝送路に送出される。こ
の送信はオリジナルタイミング基準信号又はタイミング
基準信号に同期化して行われる。受信側の機器は、オリ
ジナルタイミング基準信号又はタイミング基準信号に同
期化して、第２の同期伝送されるデータを受信して記録
を行う。これにより、同期記録及びつなぎ撮り記録を可
能にする。
【００５４】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。図１は本発明に係る
ディジタルインターフェースを有する装置の一実施の形
態を示すブロック図である。図１（Ａ）は送信側を示
し、図１（Ｂ）は受信側を示している。また、図２は本
実施の形態に係るディジタルインターフェースを有する
装置を用いて構成したネットワークを説明するための説
明図である。
施の形態について詳細に説明する。図１は本発明に係る
ディジタルインターフェースを有する装置の一実施の形
態を示すブロック図である。図１（Ａ）は送信側を示
し、図１（Ｂ）は受信側を示している。また、図２は本
実施の形態に係るディジタルインターフェースを有する
装置を用いて構成したネットワークを説明するための説
明図である。
【００５５】図２では、１台の送信機15と３台の受信機
16乃至18によってネットワークを構成した例を示してい
る。送信機15及び受信機16乃至18は、例えば、ディジタ
ルＶＴＲである。図２においては、伝送路19としてはア
イソクロノスデータの送受が可能な例えばＩＥＥＥ１３
９４ケーブルが採用される。本実施の形態におけるネッ
トワークにおいては、記録するデータの伝送に先立っ
て、同期化のためのデータを伝送するようになってい
る。
16乃至18によってネットワークを構成した例を示してい
る。送信機15及び受信機16乃至18は、例えば、ディジタ
ルＶＴＲである。図２においては、伝送路19としてはア
イソクロノスデータの送受が可能な例えばＩＥＥＥ１３
９４ケーブルが採用される。本実施の形態におけるネッ
トワークにおいては、記録するデータの伝送に先立っ
て、同期化のためのデータを伝送するようになってい
る。
【００５６】図１（Ａ）は図２中の送信機15の具体的な
構成を示し、図１（Ｂ）は図２中の受信機16乃至18の具
体的な構成を示している。図１（Ａ）において入力端子
21には図示しないヘッドからの再生信号が入力される。
この再生信号は再生信号処理回路22に供給される。再生
信号処理回路22は、再生信号に対して所定の信号処理を
施してダビング用のダビングデータを作成するようにな
っている。例えば、再生信号処理回路22は、図９の再生
側の回路から１３９４回路２及びディジタルＩ／Ｆパケ
ット変換回路３を削除した構成と同様の構成にすること
ができる。
構成を示し、図１（Ｂ）は図２中の受信機16乃至18の具
体的な構成を示している。図１（Ａ）において入力端子
21には図示しないヘッドからの再生信号が入力される。
この再生信号は再生信号処理回路22に供給される。再生
信号処理回路22は、再生信号に対して所定の信号処理を
施してダビング用のダビングデータを作成するようにな
っている。例えば、再生信号処理回路22は、図９の再生
側の回路から１３９４回路２及びディジタルＩ／Ｆパケ
ット変換回路３を削除した構成と同様の構成にすること
ができる。
【００５７】この場合には、再生信号処理回路22は、再
生信号を波形等化した後復調処理を行って再生データを
得るようになっている。再生信号処理回路22は再生デー
タに誤り訂正復号化処理を施してエラー訂正を行うと共
に、データの並べ換えを行って、例えば再生データから
ＳＤ規格のパケットを得るようになっている。
生信号を波形等化した後復調処理を行って再生データを
得るようになっている。再生信号処理回路22は再生デー
タに誤り訂正復号化処理を施してエラー訂正を行うと共
に、データの並べ換えを行って、例えば再生データから
ＳＤ規格のパケットを得るようになっている。
【００５８】再生信号処理回路22は、シリンダサーボ回
路及びテープ走行サーボ回路26によって再生信号処理が
制御されるようになっている。シリンダサーボ回路及び
テープ走行サーボ回路26は、再生基準信号及びフレーム
基準信号として、例えばヘッドスイッチパルス及びフレ
ームパルスを発生するようになっている。ヘッドスイッ
チパルスは、ＤＶＴＲにおけるヘッド切換え及びシリン
ダ回転の基準信号となる。また、フレームパルスは、再
生信号のフレームの先頭位置を示すものである。
路及びテープ走行サーボ回路26によって再生信号処理が
制御されるようになっている。シリンダサーボ回路及び
テープ走行サーボ回路26は、再生基準信号及びフレーム
基準信号として、例えばヘッドスイッチパルス及びフレ
ームパルスを発生するようになっている。ヘッドスイッ
チパルスは、ＤＶＴＲにおけるヘッド切換え及びシリン
ダ回転の基準信号となる。また、フレームパルスは、再
生信号のフレームの先頭位置を示すものである。
【００５９】再生信号処理回路22の出力はダビングデー
タとしてアイソクロノスパケット変換回路23に供給され
る。アイソクロノスパケット変換回路23は、再生データ
をアイソクロノスパケットに変換して出力する。アイソ
クロノスパケット変換回路23の出力はスイッチ24を介し
てディジタルインターフェース送信回路２５に供給され
るようになっている。
タとしてアイソクロノスパケット変換回路23に供給され
る。アイソクロノスパケット変換回路23は、再生データ
をアイソクロノスパケットに変換して出力する。アイソ
クロノスパケット変換回路23の出力はスイッチ24を介し
てディジタルインターフェース送信回路２５に供給され
るようになっている。
【００６０】本実施の形態においては、シリンダサーボ
回路及びテープ走行サーボ回路26は、発生した基準信号
及びフレーム基準信号をパケット変換回路27に出力する
ようになっている。アイソクロノスパケット変換回路27
はパケット変換回路23と同様の構成であり、入力された
基準信号（オリジナルタイミング基準信号）をアイソク
ロノスパケットに変換して出力する。
回路及びテープ走行サーボ回路26は、発生した基準信号
及びフレーム基準信号をパケット変換回路27に出力する
ようになっている。アイソクロノスパケット変換回路27
はパケット変換回路23と同様の構成であり、入力された
基準信号（オリジナルタイミング基準信号）をアイソク
ロノスパケットに変換して出力する。
【００６１】図３はアソクロノスパケット変換回路27か
ら出力されるアイソクロノスパケットの一例を示す説明
図である。
ら出力されるアイソクロノスパケットの一例を示す説明
図である。
【００６２】図３に示すように、アイソクロノスパケッ
トには先頭にヘッダが配列され、次に、ヘッダＣＲＣ，
ＣＩＰヘッダが配列され、次いでアイソクロノスデータ
を含むアイソクロノスデータエリアが配列され、最後に
データＣＲＣが配列される。なお、ＣＩＰヘッダにはＦ
ＤＡエリアを有している。なお、フレームパルスはＦＤ
Ａエリア内にフラグとして挿入される。ヘッドスイッチ
パルス等の基準信号のデータはアイソクロノスデータエ
リアに挿入されるようになっている。
トには先頭にヘッダが配列され、次に、ヘッダＣＲＣ，
ＣＩＰヘッダが配列され、次いでアイソクロノスデータ
を含むアイソクロノスデータエリアが配列され、最後に
データＣＲＣが配列される。なお、ＣＩＰヘッダにはＦ
ＤＡエリアを有している。なお、フレームパルスはＦＤ
Ａエリア内にフラグとして挿入される。ヘッドスイッチ
パルス等の基準信号のデータはアイソクロノスデータエ
リアに挿入されるようになっている。
【００６３】アイソクロノスパケット変換回路27の出力
はスイッチ24を介してディジタルインターフェース送信
回路25に供給されるようになっている。スイッチ24はア
イソクロノスパケット変換回路23，27の出力を切換え選
択してディジタルインターフェース送信回路25に供給す
るようになっている。
はスイッチ24を介してディジタルインターフェース送信
回路25に供給されるようになっている。スイッチ24はア
イソクロノスパケット変換回路23，27の出力を切換え選
択してディジタルインターフェース送信回路25に供給す
るようになっている。
【００６４】ディジタルインターフェース送信回路25は
ＩＥＥＥ１３９４のリンク層及び物理層を制御するもの
であり、入力されたアイソクロノスパケットをＩＥＥＥ
１３９４規格のアイソクロノスパケットとして出力端子
28を介して図示しない１３９４ケーブルに送出するよう
になっている。
ＩＥＥＥ１３９４のリンク層及び物理層を制御するもの
であり、入力されたアイソクロノスパケットをＩＥＥＥ
１３９４規格のアイソクロノスパケットとして出力端子
28を介して図示しない１３９４ケーブルに送出するよう
になっている。
【００６５】本実施の形態においては、ダビングデータ
の送出以前に、シリンダサーボ回路及びテープ走行サー
ボ回路37からの基準信号及びフレーム基準信号を送出す
るようになっている。
の送出以前に、シリンダサーボ回路及びテープ走行サー
ボ回路37からの基準信号及びフレーム基準信号を送出す
るようになっている。
【００６６】受信側においては、図１（Ｂ）の入力端子
31には、図示しない１３９４ケーブルからのアイソクロ
ノスパケットが入力される。このアイソクロノスパケッ
トはディジタルインターフェース受信回路32に供給され
る。ディジタルインターフェース受信回路32は、ＩＥＥ
Ｅ１３９４のリンク層及び物理層を制御するものであ
り、入力されたＩＥＥＥ１３９４規格のアイソクロノス
パケットを受信して、スイッチ33に出力するようになっ
ている。
31には、図示しない１３９４ケーブルからのアイソクロ
ノスパケットが入力される。このアイソクロノスパケッ
トはディジタルインターフェース受信回路32に供給され
る。ディジタルインターフェース受信回路32は、ＩＥＥ
Ｅ１３９４のリンク層及び物理層を制御するものであ
り、入力されたＩＥＥＥ１３９４規格のアイソクロノス
パケットを受信して、スイッチ33に出力するようになっ
ている。
【００６７】スイッチ33は入力されたデータのうちダビ
ングデータのアイソクロノスパケットについてはアイソ
クロノスパケット変換回路34に供給し、基準信号のアイ
ソクロノスパケットについてはアイソクロノスパケット
変換回路36に供給するようになっている。アイソクロノ
スパケット変換回路34，36は同様の構成である。アイソ
クロノスパケット変換回路34は、入力されたＩＥＥＥ１
３９４規格のアイソクロノスパケットをダビングデータ
に戻して記録処理回路35に出力する。また、アイソクロ
ノスパケット変換回路36は、入力されたＩＥＥＥ１３９
４規格のアイソクロノスパケットを基準信号及びフレー
ム基準信号に戻してシリンダサーボ回路及びテープ走行
サーボ回路37に出力するようになっている。
ングデータのアイソクロノスパケットについてはアイソ
クロノスパケット変換回路34に供給し、基準信号のアイ
ソクロノスパケットについてはアイソクロノスパケット
変換回路36に供給するようになっている。アイソクロノ
スパケット変換回路34，36は同様の構成である。アイソ
クロノスパケット変換回路34は、入力されたＩＥＥＥ１
３９４規格のアイソクロノスパケットをダビングデータ
に戻して記録処理回路35に出力する。また、アイソクロ
ノスパケット変換回路36は、入力されたＩＥＥＥ１３９
４規格のアイソクロノスパケットを基準信号及びフレー
ム基準信号に戻してシリンダサーボ回路及びテープ走行
サーボ回路37に出力するようになっている。
【００６８】記録処理回路35は入力されたダビングデー
タに所定の記録処理を施して出力端子38を介してヘッド
に供給するようになっている。例えば、記録処理回路35
は、図９の記録側の回路から１３９４回路２及びディジ
タルＩ／Ｆパケット変換回路３を削除した構成と同様の
構成にすることができる。
タに所定の記録処理を施して出力端子38を介してヘッド
に供給するようになっている。例えば、記録処理回路35
は、図９の記録側の回路から１３９４回路２及びディジ
タルＩ／Ｆパケット変換回路３を削除した構成と同様の
構成にすることができる。
【００６９】この場合には、記録処理回路35は、入力さ
れたＳＤ規格のパケットに対して、訂正符号化を行うと
共にデータの並べ換えを行って、ＳＤ規格の記録フォー
マットのデータを得るようになっている。更に、記録処
理回路35は、エラー訂正処理されたダビングデータを変
調処理し増幅した後端子38を介して図示しないヘッドに
供給するようになっている。
れたＳＤ規格のパケットに対して、訂正符号化を行うと
共にデータの並べ換えを行って、ＳＤ規格の記録フォー
マットのデータを得るようになっている。更に、記録処
理回路35は、エラー訂正処理されたダビングデータを変
調処理し増幅した後端子38を介して図示しないヘッドに
供給するようになっている。
【００７０】本実施の形態においては、記録処理回路35
はシリンダサーボ回路及びテープ走行サーボ回路37によ
って制御されるようになっている。
はシリンダサーボ回路及びテープ走行サーボ回路37によ
って制御されるようになっている。
【００７１】シリンダサーボ回路及びテープ走行サーボ
回路37は、入力された基準信号及びフレーム基準信号に
基づいて、自機で用いる基準信号及びフレーム基準信号
を作成する。例えば、基準信号及びフレーム基準信号と
して夫々ヘッドスイッチパルス及びフレームパルスが用
いられる。シリンダサーボ回路及びテープ走行サーボ回
路37は、ヘッドスイッチパルス及びフレームパルスに同
期させてシリンダの回転及びテープ走行を制御するよう
になっている。
回路37は、入力された基準信号及びフレーム基準信号に
基づいて、自機で用いる基準信号及びフレーム基準信号
を作成する。例えば、基準信号及びフレーム基準信号と
して夫々ヘッドスイッチパルス及びフレームパルスが用
いられる。シリンダサーボ回路及びテープ走行サーボ回
路37は、ヘッドスイッチパルス及びフレームパルスに同
期させてシリンダの回転及びテープ走行を制御するよう
になっている。
【００７２】シリンダサーボ回路及びテープ走行サーボ
回路37が用いる基準信号及びフレーム基準信号は、送信
機15の基準信号及びフレーム基準信号に基づくものであ
るので、自機のシリンダ回転及びテープ走行を送信機15
のシリンダ回転及びテープ走行に同期化したものとな
る。シリンダサーボ回路及びテープ走行サーボ回路37
は、発生した基準信号及びフレーム基準信号を記録処理
回路35に供給する。
回路37が用いる基準信号及びフレーム基準信号は、送信
機15の基準信号及びフレーム基準信号に基づくものであ
るので、自機のシリンダ回転及びテープ走行を送信機15
のシリンダ回転及びテープ走行に同期化したものとな
る。シリンダサーボ回路及びテープ走行サーボ回路37
は、発生した基準信号及びフレーム基準信号を記録処理
回路35に供給する。
【００７３】記録処理回路35は、基準信号及びフレーム
基準信号に基づくタイミングで、例えばエラー訂正処理
等を行うようになっている。ダビングデータが送信機15
の基準信号及びフレーム基準信号に同期して送出され、
受信機16乃至18が送信機15の基準信号及びフレーム基準
信号に基づく基準信号及びフレーム基準信号を用いて記
録処理を行うので、受信データをバッファメモリに保持
することなく、同期化が可能である。
基準信号に基づくタイミングで、例えばエラー訂正処理
等を行うようになっている。ダビングデータが送信機15
の基準信号及びフレーム基準信号に同期して送出され、
受信機16乃至18が送信機15の基準信号及びフレーム基準
信号に基づく基準信号及びフレーム基準信号を用いて記
録処理を行うので、受信データをバッファメモリに保持
することなく、同期化が可能である。
【００７４】次に、このように構成された実施の形態の
動作について図４を参照して説明する。図４（ａ）は送
信機15のヘッドスイッチパルスを示し、図４（ｂ）はア
イソクロノスパケット変換回路27からの１３９４アイソ
クロノスパケットを示し、図４（ｃ）は１３９４ケーブ
ル上のアイソクロノスパケットを示し、図４（ｄ）乃至
（ｆ）は夫々は受信機16乃至18のヘッドスイッチパルス
を示し、図４（ｇ）はアイソクロノスパケット変換回路
23からの１３９４アイソクロノスパケットを示し、図４
（ｈ）は１３９４ケーブル上のデータを示し、図４
（ｉ）は受信機16乃至18において復元したアイソクロノ
スパケットを示し、図４（ｊ）は受信機16乃至18のエラ
ー訂正処理を示し、図４（ｋ）は受信機16乃至18の記録
処理を示している。なお、実際のＤＶＴＲでは、ヘッド
スイッチパルスの周期は３．３３ｍ秒であり、アイソク
ロノスサイクルは１２５μ秒であるので、ヘッドスイッ
チパルスの半周期に２６アイソクロノスサイクルのパケ
ットが伝送されるが、図面の簡略化のために、図４では
パケット数を正確に示していない。
動作について図４を参照して説明する。図４（ａ）は送
信機15のヘッドスイッチパルスを示し、図４（ｂ）はア
イソクロノスパケット変換回路27からの１３９４アイソ
クロノスパケットを示し、図４（ｃ）は１３９４ケーブ
ル上のアイソクロノスパケットを示し、図４（ｄ）乃至
（ｆ）は夫々は受信機16乃至18のヘッドスイッチパルス
を示し、図４（ｇ）はアイソクロノスパケット変換回路
23からの１３９４アイソクロノスパケットを示し、図４
（ｈ）は１３９４ケーブル上のデータを示し、図４
（ｉ）は受信機16乃至18において復元したアイソクロノ
スパケットを示し、図４（ｊ）は受信機16乃至18のエラ
ー訂正処理を示し、図４（ｋ）は受信機16乃至18の記録
処理を示している。なお、実際のＤＶＴＲでは、ヘッド
スイッチパルスの周期は３．３３ｍ秒であり、アイソク
ロノスサイクルは１２５μ秒であるので、ヘッドスイッ
チパルスの半周期に２６アイソクロノスサイクルのパケ
ットが伝送されるが、図面の簡略化のために、図４では
パケット数を正確に示していない。
【００７５】いま、図２に示すネットワーク構成におい
て、送信機15であるＤＶＴＲが再生したアイソクロノス
データを受信機16乃至18において受信して記録するもの
とする。受信機16乃至18であるＤＶＴＲは既に記録が行
われているテープにつなぎ撮り記録を行うものとする。
て、送信機15であるＤＶＴＲが再生したアイソクロノス
データを受信機16乃至18において受信して記録するもの
とする。受信機16乃至18であるＤＶＴＲは既に記録が行
われているテープにつなぎ撮り記録を行うものとする。
【００７６】本実施の形態におけるネットワークでは、
送信機15からのアイソクロノスデータの送出が通知され
る（ダビング命令が発生する）と、受信機16乃至18にお
いては、記録が可能な状態になるまで、即ち、送信機15
との同期化が終了するまで、例えば"準備中"を表わすス
テータスコマンドを送信機に送出する。この場合には、
受信機16乃至18はステータスコマンドとして「同期合わ
せ中」のコマンドを送信機15に送出する。これにより、
送信機15はダビングデータの送信の待機状態となる。
送信機15からのアイソクロノスデータの送出が通知され
る（ダビング命令が発生する）と、受信機16乃至18にお
いては、記録が可能な状態になるまで、即ち、送信機15
との同期化が終了するまで、例えば"準備中"を表わすス
テータスコマンドを送信機に送出する。この場合には、
受信機16乃至18はステータスコマンドとして「同期合わ
せ中」のコマンドを送信機15に送出する。これにより、
送信機15はダビングデータの送信の待機状態となる。
【００７７】同期化が終了するまでは、各受信機16乃至
18は、相互に独立した基準信号に基づいてシリンダ回転
及びテープ走行が行われており、また、トラック及びフ
レーム等の基準信号も相互に独立した位相となってい
る。なお、同期合わせは、ダビングデータの送出前に行
えばよく、例えば、機器を１３９４ケーブルに接続する
と同時に同期合わせを行ってもよい。この場合には、受
信機16乃至18において準備中となる時間を短縮すること
ができる。なお、図４においては、図面の簡略化のため
に、ダビングデータの伝送と基準信号の伝送とを同一タ
イミングで示している。
18は、相互に独立した基準信号に基づいてシリンダ回転
及びテープ走行が行われており、また、トラック及びフ
レーム等の基準信号も相互に独立した位相となってい
る。なお、同期合わせは、ダビングデータの送出前に行
えばよく、例えば、機器を１３９４ケーブルに接続する
と同時に同期合わせを行ってもよい。この場合には、受
信機16乃至18において準備中となる時間を短縮すること
ができる。なお、図４においては、図面の簡略化のため
に、ダビングデータの伝送と基準信号の伝送とを同一タ
イミングで示している。
【００７８】ここで、送信機15が図４（ａ）に示すヘッ
ドスイッチパルスを基準信号として、ヘッド回転及びテ
ープ走行を行っているものとする。送信機15は、ダビン
グデータの送出前に、同期合わせのための基準信号の送
出を行う。即ち、送信機15のシリンダサーボ回路及びテ
ープ走行サーボ回路26は、ヘッドスイッチパルスをアイ
ソクロノスパケット変換回路27に供給する。ヘッドスイ
ッチパルスはアイソクロノスパケット変換回路27におい
てアイソクロノスパケットに変換され、図４（ｂ）に示
すアイソクロノスパケットがスイッチ24を介してディジ
タルインターフェース送信回路25に供給される。
ドスイッチパルスを基準信号として、ヘッド回転及びテ
ープ走行を行っているものとする。送信機15は、ダビン
グデータの送出前に、同期合わせのための基準信号の送
出を行う。即ち、送信機15のシリンダサーボ回路及びテ
ープ走行サーボ回路26は、ヘッドスイッチパルスをアイ
ソクロノスパケット変換回路27に供給する。ヘッドスイ
ッチパルスはアイソクロノスパケット変換回路27におい
てアイソクロノスパケットに変換され、図４（ｂ）に示
すアイソクロノスパケットがスイッチ24を介してディジ
タルインターフェース送信回路25に供給される。
【００７９】ディジタルインターフェース送信回路25は
ＩＥＥＥ１３９４規格のリンク層及び物理層を制御し
て、基準信号を伝送するアイソクロノスパケットを端子
28から図示しない１３９４ケーブルに送出する。なお、
ディジタルインターフェース送信回路25の処理には、一
般的に１アイソクロノスサイクル（１２５μ秒）程度の
所定の時間が必要であり、アイソクロノスパケットは、
図４（ｃ）に示すように、この所定の遅延時間分だけ遅
延してＩＥＥＥ１３９４に規定された伝送速度で１３９
４ケーブル上を伝送される。
ＩＥＥＥ１３９４規格のリンク層及び物理層を制御し
て、基準信号を伝送するアイソクロノスパケットを端子
28から図示しない１３９４ケーブルに送出する。なお、
ディジタルインターフェース送信回路25の処理には、一
般的に１アイソクロノスサイクル（１２５μ秒）程度の
所定の時間が必要であり、アイソクロノスパケットは、
図４（ｃ）に示すように、この所定の遅延時間分だけ遅
延してＩＥＥＥ１３９４に規定された伝送速度で１３９
４ケーブル上を伝送される。
【００８０】図４（ｃ）に示すアイソクロノスパケット
は、受信機16乃至18の端子31を介してディジタルインタ
ーフェース受信回路32に取り込まれる。ディジタルイン
ターフェース受信回路32は、ＩＥＥＥ１３９４規格のリ
ンク層及び物理層を制御し、アイソクロノスパケットを
受信してスイッチ33を介してアイソクロノスパケット変
換回路36に供給する。なお、ディジタルインターフェー
ス受信回路32の処理によって、送信側と同様に、例えば
１アイソクロノスサイクル程度の遅延時間が生じる。
は、受信機16乃至18の端子31を介してディジタルインタ
ーフェース受信回路32に取り込まれる。ディジタルイン
ターフェース受信回路32は、ＩＥＥＥ１３９４規格のリ
ンク層及び物理層を制御し、アイソクロノスパケットを
受信してスイッチ33を介してアイソクロノスパケット変
換回路36に供給する。なお、ディジタルインターフェー
ス受信回路32の処理によって、送信側と同様に、例えば
１アイソクロノスサイクル程度の遅延時間が生じる。
【００８１】アイソクロノスパケットはアイソクロノス
パケット変換回路36において元の基準信号に戻されて、
シリンダサーボ回路及びテープ走行サーボ回路37に供給
される。シリンダサーボ回路及びテープ走行サーボ回路
37は入力された基準信号に位相が同期した基準信号を発
生して自機の基準信号とする。シリンダサーボ回路及び
テープ走行サーボ回路37は、この基準信号に基づいて、
シリンダ回転及びテープ走行並びに記録処理等を制御す
る。
パケット変換回路36において元の基準信号に戻されて、
シリンダサーボ回路及びテープ走行サーボ回路37に供給
される。シリンダサーボ回路及びテープ走行サーボ回路
37は入力された基準信号に位相が同期した基準信号を発
生して自機の基準信号とする。シリンダサーボ回路及び
テープ走行サーボ回路37は、この基準信号に基づいて、
シリンダ回転及びテープ走行並びに記録処理等を制御す
る。
【００８２】これらの処理は、受信機16乃至18において
同様に行われる。即ち、図４（ｄ）乃至（ｆ）に示すよ
うに、受信機16乃至18においては、いずれも送信機15の
ヘッドスイッチパルスに対して例えば２アイソクロノス
サイクルだけ遅延して同期化したヘッドスイッチパルス
が用いられる。なお、受信機16乃至18においては、アイ
ソクロノスデータのＣＩＰヘッダのＦＤＡエリアにフラ
グとして挿入されているフレームパルスを用いて自機の
フレームパルスを復元しており、受信機16乃至18相互間
でフレームパルスも同期化させることができる。
同様に行われる。即ち、図４（ｄ）乃至（ｆ）に示すよ
うに、受信機16乃至18においては、いずれも送信機15の
ヘッドスイッチパルスに対して例えば２アイソクロノス
サイクルだけ遅延して同期化したヘッドスイッチパルス
が用いられる。なお、受信機16乃至18においては、アイ
ソクロノスデータのＣＩＰヘッダのＦＤＡエリアにフラ
グとして挿入されているフレームパルスを用いて自機の
フレームパルスを復元しており、受信機16乃至18相互間
でフレームパルスも同期化させることができる。
【００８３】受信機16乃至18においては、エラー訂正処
理のために例えば２トラック期間を要するので、受信機
16乃至18は、送信機15のヘッドスイッチパルスに対して
２アイソクロノスサイクル＋２トラック期間だけ遅延し
たフレームパルスを用いる。
理のために例えば２トラック期間を要するので、受信機
16乃至18は、送信機15のヘッドスイッチパルスに対して
２アイソクロノスサイクル＋２トラック期間だけ遅延し
たフレームパルスを用いる。
【００８４】これにより、送信機15の再生タイミングと
受信機16乃至18の記録タイミングとは２アイソクロノス
サイクル＋２トラック期間の遅延時間を有して同期化す
る。受信機16乃至18は、自機の記録位置までテープを搬
送させた後、一時停止状態にして待機する。なお、シリ
ンダは基準信号に基づいて回転している。
受信機16乃至18の記録タイミングとは２アイソクロノス
サイクル＋２トラック期間の遅延時間を有して同期化す
る。受信機16乃至18は、自機の記録位置までテープを搬
送させた後、一時停止状態にして待機する。なお、シリ
ンダは基準信号に基づいて回転している。
【００８５】次に、受信機16乃至18は、送信機15に対し
て受信可能又は送信可能であることを示すアシンクロノ
ス（ASYNCHRONUS ）（非同期）信号を出力する。これに
より、送信機15はダビングデータの送出が可能となる。
て受信可能又は送信可能であることを示すアシンクロノ
ス（ASYNCHRONUS ）（非同期）信号を出力する。これに
より、送信機15はダビングデータの送出が可能となる。
【００８６】送信機15は、図４（ａ）のヘッドスイッチ
パルスに基づいてヘッドトレースが行われて、図示しな
いテープに記録されているデータを再生する。再生信号
は再生処理回路22に供給され、波形等化、復調、エラー
訂正処理等が行われる。再生信号はダビングデータとし
てアイソクロノスパケット変換回路23に供給され、図４
（ｇ）に示すように、ヘッドスイッチパルスに同期して
フレーム先頭タイミングからアイソクロノスパケットが
得られる。
パルスに基づいてヘッドトレースが行われて、図示しな
いテープに記録されているデータを再生する。再生信号
は再生処理回路22に供給され、波形等化、復調、エラー
訂正処理等が行われる。再生信号はダビングデータとし
てアイソクロノスパケット変換回路23に供給され、図４
（ｇ）に示すように、ヘッドスイッチパルスに同期して
フレーム先頭タイミングからアイソクロノスパケットが
得られる。
【００８７】このアイソクロノスパケットはスイッチ24
を介してディジタルインターフェース送信回路25に供給
され、１アイソクロノスサイクルだけ遅延して、端子28
から１３９４ケーブルにＩＥＥＥ１３９４規格の伝送速
度で伝送される。
を介してディジタルインターフェース送信回路25に供給
され、１アイソクロノスサイクルだけ遅延して、端子28
から１３９４ケーブルにＩＥＥＥ１３９４規格の伝送速
度で伝送される。
【００８８】１３９４ケーブル上には図４（ｈ）に示す
ダビングデータのアイソクロノスパケットが伝送され
る。このアイソクロノスパケットは各受信機16乃至18の
ディジタルインターフェース受信回路32に入力される。
ディジタルインターフェース受信回路32は、図４（ｉ）
に示すように、入力されたアイソクロノスパケットを１
アイソクロノスサイクルだけ遅延させ、アイソクロノス
パケットをスイッチ33を介してアイソクロノスパケット
変換回路34に出力する。
ダビングデータのアイソクロノスパケットが伝送され
る。このアイソクロノスパケットは各受信機16乃至18の
ディジタルインターフェース受信回路32に入力される。
ディジタルインターフェース受信回路32は、図４（ｉ）
に示すように、入力されたアイソクロノスパケットを１
アイソクロノスサイクルだけ遅延させ、アイソクロノス
パケットをスイッチ33を介してアイソクロノスパケット
変換回路34に出力する。
【００８９】アイソクロノスパケットはアイソクロノス
パケット変換回路34によって元のダビングデータ、例え
ば、ＳＤ規格の画像及び音声パケット等に戻されて記録
処理回路35に供給される。即ち、記録処理回路35には図
４（ｊ）のタイミングでダビングデータのパケットが入
力される。このタイミングは、受信機16乃至18のフレー
ム先頭タイミングに対して例えば２トラック期間だけ先
行したタイミングである。
パケット変換回路34によって元のダビングデータ、例え
ば、ＳＤ規格の画像及び音声パケット等に戻されて記録
処理回路35に供給される。即ち、記録処理回路35には図
４（ｊ）のタイミングでダビングデータのパケットが入
力される。このタイミングは、受信機16乃至18のフレー
ム先頭タイミングに対して例えば２トラック期間だけ先
行したタイミングである。
【００９０】記録処理回路35は入力されたパケットに対
してエラー訂正符号化を行うと共に、データの並べ換え
を行って、例えばＳＤ規格の記録フォーマットに変換す
る。更に、記録処理回路35は、エラー訂正符号化された
ダビングデータを変調して増幅した後、端子38を介して
図示しないヘッドに供給する。
してエラー訂正符号化を行うと共に、データの並べ換え
を行って、例えばＳＤ規格の記録フォーマットに変換す
る。更に、記録処理回路35は、エラー訂正符号化された
ダビングデータを変調して増幅した後、端子38を介して
図示しないヘッドに供給する。
【００９１】一方、シリンダサーボ回路及びテープ走行
サーボ回路37は、記録処理回路35における処理に要する
記録処理遅延量の後にテープ走行を開始させて、ヘッド
トレースを行ってダビングデータの記録を開始する。記
録処理回路35における処理に要する記録処理遅延量は２
トラック期間であり、ヘッドは、図４（ｋ）に示すよう
に、フレームの先頭タイミングでテープへの記録を開始
する。
サーボ回路37は、記録処理回路35における処理に要する
記録処理遅延量の後にテープ走行を開始させて、ヘッド
トレースを行ってダビングデータの記録を開始する。記
録処理回路35における処理に要する記録処理遅延量は２
トラック期間であり、ヘッドは、図４（ｋ）に示すよう
に、フレームの先頭タイミングでテープへの記録を開始
する。
【００９２】受信機16乃至18は相互に同期化したヘッド
スイッチパルスを用いて処理を行っているので、いずれ
の受信機16乃至18においても、記録はフレームの先頭タ
イミングから開始される。受信機16乃至18は先頭フレー
ムの位置で待機状態となっていたので、受信機16乃至18
のいずれにおいても、確実につなぎ撮り記録が行われ
る。
スイッチパルスを用いて処理を行っているので、いずれ
の受信機16乃至18においても、記録はフレームの先頭タ
イミングから開始される。受信機16乃至18は先頭フレー
ムの位置で待機状態となっていたので、受信機16乃至18
のいずれにおいても、確実につなぎ撮り記録が行われ
る。
【００９３】このように、本実施の形態においては、ダ
ビングデータの伝送に先行させて基準信号を伝送し、こ
の基準信号を用いて受信機相互間で同期化を達成した後
に、ダビングデータを伝送するようになっている。これ
により、受信機側で大容量のバッファを必要とすること
なくシンクロダビングが可能である。また、送信機の基
準信号に基づいた基準信号を受信機で用いており、送信
機が自機の基準信号に応じて再生したダビングデータを
送出した場合でも、受信機側は大容量のバッファを必要
とすることなくフレーム先頭タイミングから記録を行う
つなぎ撮り記録が可能である。また、送信機側において
も大容量のバッファは不要であることは明らかである。
即ち、送信機及び受信機のいずれにおいて大容量のバッ
ファを必要とすることなく、受信側で所定の記録位置か
ら記録を行うことができ、ダビングを行う装置において
回路規模を低減することができる。
ビングデータの伝送に先行させて基準信号を伝送し、こ
の基準信号を用いて受信機相互間で同期化を達成した後
に、ダビングデータを伝送するようになっている。これ
により、受信機側で大容量のバッファを必要とすること
なくシンクロダビングが可能である。また、送信機の基
準信号に基づいた基準信号を受信機で用いており、送信
機が自機の基準信号に応じて再生したダビングデータを
送出した場合でも、受信機側は大容量のバッファを必要
とすることなくフレーム先頭タイミングから記録を行う
つなぎ撮り記録が可能である。また、送信機側において
も大容量のバッファは不要であることは明らかである。
即ち、送信機及び受信機のいずれにおいて大容量のバッ
ファを必要とすることなく、受信側で所定の記録位置か
ら記録を行うことができ、ダビングを行う装置において
回路規模を低減することができる。
【００９４】なお、本実施の形態においては、伝送遅延
が１又は２アイソクロノスサイクルとして説明したが、
これに限定されるものではなく、任意の遅延量であって
よい。
が１又は２アイソクロノスサイクルとして説明したが、
これに限定されるものではなく、任意の遅延量であって
よい。
【００９５】上記実施の形態においては、送信機の基準
信号を受信機に送出して、受信機の基準信号を発生させ
る例を示したが、ネットワーク内のいずれの機器が基準
信号を送出するようにしてもよいことは明らかである。
例えば、ネットワーク全体を制御する機器が基準信号を
送出し、他の送信機及び受信機が伝送された基準信号に
基づいて基準信号を発生させて、再生タイミング及び記
録タイミング等を同期化させるようにしてもよい。
信号を受信機に送出して、受信機の基準信号を発生させ
る例を示したが、ネットワーク内のいずれの機器が基準
信号を送出するようにしてもよいことは明らかである。
例えば、ネットワーク全体を制御する機器が基準信号を
送出し、他の送信機及び受信機が伝送された基準信号に
基づいて基準信号を発生させて、再生タイミング及び記
録タイミング等を同期化させるようにしてもよい。
【００９６】例えば、図５は受信機のいずれか１台が基
準信号を送信し、他の受信機及び送信機が伝送された基
準信号に基づいて基準信号を発生する例を示すブロック
図である。図５（Ａ）は送信側を示し、図５（Ｂ）は基
準信号を送出する１台の受信側を示している。なお、他
の受信側の構成は図１（Ｂ）と同様である。図５におい
て図１と同一の構成要素には同一符号を付して説明を省
略する。
準信号を送信し、他の受信機及び送信機が伝送された基
準信号に基づいて基準信号を発生する例を示すブロック
図である。図５（Ａ）は送信側を示し、図５（Ｂ）は基
準信号を送出する１台の受信側を示している。なお、他
の受信側の構成は図１（Ｂ）と同様である。図５におい
て図１と同一の構成要素には同一符号を付して説明を省
略する。
【００９７】図５（Ａ）に示す送信機はアイソクロノス
パケット変換回路27並びにシリンダサーボ回路及びテー
プ走行サーボ回路26に夫々代えてアイソクロノスパケッ
ト変換回路36並びにシリンダサーボ回路及びテープ走行
サーボ回路37を用い、ディジタルインターフェース送信
回路25に代えてディジタルインターフェース送受信回路
41を採用した点が図１（Ａ）の送信機と異なる。
パケット変換回路27並びにシリンダサーボ回路及びテー
プ走行サーボ回路26に夫々代えてアイソクロノスパケッ
ト変換回路36並びにシリンダサーボ回路及びテープ走行
サーボ回路37を用い、ディジタルインターフェース送信
回路25に代えてディジタルインターフェース送受信回路
41を採用した点が図１（Ａ）の送信機と異なる。
【００９８】ディジタルインターフェース送受信回路41
は、ディジタルインターフェース送信回路25とディジタ
ルインターフェース受信回路32との機能を備えており、
例えば、ＩＥＥＥ１３９４規格のリンク層及び物理層を
制御して、スイッチ24からのアイソクロノスパケットを
１３９４ケーブルに送出すると共に、１３９４ケーブル
に流れているアイソクロノスパケットを取り込んでスイ
ッチ24に出力するようになっている。
は、ディジタルインターフェース送信回路25とディジタ
ルインターフェース受信回路32との機能を備えており、
例えば、ＩＥＥＥ１３９４規格のリンク層及び物理層を
制御して、スイッチ24からのアイソクロノスパケットを
１３９４ケーブルに送出すると共に、１３９４ケーブル
に流れているアイソクロノスパケットを取り込んでスイ
ッチ24に出力するようになっている。
【００９９】一方、基準信号を送出する１台の受信機
は、図５（Ｂ）に示すように、シリンダサーボ回路及び
テープ走行サーボ回路37並びにアイソクロノスパケット
変換回路36に夫々代えて、シリンダサーボ回路及びテー
プ走行サーボ回路26並びにアイソクロノスパケット変換
回路27を用い、ディジタルインターフェース受信回路32
に代えてディジタルインターフェース送受信回路42を採
用した点が図１（Ｂ）の受信機と異なる。
は、図５（Ｂ）に示すように、シリンダサーボ回路及び
テープ走行サーボ回路37並びにアイソクロノスパケット
変換回路36に夫々代えて、シリンダサーボ回路及びテー
プ走行サーボ回路26並びにアイソクロノスパケット変換
回路27を用い、ディジタルインターフェース受信回路32
に代えてディジタルインターフェース送受信回路42を採
用した点が図１（Ｂ）の受信機と異なる。
【０１００】このように構成されたネットワークにおい
ては、ダビングデータの送出に先立って、図５（Ｂ）に
示す受信機から基準信号の送出が行われる。即ち、シリ
ンダサーボ回路及びテープ走行サーボ回路26は自機で用
いる基準信号をアイソクロノスパケット変換回路27に出
力する。この基準信号はアイソクロノスパケット変換回
路27によってアイソクロノスパケットに変換された後、
スイッチ33を介してディジタルインターフェース送受信
回路42に供給されて、１３９４ケーブルに送出される。
ては、ダビングデータの送出に先立って、図５（Ｂ）に
示す受信機から基準信号の送出が行われる。即ち、シリ
ンダサーボ回路及びテープ走行サーボ回路26は自機で用
いる基準信号をアイソクロノスパケット変換回路27に出
力する。この基準信号はアイソクロノスパケット変換回
路27によってアイソクロノスパケットに変換された後、
スイッチ33を介してディジタルインターフェース送受信
回路42に供給されて、１３９４ケーブルに送出される。
【０１０１】１３９４ケーブルに流れた基準信号は、図
５（Ａ）の送信機及び図１（Ｂ）と同一構成の他の受信
機に入力される。図５（Ａ）の送信機においては、ディ
ジタル送受信回路41によってアイソクロノスパケットが
取り込まれ、スイッチ24を介してアイソクロノスパケッ
ト変換回路36に供給される。アイソクロノスパケットは
アイソクロノスパケット変換回路36によって元の基準信
号に戻されて、シリンダサーボ回路及びテープ走行サー
ボ回路37に供給される。
５（Ａ）の送信機及び図１（Ｂ）と同一構成の他の受信
機に入力される。図５（Ａ）の送信機においては、ディ
ジタル送受信回路41によってアイソクロノスパケットが
取り込まれ、スイッチ24を介してアイソクロノスパケッ
ト変換回路36に供給される。アイソクロノスパケットは
アイソクロノスパケット変換回路36によって元の基準信
号に戻されて、シリンダサーボ回路及びテープ走行サー
ボ回路37に供給される。
【０１０２】シリンダサーボ回路及びテープ走行サーボ
回路37は、入力された基準信号に基づいて自機の基準信
号を発生する。この場合には、シリンダサーボ回路及び
テープ走行サーボ回路37は、パケット変換処理及び記録
再生処理等の遅延時間を考慮したタイミングの基準信号
を発生する。
回路37は、入力された基準信号に基づいて自機の基準信
号を発生する。この場合には、シリンダサーボ回路及び
テープ走行サーボ回路37は、パケット変換処理及び記録
再生処理等の遅延時間を考慮したタイミングの基準信号
を発生する。
【０１０３】また、図１（Ｂ）と同一構成の他の受信機
においても、伝送された基準信号に対して、パケット変
換処理及び記録再生処理等の遅延時間を考慮したタイミ
ングの基準信号を発生する。
においても、伝送された基準信号に対して、パケット変
換処理及び記録再生処理等の遅延時間を考慮したタイミ
ングの基準信号を発生する。
【０１０４】送信機及び受信機相互間で同期化が達成さ
れた後に、送信機からダビングデータの送出を行う。ダ
ビングデータの伝送及び記録時の動作は図１の実施の形
態と同様である。
れた後に、送信機からダビングデータの送出を行う。ダ
ビングデータの伝送及び記録時の動作は図１の実施の形
態と同様である。
【０１０５】また、上記各実施の形態においては、１台
の送信機と複数台の受信機とで構成したネットワークを
例にして説明したが、ＩＥＥＥ１３９４においては、複
数のチャンネルのアイソクロノスデータを伝送すること
が可能であり、ネットワーク内の複数台の送信機からの
データをマルチチャンネルで伝送し、１台又は複数台の
受信機で記録するようにすることもでき、本発明はこの
ような場合にも適用することができる。
の送信機と複数台の受信機とで構成したネットワークを
例にして説明したが、ＩＥＥＥ１３９４においては、複
数のチャンネルのアイソクロノスデータを伝送すること
が可能であり、ネットワーク内の複数台の送信機からの
データをマルチチャンネルで伝送し、１台又は複数台の
受信機で記録するようにすることもでき、本発明はこの
ような場合にも適用することができる。
【０１０６】なお、この場合には、１台の送信機からの
基準信号を他の送信機においても用いることにより、複
数台の送信機と複数台の受信機とを同期化することが可
能となる。そうすると、例えば、２台の送信機からのデ
ータをマルチチャンネルで伝送し、これらの複数チャン
ネルのデータを１台の受信機でシンクロダビングするこ
とも可能となる。
基準信号を他の送信機においても用いることにより、複
数台の送信機と複数台の受信機とを同期化することが可
能となる。そうすると、例えば、２台の送信機からのデ
ータをマルチチャンネルで伝送し、これらの複数チャン
ネルのデータを１台の受信機でシンクロダビングするこ
とも可能となる。
【０１０７】この場合には、複数の送信機からの複数の
チャンネルのデータを１台の受信機で同時記録しないも
のとすると、各チャンネル毎に、基準信号は別位相であ
ってもよく、同じ位相であってもよい。
チャンネルのデータを１台の受信機で同時記録しないも
のとすると、各チャンネル毎に、基準信号は別位相であ
ってもよく、同じ位相であってもよい。
【０１０８】また、上記実施の形態においては送信機及
び受信機としてＤＶＴＲを例にして、基準信号としてヘ
ッドスイッチパルスを用いたが、例えばＤＶＤ（ディジ
タルビデオディスク）等の他の記録再生機器についても
適用することができることは明らかである。
び受信機としてＤＶＴＲを例にして、基準信号としてヘ
ッドスイッチパルスを用いたが、例えばＤＶＤ（ディジ
タルビデオディスク）等の他の記録再生機器についても
適用することができることは明らかである。
【０１０９】更に、伝送路としてＩＥＥＥ１３９４規格
のディジタルインターフェースを例にして説明したが、
アイソクロノスデータの伝送が可能な他のいずれのディ
ジタルインターフェースにも適用可能である。
のディジタルインターフェースを例にして説明したが、
アイソクロノスデータの伝送が可能な他のいずれのディ
ジタルインターフェースにも適用可能である。
【０１１０】
【発明の効果】以上説明したように本発明によれば、大
容量のバッファを必要とすることなく、データを同期化
して記録すると共に、正確な記録位置からの記録を可能
にしてつなぎ撮り記録も行うことができるという効果を
有する。
容量のバッファを必要とすることなく、データを同期化
して記録すると共に、正確な記録位置からの記録を可能
にしてつなぎ撮り記録も行うことができるという効果を
有する。
【図１】本発明に係るディジタルインターフェースを有
する装置の一実施の形態を示すブロック図。
する装置の一実施の形態を示すブロック図。
【図２】図１の実施の形態のディジタルインターフェー
スを有する装置によって構成したネットワークを説明す
るための説明図。
スを有する装置によって構成したネットワークを説明す
るための説明図。
【図３】アイソクロノスパケットを示す説明図。
【図４】図１の実施の形態の動作を説明するためのフロ
ーチャート。
ーチャート。
【図５】本発明の他の実施の形態を示すブロック図。
【図６】ＳＤ規格の記録フォーマットを説明するため説
明図。
明図。
【図７】フレームパルス及びヘッドスイッチパルスを説
明するための説明図。
明するための説明図。
【図８】テープに記録するデータを示す説明図。
【図９】ＤＶＴＲを示すブロック図。
【図１０】図９のＤＶＴＲの動作を説明するためのフロ
ーチャート。
ーチャート。
【図１１】パイロット信号を説明するための説明図。
22…再生信号処理回路、23，27，34，36…アイソクロノ
スパケット変換回路、25…ディジタルインターフェース
送信回路、26，37…シリンダサーボ回路及びテープ走行
サーボ回路、32…ディジタルインターフェース受信回路
スパケット変換回路、25…ディジタルインターフェース
送信回路、26，37…シリンダサーボ回路及びテープ走行
サーボ回路、32…ディジタルインターフェース受信回路
Claims (10)
- 【請求項１】 複数の機器によって構成されるネットワ
ーク内の１つ以上の第１の機器に設けられ、オリジナル
タイミング基準信号を第１の同期伝送されるデータに変
換して前記ネットワークを構成する伝送路に送出するタ
イミング基準信号送出手段と、 前記ネットワーク内の前記第１の機器以外の第２の機器
に設けられ、前記伝送路を介して伝送された前記オリジ
ナルタイミング基準信号に基づくタイミング基準信号を
得るタイミング基準信号発生手段と、 前記ネットワーク内の機器に設けられ、前記オリジナル
タイミング基準信号又は前記タイミング基準信号に同期
化して所定の伝送データを第２の同期伝送されるデータ
に変換して前記伝送路に送出する送信手段と、 前記ネットワーク内の機器に設けられ、前記第２の同期
伝送されるデータを前記伝送路を介して受信して前記オ
リジナルタイミング基準信号又は前記タイミング基準信
号に同期化して記録を行う記録手段とを具備したことを
特徴とするディジタルインターフェースを有する装置。 - 【請求項２】 前記ネットワーク内の第１の機器は、前
記送信手段を有する機器と同一の機器であって、前記第
２の同期伝送されるデータを得るための再生手段を有
し、 前記オリジナルタイミング基準信号は、前記再生手段の
再生タイミング基準信号であることを特徴とする請求項
１に記載のディジタルインターフェースを有する装置。 - 【請求項３】 前記記録手段を有する機器は、自機が前
記タイミング基準信号に同期化可能となったことを通知
する通知手段と、 自機が前記タイミング基準信号に同期化した後に所定の
記録媒体の記録開始位置で記録待機状態にする待機手段
とを具備し、 前記送信手段を有する機器は、前記通知手段からの通知
が前記記録手段を有する全ての機器から発生したことを
検出する検出手段を具備して、 前記記録手段を有する全ての機器が前記タイミング基準
信号に同期化可能となったことを検出した後に、前記送
信手段から前記第２の同期伝送されるデータを送出させ
ることにより前記記録手段を有する全ての機器において
同期記録を可能にすることを特徴とする請求項１に記載
のディジタルインターフェースを有する装置。 - 【請求項４】 前記送信手段を有する機器のタイミング
基準信号と前記記録手段を有する機器のタイミング基準
信号とは前記記録手段における記録処理に基づく遅延時
間差を有することを特徴とする請求項１に記載のディジ
タルインターフェースを有する装置。 - 【請求項５】 前記伝送路は、ＩＥＥＥ１３９４規格に
対応したものであることを特徴とする請求項１に記載の
ディジタルインターフェースを有する装置。 - 【請求項６】 複数の機器によって構成されるネットワ
ーク内の１つ以上の第１の機器からオリジナルタイミン
グ基準信号を第１の同期伝送されるデータに変換して前
記ネットワークを構成する伝送路に送出するタイミング
基準信号送出手順と、 前記伝送路を介して伝送された前記オリジナルタイミン
グ基準信号を前記ネットワーク内の前記第１の機器以外
の第２の機器によって受信して、伝送された前記オリジ
ナルタイミング基準信号に基づく記録タイミング基準信
号を得ることにより同期化を行う同期化手順と、 前記ネットワーク内の機器が、前記オリジナルタイミン
グ基準信号又は前記タイミング基準信号に同期化して、
所定の伝送データを第２の同期伝送されるデータに変換
して前記伝送路に送出する送信手順と、 前記ネットワーク内の機器が前記第２の同期伝送される
データを前記伝送路を介して受信して前記オリジナルタ
イミング基準信号又は前記タイミング基準信号に同期化
して記録を行う記録手順とを具備したことを特徴とする
ディジタルインターフェース方法。 - 【請求項７】 前記ネットワーク内の第１の機器は、前
記送信手順を行う機器と同一の機器であって、 前記送信手順は、前記オリジナルタイミング基準信号と
して再生タイミング基準信号を用いて前記第２の同期伝
送されるデータを得るために再生処理を行う再生手順を
具備したことを特徴とする請求項６に記載のディジタル
インターフェース方法。 - 【請求項８】 前記同期化手順と前記送信手順との間
に、前記ネットワーク内の前記第２の機器が前記タイミ
ング基準信号に同期化可能となったことを通知すると共
に、前記記録手順を行う機器が所定の記録媒体の記録開
始位置で記録待機状態にする手順と、 前記ネットワーク内の前記第２の機器の全てが同期化可
能となったことを検出する検出手順とを付加したことを
特徴とする請求項６に記載のディジタルインターフェー
ス方法。 - 【請求項９】 前記ネットワークは、マルチチャンネル
の伝送が可能で、 前記タイミング基準信号は、チャンネル毎に独立した位
相に設定されることを特徴とする請求項１に記載のディ
ジタルインターフェースを有する装置。 - 【請求項１０】 前記ネットワークは、マルチチャンネ
ルの伝送が可能で、 前記タイミング基準信号は、位相を複数のチャンネルで
同一に設定可能とすることにより、前記送信手段を有し
異なるチャンネルで前記第２の同期伝送されるデータを
伝送する複数の機器からの伝送データを前記記録手段を
有する単一の機器によって同期記録可能にしたことを特
徴とする請求項１に記載のディジタルインターフェース
を有する装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02562597A JP3529574B2 (ja) | 1997-02-07 | 1997-02-07 | ディジタルインターフェースを有する装置及びディジタルインターフェース方法 |
| PCT/JP1998/000473 WO1998035348A1 (fr) | 1997-02-07 | 1998-02-05 | Equipement a interface numerique et procede d'interfaçage numerique |
| CN98800244.2A CN1219272A (zh) | 1997-02-07 | 1998-02-05 | 具有数字接口的装置和数字接口方法 |
| EP98901515A EP0903737A1 (en) | 1997-02-07 | 1998-02-05 | Equipment with digital interface and method for digital interfacing |
| US09/167,531 US6366630B1 (en) | 1997-02-07 | 1998-10-07 | Apparatus with digital interface and digital interfacing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02562597A JP3529574B2 (ja) | 1997-02-07 | 1997-02-07 | ディジタルインターフェースを有する装置及びディジタルインターフェース方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10228725A true JPH10228725A (ja) | 1998-08-25 |
| JP3529574B2 JP3529574B2 (ja) | 2004-05-24 |
Family
ID=12171065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02562597A Expired - Lifetime JP3529574B2 (ja) | 1997-02-07 | 1997-02-07 | ディジタルインターフェースを有する装置及びディジタルインターフェース方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6366630B1 (ja) |
| EP (1) | EP0903737A1 (ja) |
| JP (1) | JP3529574B2 (ja) |
| CN (1) | CN1219272A (ja) |
| WO (1) | WO1998035348A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002530950A (ja) * | 1998-11-17 | 2002-09-17 | ドルビー・ラボラトリーズ・ライセンシング・コーポレーション | フレームベースとする符号化された音声情報により補助情報をエンコードする方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000215598A (ja) * | 1999-01-27 | 2000-08-04 | Sony Corp | デジタル信号伝送方法、デジタル信号伝送システム、デジタル信号伝送装置及び記録媒体 |
| JP4501187B2 (ja) | 1999-10-22 | 2010-07-14 | ソニー株式会社 | 情報処理装置、情報処理システム及び情報処理方法 |
| US6584521B1 (en) * | 1999-12-27 | 2003-06-24 | Pmc-Sierra, Inc. | Scaleable bandwidth interconnect for simultaneous transfer of mixed pleisiochronous digital hierarchy (PDH) clients |
| JP2004242172A (ja) * | 2003-02-07 | 2004-08-26 | Canon Inc | 再生装置 |
| JP2005328280A (ja) | 2004-05-13 | 2005-11-24 | Canon Inc | データ処理装置 |
| JP4643439B2 (ja) | 2005-12-27 | 2011-03-02 | 株式会社東芝 | 携帯型撮像装置 |
| JP2010244643A (ja) * | 2009-04-08 | 2010-10-28 | Sanyo Electric Co Ltd | コンテンツ記録システムおよびコンテンツ記録制御方法 |
| JP2012151795A (ja) * | 2011-01-21 | 2012-08-09 | Sony Corp | 映像記録装置と映像記録制御方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3808368A (en) * | 1973-02-23 | 1974-04-30 | Gte Automatic Electric Lab Inc | Slaved pcm clock circuit |
| US4122477A (en) * | 1977-01-28 | 1978-10-24 | Ampex Corporation | Method and apparatus for inserting synchronizing words in a digitalized television signal data stream |
| FR2467524A1 (fr) * | 1979-10-10 | 1981-04-17 | Thomson Csf Mat Tel | Procede de commutation de signaux multiplexes temporellement et transmis par une onde porteuse, en particulier une onde lumineuse, et dispositif de mise en oeuvre |
| JPH05143507A (ja) | 1991-11-25 | 1993-06-11 | Mitsubishi Precision Co Ltd | 計算機間のデータ同期転送方式 |
| US5524107A (en) * | 1992-08-21 | 1996-06-04 | General Datacomm, Inc. | Multiport multidrop digital system |
| JPH07327032A (ja) * | 1994-05-31 | 1995-12-12 | Matsushita Electric Ind Co Ltd | 送信装置と受信装置 |
| JP3561969B2 (ja) | 1994-08-30 | 2004-09-08 | ソニー株式会社 | 編集方法及び編集制御機器 |
| JPH08228183A (ja) * | 1995-02-20 | 1996-09-03 | Fujitsu Ltd | 信号処理装置及び信号処理方法 |
| JP3249334B2 (ja) | 1995-04-06 | 2002-01-21 | 株式会社東芝 | ディジタルインターフェース装置及びディジタルインターフェース方法 |
-
1997
- 1997-02-07 JP JP02562597A patent/JP3529574B2/ja not_active Expired - Lifetime
-
1998
- 1998-02-05 WO PCT/JP1998/000473 patent/WO1998035348A1/ja not_active Application Discontinuation
- 1998-02-05 CN CN98800244.2A patent/CN1219272A/zh active Pending
- 1998-02-05 EP EP98901515A patent/EP0903737A1/en not_active Withdrawn
- 1998-10-07 US US09/167,531 patent/US6366630B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002530950A (ja) * | 1998-11-17 | 2002-09-17 | ドルビー・ラボラトリーズ・ライセンシング・コーポレーション | フレームベースとする符号化された音声情報により補助情報をエンコードする方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6366630B1 (en) | 2002-04-02 |
| JP3529574B2 (ja) | 2004-05-24 |
| CN1219272A (zh) | 1999-06-09 |
| WO1998035348A1 (fr) | 1998-08-13 |
| EP0903737A1 (en) | 1999-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0721288B1 (en) | Transmission apparatus and receiving apparatus | |
| JP4251668B2 (ja) | オーディオ／ビデオ／データをシステム・バスを介して転送する方法および装置 | |
| JP4568777B2 (ja) | 消費者用デジタル機器に用いられるバス・インターフェース装置 | |
| JP3249334B2 (ja) | ディジタルインターフェース装置及びディジタルインターフェース方法 | |
| US5841987A (en) | Simple bus and interface system for consumer digital equipment | |
| JP3529574B2 (ja) | ディジタルインターフェースを有する装置及びディジタルインターフェース方法 | |
| US6341194B1 (en) | Video signal transmission apparatus | |
| US6236694B1 (en) | Bus and interface system for consumer digital equipment | |
| JPH07327032A (ja) | 送信装置と受信装置 | |
| JP2000324163A (ja) | データ送信装置とデータ受信装置 | |
| KR100372983B1 (ko) | 기록 장치 및 재생 장치 | |
| JP3258911B2 (ja) | ディジタルビデオレコーダ | |
| US7756397B2 (en) | Video transmission system | |
| US20060056439A1 (en) | Data transfer method and device | |
| JP3528831B2 (ja) | ブロックデータの同期方法 | |
| JPH01130686A (ja) | 時刻情報伝送方法とその受信装置 | |
| JPH1153832A (ja) | 伝送装置、受信装置及びデータ処理装置 | |
| JPH1079168A (ja) | フォーマット変換装置を有する記録再生装置 | |
| JP2001344897A (ja) | データ記録装置及びデータ再生装置 | |
| JP2006340387A (ja) | データ通信装置 | |
| JPH06121188A (ja) | 映像フレームの同期装置 | |
| JP2001245258A (ja) | デジタル映像記録装置 | |
| JPH0879744A (ja) | 送信装置と受信装置 | |
| JP2004056764A (ja) | データ転送方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |