JPH10225135A - スイッチング素子過電流検出方法およびスイッチング素子用駆動回路およびインバータ装置 - Google Patents

Abstract

(57)【要約】 【課題】過電流の早期検出を可能とするスイッチング素
子用駆動回路を提供する。 【解決手段】スイッチング素子用駆動回路３３は、スイ
ッチング素子１０のコレクタ電流またはエミッタ電流の
時間変化率(di/dt)から、 スイッチング素子の転流モー
ド動作の擬似短絡状態の終了を捕らえて転流モードマス
クを解除し、スイッチング素子過電流検出を実行する手
段(ダイオード12とdi/dt検出手段25と抵抗11とコンデン
サ13とツエナーダイオード14とコンデンサ26とトランジ
スタ15などから構成される回路)を有するものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング素子
の過電流を検出する方法に係り、該方法を用いたスイッ
チング素子用駆動回路およびインバータ装置に関する。

【０００２】

【従来の技術】インバータ装置等の電源装置には、小形
化や低騒音化のニーズにより、高速スイッチング動作が
可能なスイッチング素子が用いられている。そして例え
ば、ＩＧＢＴのようなスイッチング素子において、ゲー
ト電圧とコレクタ電圧によって流れるコレクタ電流が決
定される。このＩＧＢＴをインバータ装置の主スイッチ
に使用して高速で動作させようとすると、次の様な問題
がある。

【０００３】インバータ装置ではアーム短絡または負荷
短絡が生じると、電源電圧のほとんどをオン作動中の素
子が負担することになる。その結果、図３に示す関係か
ら過大な短絡電流が流れる。過大な電流を高速で遮断す
るために、遮断時の回路インダクタンスのエネルギによ
る跳ね上り電圧が大きく、それがＩＧＢＴの耐圧を越え
て破壊する場合が多く見られる。

【０００４】これに対処しＩＧＢＴを保護する従来技術
としては、特開平２−２６２８２６号公報に開示されて
いるような、ＩＧＢＴの過電流をそのコレクタ電圧の上
昇により検出し、これに基づいてゲート電圧を絞ってコ
レクタ電流を減流し、ＩＧＢＴの負担を少なくする技術
がある。また、コレクタ電圧の上昇検知とゲート電圧の
変化検知とを併用して少しでも早期に保護するという技
術もある。そして、インバータ装置には、上・下アーム
間で転流モードが存在し、その期間中はアーム短絡と同
じ状態(以下、擬似短絡状態という)になるので、転流モ
ード動作期間中は過電流検出を実行しないように、マス
ク(転流モードマスクとも呼称する)を掛けている。

【０００５】更に、インバータ装置のように、高速にス
イッチング動作を行わせる場合は、１回の通電期間が短
かいので、通電期間に対するマスク期間が相対的に大き
くなり、高速化に伴って過電流が検出できない虞れがあ
る。この危惧に対しては、マスク期間をインバータ装置
固有の転流モード期間に対応させて可能な限り短く設定
すると共に、通電期間の最小幅をマスク期間以上とする
ことで対応している。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来技術によれば、マスク期間の設定長さによっては通電
終了直後に発生した過電流は検出できない虞れがあり信
頼性向上の妨げとなり、そして、この虞れはスイッチン
グ動作の高速化の制約に繋がっている。 従って、本発
明の目的は、過電流の早期検出を可能とするスイッチン
グ素子過電流検出方法を提供することにある。また、他
の目的は、アーム短絡等による過電流を早期にかつ確実
に検出し、制御の高速化に対応できかつ素子保護性を向
上するスイッチング素子用駆動回路およびインバータ装
置を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するスイ
ッチング素子過電流検出方法は、スイッチング素子のコ
レクタ電流またはエミッタ電流の時間変化率 (di/dt)の
情報を利用して、転流モードマスクを解除し、前記スイ
ッチング素子の過電流を検出するものである。また、上
記目的を達成する本発明のスイッチング素子用駆動回路
の特徴は、スイッチング素子のコレクタ電流またはエミ
ッタ電流の時間変化率 (di/dt)から、前記スイッチング
素子の転流モード動作の擬似短絡状態の終了を捕らえて
転流モードマスクを解除し、スイッチング素子過電流検
出を実行する手段を有することにある。

【０００８】さらに、スイッチング素子のコレクタ電流
またはエミッタ電流の変化の影響を受けて発生するdi/d
t電圧を検出するdi/dt検出手段と、 前記di/dt電圧をコ
レクタ・エミッタ間の電圧に重畳して重畳電圧を得る重
畳手段と、 前記重畳電圧が第１基準値以上のときに前
記スイッチング素子の過電流検出を開始し、かつ、第２
基準値以上のときに過電流であると判定する手段とを備
えるところにある。

【０００９】さらにまた、受け取ったオン・オフ指令信
号に応じた出力電圧をスイッチング素子のゲートに印加
して、当該スイッチング素子のオン・オフ駆動を制御す
るゲート電圧入力手段と、 スイッチング素子のコレク
タ電圧にdi/dt電圧を重畳する重畳手段と、重畳電圧が
第１基準値以下のときに第１検出信号を出力する第１の
検出手段と、第１検出信号が出力されたときにマスクを
解除すると同時に重畳電圧が一定時間以上継続し第２基
準値以上に達したときに第２の検出信号を出力する第２
の検出手段と、第２の検出信号の出力に応動してゲート
電圧入力手段の出力電圧を徐々に低下させるコレクタ電
流絞り込み手段と、ゲート電圧入力手段の出力電圧が所
定値に低下するまでオン指令信号を保持するオン保持手
段と、を備える点にある。

【００１０】そして、本発明によるインバータ装置は、
請求項２ないし請求項５のいずれか１項記載のスイッチ
ング素子用駆動回路を備えたものである。本発明によれ
ば、コレクタまたはエミッタを流れる電流変化が転流モ
ード動作の終了を早期に知らせるので、転流モードマス
クの解除を早めることができる。この結果、スイッチン
グ素子過電流検出の領域が増えて素子保護性が向上す
る。と同時に、制御の高速化に対応することができる。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照し説明する。図１は、本発明による一実
施例のスイッチング素子用駆動回路を示す図である。本
実施例のスイッチング素子は、静電誘導形自己消弧素子
としてのＩＧＢＴを採用している。 また、一個のＩＧ
ＢＴに対するスイッチング素子用駆動回路(以下駆動回
路とも略す)を示しているが、 複数個のＩＧＢＴに対し
て一つに纏めた駆動回路も考えられ、これらの基本原理
は同じである。尚、静電誘導形自己消弧素子としては、
MOS−FETやＳＩＴなどもある。

【００１２】駆動回路３３の構成は、次の通りである。
ゲート用電源１，２の電圧は、コンプリメンタリに接続
されたＮＰＮ形のトランジスタ７，ＰＮＰ形のトランジ
スタ８および抵抗９を介して、ＩＧＢＴ１０のゲートに
印加され、トランジスタ７，８のベース共通点は、ＮＰ
Ｎ形のトランジスタ５のコレクタに接続されている。そ
して、トランジスタ５のベースは、ホトトランジスタ３
のコレクタに接続されており、ホトトランジスタ３のベ
ースに、他回路の制御回路３５からのオン・オフ指令信
号を与えることによって、非制御体としてのＩＧＢＴ１
０のオン・オフ状態を制御するゲート電圧入力回路を構
成している。すなわち、ゲート電圧入力回路(ゲート電
圧入力手段)は、ホトトランジスタ３，トランジスタ
５，トランジスタ７，トランジスタ８および抵抗４，
６，９を含み構成される。なお、駆動回路３３に、ＩＧ
ＢＴ１０および／または制御回路３５を含めても可であ
る。

【００１３】一方、ＩＧＢＴ１０のコレクタ側には、 d
i/dt検出手段２５とダイオード１２とが接続され、ダイ
オード１２には抵抗１１とコンデンサ１３とツエナーダ
イオード１４とが接続点Ｍで接続されている。そして、
接続点Ｍの電圧を検出する第１の検出回路が構成されて
いる。すなわち、過電流を検出するための第１の検出回
路は、 少なくともダイオード１２とdi/dt検出手段２５
とを含み構成されていて、di/dt電圧を検出する。 ま
た、接続点Ｍに接続されている抵抗１１とコンデンサ１
３とで、フィルタが構成されている。さらに、第１の検
出回路は、後述するＶce電圧を検出する回路でもある。

【００１４】そして、 コンデンサ１３とツエナーダイ
オード１４と(トランジスタ15などを含めても可である)
からなる回路は、 過電流を検出するための第２の検出
回路であり、 ＩＧＢＴ１０にゲート電圧印加中のコレ
クタ電圧のレベル(後述の第２基準値としてのＬevelｃ)
を検出する等価的な過電流検出回路を構成する。 即
ち、短絡電流が流れ続けてコンデンサ１３の端子電圧が
Ｌevelｃに達すると、ツエナーダイオード１４が通電開
始し、 後述のゲート電圧調整回路(トランジスタ15な
ど)によってゲート電圧の調整が行われ、ゲート電圧Ｖ_G
は徐々に低下し、このとき並行して、 トランジスタ２
３のベースに接続されたタイマ回路(抵抗２２に発生し
た電圧をコンデンサ２１と抵抗２４にて遅延させる回
路)が作動して、 一定時間後にトランジスタ２３がオン
してコレクタ電流Ｉcをオフする構成である。

【００１５】すなわち、 本発明の特徴に関わる「di/dt
検出手段が検出したdi/dt電圧をＶce電圧(コレクタ・エ
ミッタ間の電圧)に重畳してＶce重畳値を求める手段」と
しての回路は、ＩＧＢＴ１０のコレクタ側とエミッタ側
とに接続された、抵抗１１とコンデンサ１３とツエナー
ダイオード１４とトランジスタ１５などから構成される
回路に直列接続されている、ダイオード１２と di/dt検
出手段２５とから構成されている。

【００１６】更に、トランジスタ１５のベースには抵抗
２０が接続され、トランジスタ１５のコレクタには、ダ
イオード１６，抵抗１７，ダイオード１８を介してトラ
ンジスタ７，８のベースが接続され、抵抗１７とダイオ
ード１８の接続点にはコンデンサ１９が接続されてい
る。これらのトランジスタ１５とダイオード１６と抵抗
１７とダイオード１８とコンデンサ１９と抵抗２０とに
より、ゲート電圧調整回路(コレクタ電流絞り込み手段)
が構成される。一方、コンデンサ２６と抵抗１１とによ
って、後述するマスク期間の設定手段が構成されてい
る。

【００１７】また、トランジスタ１５のエミッタには、
コンデンサ２１が接続され、このコンデンサ２１の一方
端には抵抗２２が接続され、他方端にはトランジスタ２
３のベースと抵抗２４とが接続されて、前述のタイマ回
路が構成されている。 そして、トランジスタ２３のコ
レクタをトランジスタ３のコレクタに接続してオン保持
回路(オン保持手段)が構成されている。

【００１８】次に、本実施例の特徴に関わるＩＧＢＴ１
０のdi/dt検出手段のdi/dt電圧に基づいて、過電流を検
出する第１の検出回路について、即ち、スイッチング素
子過電流検出方法に関して説明する。本実施例の第１の
検出回路は、一方向にのみ通電を許可するダイオード１
２と該ダイオード１２とＩＧＢＴ１０のコレクタとの間
に結線して設けて、コレクタ電流(またはエミッタ電流)
の変化としてのdi/dtを 検知することができるよう構成
されたdi/dt検出手段２５とを含み構成されて、(1)di/d
t電圧を検出し、(2)該di/dt電圧をコレクタ電圧Ｖceに
重畳する、 本実施例の第２の検出回路は、短絡時に電
圧レベルを高く維持する、というそれぞれの機能を有し
て、 「転流モードマスクの解除を早める」、 すなわち、
「過電流検出の開始を早める」ことを可能にするものであ
る。

【００１９】図２は、本発明による一実施例のdi/dt検
出手段を示す図である。 図２において、 ＩＧＢＴモジ
ュール２７には主回路配線２８,２９が固定されている
ので、この主回路配線２８,２９に近接して配置したdi/
dt検出手段、即ち、主回路配線２８,２９を流れる電流
によって生じる電磁誘導から 電流変化が検出可能であ
るコイル状に形成したdi/dt検出手段２５,３６にて、di
/dt電圧を検出している。コイル形状のdi/dt検出手段は
単純な構造となるので望ましいと言える。尚、di/dt検
出手段の配置は、ＩＧＢＴ１０のコレクタ側のdi/dt検
出手段２５またはエミッタ側のdi/dt検出手段３６のい
ずれにあっても可である。

【００２０】次に、上記スイッチング素子用駆動回路構
成の動作について、図４，図５に示したタイムチャート
を参照しながら説明する。図４は、本実施例のスイッチ
ング素子用駆動回路の通常時の動作を示す図である。図
５は、本実施例のスイッチング素子用駆動回路の短絡時
の動作を示す図である。図４においては、駆動回路の通
常時の１相分の動作を示し、端子「Ｐ」から「Ｏ」へ電流Ｉ
c1が流れたときの Ｖce電圧波形ならびにdi/dt検出電圧
波形を示している。従来技術においては、Ｖce電圧がＬ
evelａ以下になるＡ点までの時間をマスクしていた。換
言すれば、Ｖce電圧が判定Ｌevelａに達する時間を基準
にしてマスク期間を設定するものであった。

【００２１】これに対して本発明では、di/dt電圧をＶc
e電圧に重畳してＶce重畳値(重畳電圧Ｈ)を得て、 該Ｖ
ce重畳値がＬevelｂ以下になるＢ点までの時間をマスク
するものである。重畳しない点線より重畳した実線の方
が、Ｖce重畳値の変化が早くなり、即ち、早く小さくな
るので、ＬevelｂのＢ点に達するまでの時間を短くでき
る効果がある。 換言すれば、 スイッチング素子のコレ
クタ電流またはエミッタ電流の時間変化率(di/dt)を利
用すると、 スイッチング素子の転流モード動作の擬似
短絡状態の終了を、いち早く捕らえることができるとい
うことである。即ち、Ｖce重畳値が判定Ｌevelｂ(第１
基準値)に達する時間を基準にして、マスク期間Ｍtを設
定するものである。

【００２２】具体的には、Ｌevelｂに達したか否かを判
定する手段は、トランジスタ１５であり、該トランジス
タ１５がトランジスタ１５に印加されるベース・エミッ
タ間の電圧がＬevelｂの電圧に達すればオン、未達であ
ればオフして判定するものである。また、トランジスタ
１５をオン・オフする、即ち、マスク期間Ｍtを設定する
手段は、抵抗１１とコンデンサ２６とで構成されるタイ
マ回路である。これらは予め回路設計時に設定すること
が可能なものである。

【００２３】一方、 di/dt電圧をＶce電圧に重畳してＶ
ce重畳値を得て、該Ｖce重畳値がＬevelｂ以下になるＢ
点までの時間をマスクするものであることを言い換えれ
ば、コレクタ電流またはエミッタ電流の時間変化率(di/
dt)から、 転流モード動作の擬似短絡状態の終了を捕ら
えて転流モードマスクを解除し、本来のスイッチング素
子過電流検出を早期に実行する(開始する)ものであると
も言える。すなわち、スイッチング素子の通常のターン
オン動作時(転流モード)における擬似短絡状態では、自
己消弧素子に流れるコレクタ電流(またはエミッタ電流)
からdi/dt検出手段によって検出したdi/dt電圧は、通常
時において、３相インバータブリッジで１相のＩＧＢＴ
オン時は、＋方向に出力され、ＩＧＢＴオフ時は、−方
向に出力される。このdi/dt電圧をコレクタ・エミッタ間
の電圧のＶce電圧に重畳することによって、Ｖce重畳値
が早期に変化し、不要な擬似短絡状態の短縮を可能とす
る情報を提供するように作用する。

【００２４】従って、上記の電流変化を利用して、具体
的にはＶce重畳値の変化として検出して、タイマ回路や
トランジスタ１５を含む回路でＬevelｂに達したか否か
を判定し、未達の間はオフしてマスクし、達すればオン
してマスクを解除するものである。 換言すれば、電流
変化としてのdi/dtを利用すれば、予めマスク期間を短
く設定できる回路構成にすることができると言える。

【００２５】以上を纏めれば、本発明によるスイッチン
グ素子過電流検出方法の特徴は、スイッチング素子のコ
レクタ電流またはエミッタ電流の時間変化率 (di/dt)の
情報を利用して、転流モードマスクを解除し、スイッチ
ング素子の過電流を検出することにある。そして、本発
明によるスイッチング素子用駆動回路の特徴は、スイッ
チング素子のコレクタ電流またはエミッタ電流の時間変
化率から、スイッチング素子の転流モード動作の擬似短
絡状態の終了を捕らえて転流モードマスクを解除し、ス
イッチング素子過電流検出を実行する手段を有するとこ
ろにある。さらにまた、スイッチング素子のコレクタ電
流またはエミッタ電流の変化の影響を受けて発生するdi
/dt電圧を検出するdi/dt検出手段と、di/dt電圧をコレ
クタ・エミッタ間の電圧に重畳して重畳電圧を得る重畳
手段と、重畳電圧が第１基準値以下のときにスイッチン
グ素子の過電流検出を開始する手段とを備えることにあ
っても可である。

【００２６】一方、図５に示す短絡時の動作では、端子
「Ｐ」から「Ｎ」へ向かって短絡電流が流れるので、 Ｉc1
は、Ｉ₁〜Ｉｐまで流れ続け、Ｖce重畳値は変化しない
状態となる。即ち、di/dt電圧は＋方向に出力され放し
になり、di/dt電圧をＶce電圧に重畳してもＨ一定のま
ま、即ち、第１基準値(Ｌevelｂ)以上の状態であり、所
定時点で過電流であることが判定される。また、前述し
たように短絡電流が流れ続ければ、コンデンサ１３の端
子電圧が、即ち、Ｖce重畳値(重畳電圧)がＬevelｃ以上
になり過電流であることが判定される、換言すれば、第
２基準値としてのＬevelｃが検出される、または、過電
流検出信号Ｋが出力されると言える。なお、コンデンサ
１３の端子電圧はＶce重畳値(重畳電圧)と同値である。

【００２７】従って、本発明によるスイッチング素子用
駆動回路の他の特徴は、スイッチング素子のコレクタ電
流またはエミッタ電流の変化の影響を受けて発生する d
i/dt電圧を検出するdi/dt検出手段と、 di/dt電圧をコ
レクタ・エミッタ間の電圧に重畳して重畳電圧を得る重
畳手段と、 重畳電圧が第１基準値 (Ｌevelｂ)以上のと
きにスイッチング素子の過電流検出を開始し、かつ、第
２基準値(Ｌevelｃ)以上のときに過電流であると判定す
る手段とを備えるところにある。

【００２８】そして、短絡時の場合は、 図４に説明し
た方法で設定したマスク期間Ｍtをそのまま利用してマ
スクを解除し、 マスク期間Ｍt以後の解除領域を、保護
可能な領域、即ち、本来のスイッチング素子過電流検出
の実効範囲とするものである。換言すれば、 マスク期
間Ｍtが従来技術のマスク期間よりも短く設定できるの
で、その分過電流に対する保護領域が増えて、信頼性が
向上すると言える。

【００２９】次に、長くなる保護可能領域における駆動
回路の保護動作について説明する。図６は、本実施例の
スイッチング素子用駆動回路の保護動作を示すタームチ
ャートである。図において、トランジスタ３のベース信
号、ＩＧＢＴ１０のコレクタ電圧Ｖce，コレクタ電流Ｉ
cおよびゲート電圧、 コンデンサ１３の電圧、ツエナー
ダイオード１４の電流、di/dt電圧の各々の波形が示さ
れている。実線は、短絡時の動作波形であり、コレクタ
電流の波形において、短絡検知時にコレクタ電流Ｉcを
いきなり急激にオフせずに、 ゲート電圧を低下しつ
つ、徐々にソフトにコレクタ電流Ｉcをオフするように
している。

【００３０】即ち、過電流検出信号Ｋが出力されるとコ
レクタ電流絞り手段が動作を開始して、ゲート電圧を所
定の時定数で低下して過電流を減流する。そして、一般
的には、 制御回路３５(ＰＷＭ方式の点弧制御回路など
を含むシステム制御回路をいう)からの停止信号(オフ指
令)によりゲート電圧の印加動作を停止するが、 本実施
例の場合は、所定の時定数でゲート電圧を低下させる所
定の期間の間は、オン保持手段の作用により制御回路側
から停止信号が入ってきても、ゲート電圧の印加動作は
停止されず、過電流を十分に減流してから遮断するよう
になっている。この構成によって、停止信号の直前に過
電流を検出した場合でも、過電流を直接遮断することが
なく、素子破壊を防止することができる。

【００３１】一方、点線は通常時の動作波形であり、
マスク期間Ｍtより早くツエナーダイオード１４が通電
しないように、即ち、コンデンサ１３の電圧がＬevelｃ
に達する時間をマスク期間Ｍtより後になるように、 コ
ンデンサ１３の容量などを設定してゲート絞りなどの誤
作動を回避するものである。

【００３２】即ち、本発明によるスイッチング素子用駆
動回路の別の特徴は、受け取ったオン・オフ指令信号に
応じた出力電圧をスイッチング素子のゲートに印加し
て、 当該スイッチング素子のオン・オフ駆動を制御す
るゲート電圧入力手段と、スイッチング素子のコレクタ
電圧にdi/dt電圧を重畳する重畳手段と、 重畳電圧が第
１基準値(Ｌevelｂ)以下のときに第１検出信号を出力す
る第１の検出手段と、第１検出信号が出力されたときに
マスクを解除すると同時に重畳電圧が一定時間以上継続
し第２基準値(Ｌevelｃ)以上に達したときに 第２の検
出信号(過電流検出信号Ｋ)を出力する第２の検出手段
と、 第２の検出信号の出力に応動してゲート電圧入力
手段の出力電圧を徐々に低下させるコレクタ電流絞り込
み手段と、ゲート電圧入力手段の出力電圧が所定値に低
下するまでオン指令信号を保持するオン保持手段と、を
備えたことにある。

【００３３】図７は、本発明による一実施例のインバー
タ装置を示す図である。本発明による実施例を３相イン
バータに採用した場合について示している。図におい
て、駆動回路33とインバータ回路34と制御回路35とを含
み構成するインバータ装置32は、３相の誘導電動機31へ
の電源30の供給を制御している。この制御動作について
は良く知られている内容なので、説明は省略する。

【００３４】すなわち、本発明によるインバータ装置
は、静電誘導形自己消弧素子をスイッチング素子とする
ブリッジ構成のインバータ回路34と、与えられるオン・
オフ指令信号に応じた電圧をスイッチング素子のゲート
に印加するゲート電圧入力手段と，スイッチング素子の
重畳電圧が第１基準値(Ｌevelｂ)以下のときに第１検出
信号を出力する第１の検出手段と，第１検出信号が出力
されたときにマスクを解除すると同時に重畳電圧が一定
時間以上継続し第２基準値(Ｌevelｃ)以上に達したとき
に過電流検出信号Ｋ(第２の検出信号)を出力する第２の
検出手段と，過電流検出信号Ｋの出力に応動してゲート
電圧入力手段の出力電圧を徐々に低下させるコレクタ電
流絞り込み手段と，ゲート電圧入力手段の出力電圧が所
定値に低下するまでオン指令信号を保持するオン保持手
段とから構成される駆動回路33と、制御回路35とを有し
てなるものである。

【００３５】上記構成であれば、ＩＧＢＴ１０の過電流
や過電圧破壊が無く信頼性の高い、また、高速化に対応
できるインバータ装置が提供される。なお、上述の実施
例はすべてインバータに適用したものとして説明した
が、本発明による過電流検出方法はチョッパ回路等を含
む電流制御素子としてのスイッチング素子に適用して
も、同じ効果を奏することができる。

【００３６】

【発明の効果】以上説明したように本発明によれば、
コレクタ電流のdi/dt検出手段の出力電圧により過電流
検出のために設定しているマスク期間を短くして、ター
ンオンに伴う過電流か否かを識別してアーム短絡または
負荷短絡によるスイッチング素子の過電流を早期に検出
開始することができるので、制御の高速化に対応するこ
とができるとともに、短絡保護領域増大によって信頼性
を向上できる効果がある。

【図面の簡単な説明】

【図１】本発明による一実施例のスイッチング素子用駆
動回路を示す図である。

【図２】本発明による一実施例のdi/dt検出手段を示す
図である。

【図３】ＩＧＢＴのコレクタ電圧と電流の関係を示す図
である。

【図４】本実施例のスイッチング素子用駆動回路の通常
時の動作を示す図である。

【図５】本実施例のスイッチング素子用駆動回路の短絡
時の動作を示す図である。

【図６】本実施例のスイッチング素子用駆動回路の保護
動作を示すタームチャートである。

【図７】本発明による一実施例のインバータ装置を示す
図である。

【符号の説明】

１,２…ゲート用電源、３…ホトトランジスタ、４,６,
９,11,17,20,22,24…抵抗、５,７,８,15,23…トランジ
スタ、10…ＩＧＢＴ、12,16,18…ダイオード、13,19,2
1,26…コンデンサ、14…ツエナーダイオード、25,36…d
i/dt検出手段、27…ＩＧＢＴモジュール、28,29…主回
路配線、30…電源、31…誘導電動機、32…インバータ装
置、33…駆動回路、34…インバータ回路、35…制御回
路。

Claims (6)

【特許請求の範囲】
1. 【請求項１】スイッチング素子のコレクタ電流またはエ
   ミッタ電流の時間変化率 (di/dt)の情報を利用して、転
   流モードマスクを解除し、前記スイッチング素子の過電
   流を検出することを特徴とするスイッチング素子過電流
   検出方法。
2. 【請求項２】スイッチング素子のコレクタ電流またはエ
   ミッタ電流の時間変化率 (di/dt)から、前記スイッチン
   グ素子の転流モード動作の擬似短絡状態の終了を捕らえ
   て転流モードマスクを解除し、スイッチング素子過電流
   検出を実行する手段を有することを特徴とするスイッチ
   ング素子用駆動回路。
3. 【請求項３】スイッチング素子のコレクタ電流またはエ
   ミッタ電流の変化の影響を受けて発生するdi/dt電圧を
   検出するdi/dt検出手段と、前記di/dt電圧をコレクタ・
   エミッタ間の電圧に重畳して重畳電圧を得る重畳手段
   と、前記重畳電圧が第１基準値以上のときに前記スイッ
   チング素子の過電流検出を開始し、かつ、第２基準値以
   上のときに過電流であると判定する手段とを備えたこと
   を特徴とするスイッチング素子用駆動回路。
4. 【請求項４】受け取ったオン・オフ指令信号に応じた出
   力電圧をスイッチング素子のゲートに印加して、当該ス
   イッチング素子のオン・オフ駆動を制御するゲート電圧
   入力手段と、 スイッチング素子のコレクタ電圧にdi/dt
   電圧を重畳する重畳手段と、重畳電圧が第１基準値以下
   のときに第１検出信号を出力する第１の検出手段と、第
   １検出信号が出力されたときにマスクを解除すると同時
   に重畳電圧が一定時間以上継続し第２基準値以上に達し
   たときに第２の検出信号を出力する第２の検出手段と、
   第２の検出信号の出力に応動してゲート電圧入力手段の
   出力電圧を徐々に低下させるコレクタ電流絞り込み手段
   と、ゲート電圧入力手段の出力電圧が所定値に低下する
   までオン指令信号を保持するオン保持手段と、を備えた
   ことを特徴とするスイッチング素子用駆動回路。
5. 【請求項５】請求項２ないし請求項４のいずれか１項に
   おいて、 前記di/dtを検出する手段は、前記コレクタ電
   流または前記エミッタ電流が流れる主回路配線に近接配
   置したコイル手段であることを特徴とするスイッチング
   素子用駆動回路。
6. 【請求項６】請求項２ないし請求項５のいずれか１項記
   載のスイッチング素子用駆動回路を備えたことを特徴と
   するインバータ装置。