JPH10224336A - 位相同期回路及び位相同期方法 - Google Patents

Abstract

(57)【要約】 【課題】 入力された基準クロックと、再生クロックと
の位相同期を高速に確立する。 【解決手段】 電圧制御型発振器に試行制御電圧を入力
して基準クロック及び再生クロックの位相差を取り込
み、試行制御電圧と検出された位相差とに基づいて、電
圧制御型発振器における入力制御電圧と出力発振周波数
との特性情報を得る。現在の位相差をなくすようにさせ
る電圧制御型発振器の発振周波数を決定し、決定された
発振周波数と特性情報とに基づいて、電圧制御型発振器
に入力させる制御電圧を決定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、位相同期回路及び
位相同期方法に関し、特に、基準となる送信側のクロッ
クを受信側で再生する位相同期回路及び位相同期方法に
適用して好適なものである

【０００２】

【従来の技術】デジタル通信では、多重化・同期通信等
を行なうために各装置のクロックを同一にすることがあ
る。このような場合、基準となる上位装置のクロック
を、下位装置で位相同期回路（ＰＬＯ；Phase Lock Osc
illator ）を使用して再生する方法が用いられる。

【０００３】図２は、従来の位相同期回路の一例を示し
ている。図２において、この位相同期回路は、基準とな
るクロックの入力端子２０１、基準クロック、再生クロ
ックのサイクル数を数えるカウンタ２０２、２０８、カ
ウンタ２０２の出力値をデコードして当該位相同期回路
の制御タイミングパルスを出力するタイミング生成器２
０３、２個のカウンタ２０２及び２０８の出力値の差分
を求める位相比較器２０４、デジタル低域通過フィルタ
（ＬＰＦ）２０５、このフィルタ２０５の出力データを
電圧値に変換するＤ／Ａ変換器２０６、Ｄ／Ａ変換器２
０６の電圧を制御電圧として入力して発振動作する電圧
制御型発振器（ＶＣＯ）２０７、及び、再生クロックの
出力端子２０９でなる。

【０００４】図３は、デジタル低域通過フィルタ（以
下、単にフィルタと呼ぶ）２０５の一例を示している。
図３において、フィルタ２０５は、位相差入力端子３０
１、タイミング入力端子３０２、２個の乗算器３０３及
び３０４、２個の加算器３０５及び３０６、レジスタ３
０７及びＶＣＯ制御値出力端子３０８から構成されてい
る。

【０００５】図２及び図３に示す従来の位相同期回路に
おいて、基準クロック入力端子２０１から入力された基
準クロックのサイクル数（位相情報）は、カウンタ２０
２によってカウントされて位相比較器２０４及びタイミ
ング生成器２０３に与えられる。一方、電圧制御型発振
器２０７から出力された再生クロックのサイクル数（位
相情報）は、カウンタ２０８によってカウントされて位
相比較器２０４に与えられる。

【０００６】タイミング生成器２０３においては、カウ
ンタ２０２のカウント値がある値‘Ａ’のときに、位相
同期処理を行なうためのタイミングパルスを、位相比較
器２０４、フィルタ２０５及びＤ／Ａ変換器２０６に与
える。このタイミングパルスが生じたときに、後述する
ように、電圧制御型発振器２０７からの発振周波数の見
直しが実行される。

【０００７】位相比較器２０４においては、タイミング
生成器２０３からタイミングパルスが与えられたとき
に、カウンタ２０２からの基準クロックサイクル数と、
カウンタ２０８からの再生クロックサイクル数との差分
（位相差情報）を求め、その差分値がフィルタ２０５に
与えられ、その差分値が平滑化される。

【０００８】具体的には、各乗算器３０３、３０４にお
いて、この差分値に固定係数α、βが乗算される。加算
器３０６及びレジスタ３０７は、タイミング生成器２０
３からのタイミングパルスで、乗算器３０４の出力デー
タを累積するものであり、加算器３０６から出力された
累積データは加算器３０５に与えられる。この加算器３
０５には、乗算器３０３の出力データも与えられてお
り、加算器３０５において、乗算器３０３からの出力デ
ータ及び加算器３０６の出力データが加算され、これが
ＶＣＯ制御値としてＤ／Ａ変換器２０６に与えられる。

【０００９】このＶＣＯ制御値が、Ｄ／Ａ変換器２０６
において、アナログ信号に変換されて電圧制御型発振器
２０７の制御端子に与えられ、再生クロックの周波数が
制御される。この再生クロックが出力端子２０９から出
力されると共に、カウンタ２０８に入力される。

【００１０】ここで、基準クロックの周波数が再生クロ
ックの周波数より高い場合には、タイミング生成器２０
３からタイミングパルスが出力されたときに、カウンタ
２０２のカウント値（基準クロックの位相情報）が、カ
ウンタ２０８のカウント値（再生クロックの位相情報）
より大きくなり、位相比較器２０４からその差分値（こ
こでは正とする）が出力される。フィルタ２０５におい
て、この差分（クロック間の位相差（周波数差））値が
平滑され、Ｄ／Ａ変換器２０６を介して、電圧制御型発
振器２０７の制御端子に与えられ、これにより、再生ク
ロックの周波数が高められる。

【００１１】これに対して、基準クロックの周波数が再
生クロックの周波数より低い場合には、タイミング生成
器２０３からタイミングパルスが出力されたときに、カ
ウンタ２０２のカウント値が、カウンタ２０８のカウン
ト値より小さくなり、位相比較器２０４からその差分値
（ここでは負とする）が出力される。フィルタ２０５に
おいて、この差分値が平滑され、Ｄ／Ａ変換器２０６を
介して、電圧制御型発振器２０７の制御端子に与えら
れ、これにより、再生クロックの周波数が低められる。

【００１２】このような制御動作を通じて、基準クロッ
クの位相と再生クロックの位相とが一致した場合には、
タイミング生成器２０３からタイミングパルスが出力さ
れたときに、カウンタ２０２及び２０８のカウント値が
一致し、位相比較器２０４から“０”の差分値が出力さ
れる。これにより、フィルタ２０５からはレジスタ３０
７に保持している値が出力される。これは、前回のタイ
ミングパルス発生時の値から前回の乗算器３０３の出力
していた値を引いた値となる。このため、今回の制御で
は、再生クロックの周波数は乗算器３０３の出力分だけ
ずれる。このとき、前回の乗算器３０３の出力が非常に
小さな値であれば、前回の制御値と今回の制御値とはほ
ぼ同じ値となり、ＶＣＯ２０７の発信周波数、すなわち
再生クロックの周波数はほとんど変化しない。基準クロ
ックは一定の周波数であるため、再生クロックの周波数
が変化しなければ、位相比較器２０４の出力も前回と同
じ値“０”を出力し、位相同期状態を継続することにな
る。

【００１３】この従来の位相同期回路の位相同期特性
は、フィルタ２０５の乗算係数α、βで決定される。乗
算係数αの値が大きくなると、現在の位相差データがよ
りフィルタ２０５の出力に反映されるため、発振周波数
を急激に変化させることができ、ロック（位相同期確
立）するまでの時間が短くなる。一方、乗算係数αの値
を小さくすると、乗算係数βの比重が高くなり、つまり
過去の位相差データがよりフィルタ２０５の出力に反映
されることになり、ロックするまでの時間が長くなる
が、ロック後の発振周波数の変動が少なくなる。このよ
うに、ロック時間とロック後の周波数安定性はトレード
オフの関係にあるため、目的とする装置に合わせてフィ
ルタ係数を決定することになる。

【００１４】クロックを位相同期して再生させるシステ
ムを有する処理システムとしては、例えば、動画像通信
システムが挙げられる。動画像コーデックにおいて、送
信側と受信側のクロックが独立していると、その速度差
に応じて処理フレームレートが異なってしまい、受信側
の表示の際に駒落とし、２度表示の表示乱れが発生す
る。このような現象を防止するために、上述したような
位相同期回路が使用される。オーディオ・ビデオ（Ａ
Ｖ）符号化規格の一つであるＭＰＥＧでは、ＡＶ同期再
生のためにＰＣＲ（Program Clock Reference ）と呼ば
れる時間情報を用いたクロック再生について規定してい
る。エンコーダは、自己のクロックからＰＣＲを生成し
てデコーダに伝送する。デコーダでは、受信したＰＣＲ
と自己の再生クロックで動作するカウンタの値を比較し
て位相同期処理を行なっている。つまり、図２における
カウンタ２０２とタイミング生成器２０３の処理をエン
コーダが行ない、位相比較器２０１以降の処理をデコー
ダが行なうことで、エンコーダの基準クロックをデコー
ダで再生している。

【００１５】以上のような応用例について、特開平６−
９７９２７号公報には、課題とその対策が記載されてい
る。ＰＣＲがエンコーダで生成したタイミング通りデコ
ーダに到着すると、上記動作の通りクロックを再生でき
るが、ＡＴＭ網を介して通信する場合、ネットワークの
伝送遅延変動によりＰＣＲの到着時間にジッタが発生す
るため、位相同期回路からの再生クロックにもジッタが
残留するという問題がある。特に、画像表示系では再生
クロックに±３ｐｐｍという精度が要求されており、こ
れを越える残留ジッタがあると、表示画像の色相にずれ
が現れてしまう。上記公報では、この問題に対し、フィ
ルタ２０５の設計パラメータを周波数安定方向に設定す
ることで残留ジッタを削減することを記述している。ま
た、安定方向へのパラメータの設定によるロック時間の
増大に対しては、受信データを一時保持するバッファメ
モリ容量を増やすことで、処理破綻のないシステムとし
ている。

【００１６】

【発明が解決しようとする課題】位相同期回路における
ロック状態とは、フィルタ２０５の位相差入力が連続し
て“０”になる状態のことである。このためには、ＶＣ
Ｏ制御値が一定である必要がある。図３に示すフィルタ
２０５の構成では、位相差として“０”が入力される
と、レジスタ３０７に保持されている値がそのまま出力
されるが、位相差を“０”にしたＶＣＯ制御値、すなわ
ち前回のＶＣＯ制御値は、レジスタ３０７の値に乗算器
３０３の結果を加えたものである。つまり、レジスタ３
０７の値は、位相差を“０”にするＶＣＯ制御値ではな
いため、次に入力される位相差はなんらかの値をもって
おり、これによって得られるＶＣＯ制御値は、この値を
加味した値になる。

【００１７】このように、フィルタ２０５を有する位相
同期回路は、発振周波数が振動しながら同期していくた
め、原理的に収束に時間がかかる。因に、基準クロック
と再生クロックの周波数差を初期状態の１％以下にする
には、ロック時間を最短にするフィルタ係数を選んでも
２０回以上の位相比較及びＶＣＯ制御を行なう必要があ
った。上記公報に記載のような位相比較周期が０．７秒
と長い場合には、同期に１４秒以上かかることになる。

【００１８】上記公報では、基準信号（基準クロック）
に乱れがある場合に対し、残留ジッタを小さくするよう
なフィルタ係数を設定するように記載されている。この
場合、ロック時間はさらに長くなる。具体的には、ＡＴ
Ｍのセル遅延揺らぎを１ｍｓ、ＰＣＲの入力周期を１０
０ｍｓ、残留ジッタを±３ｐｐｍとしてフィルタ２０５
のパラメータを設計すると、ロック時間は数十〜数百秒
となり、現実的な値にならなかった。

【００１９】再生クロックがずれていると、その間に伝
送されたデータが受信側で捨てられる。又は、受信しよ
うとしてもデータが存在しないという現象が生じる。こ
れを防ぐためには、データを一時保持する受信バッファ
メモリが必要となるが、ロック時間が長くなることで大
容量のバッファメモリが必要となっていた。また、これ
に応じて、データ受信から復号再生までの遅延時間も長
くなっていた。さらに、同期に至るまでの間は、クロッ
ク周波数が基準とずれており、また安定していないた
め、画像表示等において出力に劣化が発生していた。

【００２０】そのため、高速に位相同期を確立できる位
相同期回路及び位相同期方法が求められている。

【００２１】

【課題を解決するための手段】かかる課題を解決するた
め、第１の本発明は、入力された制御電圧に応じた周波
数を有する再生クロックを出力する電圧制御型発振器を
備え、入力された基準クロックに同期した再生クロック
を形成する位相同期回路において、(1) 基準クロック及
び再生クロックの位相差を検出する位相差検出手段と、
(2) 電圧制御型発振器に試行制御電圧を入力し、そのと
きの位相差検出手段からの位相差を取り込み、試行制御
電圧と検出された位相差とに基づいて、電圧制御型発振
器における入力制御電圧と出力発振周波数との特性情報
を得る特性近似手段と、(3) 位相差検出手段からの現在
の位相差をなくすようにさせる電圧制御型発振器の発振
周波数を決定する発振周波数決定手段と、(4) 決定され
た発振周波数と、特性近似手段が得た特性情報とに基づ
いて、電圧制御型発振器に入力させる制御電圧を決定す
る制御電圧決定手段とを有することを特徴とする。

【００２２】また、第２の本発明は、入力された制御電
圧に応じた周波数を有する再生クロックを出力する電圧
制御型発振器を備え、入力された基準クロックに同期し
た再生クロックを形成する位相同期回路において、(1)
基準クロック及び再生クロックの位相差を検出する位相
差検出手段と、(2) 電圧制御型発振器に試行制御電圧を
入力し、そのときの位相差検出手段からの位相差を取り
込み、試行制御電圧と検出された位相差とに基づいて、
電圧制御型発振器における入力制御電圧と出力発振周波
数との特性情報を得る特性近似手段と、(3) 位相差検出
手段からの現在の位相差をなくすようにさせる電圧制御
型発振器の発振周波数を決定する発振周波数決定手段
と、(4) 決定された発振周波数と、特性近似手段が得た
特性情報とに基づいて、電圧制御型発振器に入力させる
制御電圧を決定する制御電圧決定手段と、(5) 位相差検
出手段からの位相差に対してフィルタリングを行なっ
て、電圧制御型発振器に入力させる制御電圧を決定する
フィルタ手段と、(6) 基準クロックと再生クロックとの
位相同期処理の初期状態において、制御電圧決定手段が
決定した制御電圧を電圧制御型発振器に入力させ、初期
状態以降において、フィルタ手段が決定した制御電圧を
電圧制御型発振器に入力させる制御電圧選択手段とを有
することを特徴とする。

【００２３】さらに、第３の本発明は、入力された制御
電圧に応じた周波数を有する再生クロックを出力する電
圧制御型発振器を備え、入力された基準クロックに同期
した再生クロックを形成する位相同期方法において、
(1) 電圧制御型発振器に試行制御電圧を入力し、そのと
きの基準クロック及び再生クロックの位相差を取り込
み、試行制御電圧と検出された位相差とに基づいて、電
圧制御型発振器における入力制御電圧と出力発振周波数
との特性情報を得、(2) 現在の位相差をなくすようにさ
せる電圧制御型発振器の発振周波数を決定し、決定され
た発振周波数と、特性情報とに基づいて、電圧制御型発
振器に入力させる制御電圧を決定することを特徴とす
る。

【００２４】さらにまた、第４の本発明は、入力された
制御電圧に応じた周波数を有する再生クロックを出力す
る電圧制御型発振器を備え、入力された基準クロックに
同期した再生クロックを形成する位相同期方法におい
て、(1) 電圧制御型発振器に試行制御電圧を入力し、そ
のときの基準クロック及び再生クロックの位相差を取り
込み、試行制御電圧と検出された位相差とに基づいて、
電圧制御型発振器における入力制御電圧と出力発振周波
数との特性情報を得、(2) 基準クロックと再生クロック
との位相同期処理の初期状態において、現在の位相差を
なくすようにさせる電圧制御型発振器の発振周波数を決
定し、決定された発振周波数と、特性情報とに基づい
て、電圧制御型発振器に入力させる制御電圧を決定する
と共に、(3)初期状態以降において、基準クロックと再
生クロックとの位相差に対してフィルタリングを行なっ
て、電圧制御型発振器に入力させる制御電圧を決定する
ことを特徴とする。

【００２５】

【発明の実施の形態】本発明による位相同期回路及び位
相同期方法の以下に示す各実施形態は、演算により、受
信側のＶＣＯ制御特性と入力基準信号位相との関係を求
め、この結果から、電圧制御型発振器の制御値、つまり
電圧制御型発振器の発振周波数を決定することで、ロッ
ク時間の短縮を実現しようとしたものである。

【００２６】（Ａ）第１の実施形態 以下、本発明による位相同期回路及び位相同期方法の第
１の実施形態を図面を参照しながら詳述する。

【００２７】ここで、図１が、この第１の実施形態の位
相同期回路の構成を示すブロック図であり、上述した図
２との同一、対応部分には同一符号を付して示してい
る。

【００２８】図１及び図２の比較から明らかなように、
第１の実施形態の位相同期回路は、従来の位相同期回路
における位相比較器２０４及びフィルタ２０５に代え
て、ＶＣＯ制御値演算部１０１を設けたものであり、他
の構成要素は、従来と同様である。ＶＣＯ制御値演算部
１０１には、両カウンタ２０２及び２０８のカウント値
が入力されると共に、タイミング生成器２０３からタイ
ミングパルスが入力され、ＶＣＯ制御値演算部１０１は
ＶＣＯ制御値を形成してＤ／Ａ変換器２０６に与えると
共に、そのＶＣＯ制御値の出力タイミングを規定したタ
イミングパルス（演算終了信号）もＤ／Ａ変換器２０６
に与える。ＶＣＯ制御値演算部１０１は、具体的には、
ＣＰＵ又は論理回路で実現され、図４及び図５に示す処
理を実行するものである。

【００２９】次に、第１の実施形態の位相同期回路の動
作（位相同期方法）について説明する。

【００３０】基準クロック入力端子２０１からは基準ク
ロックが入力される。初期化により、両カウンタ２０２
及び２０８の値は、初期状態では双方共に“０”になっ
ている。カウンタ２０２は基準クロックをカウントし、
カウンタ２０８は電圧制御型発振器２０７から出力され
た再生クロックをカウントする。この段階では、電圧制
御型発振器２０７の発振周波数（再生クロックの周波
数）は、当該回路固有の初期周波数になっており、２個
のカウンタ２０２及び２０８のカウント値の進み方には
ずれがある。

【００３１】タイミング生成器２０３は、カウンタ２０
２の出力値がある値になったときにタイミングパルス
（“Ｈｉｇｈ”）を出力する。このタイミングパルスに
同期して、ＶＣＯ制御値演算部１０１による演算処理が
実行される。ＶＣＯ制御値演算部１０１は、タイミング
生成器２０３からタイミングパルスが入力された時点の
カウンタ２０２及び２０８のカウント値から、ＶＣＯ制
御値を算出する。Ｄ／Ａ変換器２０６は、ＶＣＯ制御値
演算部１０１から出力されたＶＣＯ制御値を、ＶＣＯ制
御値演算部１０１から出力された演算終了を示すタイミ
ングパルスに同期して、アナログ信号（電圧信号）に変
換する。電圧制御型発振器２０７は、入力された電圧信
号（制御電圧）に対応した発振周波数を有する再生クロ
ックを出力する。この再生クロックは、再生クロック出
力端子２０９から出力されると共に、カウンタ２０８に
与えられる。

【００３２】次に、この第１の実施形態の特徴構成をな
しているＶＣＯ制御値演算部１０１の詳細動作を説明す
る。ＶＣＯ制御値の算出動作は、大きくは、ＶＣＯ制御
値と対応する再生クロックの周波数との関係（電圧制御
型発振器２０７の特性）を求める処理段階ａと、その後
の位相及び周波数同期を行なう処理段階ｂとからなって
いる。

【００３３】ここで、電圧制御型発振器２０７に対する
制御電圧Ｃとその発振周波数（再生クロック周波数）Ｆ
の関係は、一次関数Ｆ＝ａ×Ｃ＋ｂで近似できる。この
一次関数の定数ａ、ｂを求めることが処理段階ａの目的
となる。このため、制御電圧Ｃを適当に変更したときの
発振周波数Ｆの値を測定し、これにより得られる連立方
程式を解いて定数ａ、ｂを求める。再生クロック周波数
Ｆは、基準クロック周波数の相対的な値で表されるた
め、言い換えると、基準クロックの周波数情報等をも利
用して定数ａ、ｂを決定しているため、処理段階ａを、
基準クロックの送出元が変更される度に実行することを
要する。

【００３４】図４は、処理段階ａでの処理を示すフロー
チャートである。初期状態（リセットによる場合を含
む）では、カウンタ２０２及び２０７のカウント値は一
致しており、共に“０”である。ＶＣＯ制御値演算部１
０１は、この初期状態から、最初のＶＣＯ制御値を初期
値Ｃ（１）に設定する（ステップ４００）。この際に
は、ＶＣＯ制御値演算部１０１は、演算終了を表すタイ
ミングパルスも出力する。これにより、電圧制御型発振
器２０７は、ＶＣＯ制御値Ｃ（１）に応じた周波数を有
する再生クロックを出力する。

【００３５】ＶＣＯ制御値演算部１０１は、ＶＣＯ制御
値を初期値Ｃ（１）に設定した後は、タイミング生成器
２０３からのタイミングパルスを待ち受ける（ステップ
４０１）。この待機期間中において、各カウンタ２０
２、２０８はそれぞれ、入力されたクロックによりカウ
ント値を増加させている。

【００３６】ＶＣＯ制御値演算部１０１は、タイミング
パルスが与えられると、カウンタ２０２及び２０８のカ
ウント値Ｎ（１）、Ｓ（１）をサンプリングする（ステ
ップ４０２）。そして、カウント値Ｎ（１）を、初期状
態から今回のタイミングパルスが入力されるまでの時間
Ｔ（１）とする（ステップ４０３）。その後、カウント
値Ｓ（１）及び経過時間Ｔ（１）から、再生クロックの
発振周波数ＦＳ（１）を算出する（ステップ４０４）。
この算出式は、ＦＳ（１）＝Ｓ（１）／Ｔ（１）であ
る。

【００３７】次に、ＶＣＯ制御値演算部１０１は、ＶＣ
Ｏ制御値を値Ｃ（２）に設定する（ステップ４０５）。
この際にも、ＶＣＯ制御値演算部１０１は、演算終了を
表すタイミングパルスも出力する。これにより、電圧制
御型発振器２０７は、ＶＣＯ制御値Ｃ（２）に応じた周
波数を有する再生クロックを出力する。なお、ステップ
４０２〜４０５の処理時間は、タイミングパルスの周期
より十分に短い時間とする。

【００３８】ＶＣＯ制御値演算部１０１は、ＶＣＯ制御
値を値Ｃ（２）に設定した後は、タイミング生成器２０
３からのタイミングパルスを待ち受ける（ステップ４０
６）。この待機期間中においても、各カウンタ２０２、
２０８はそれぞれ、入力されたクロックによりカウント
値を増加させている。

【００３９】ＶＣＯ制御値演算部１０１は、タイミング
パルスが与えられると、カウンタ２０２及び２０８のカ
ウント値Ｎ（２）、Ｓ（２）をサンプリングする（ステ
ップ４０７）。そして、相前後するカウント値Ｎ（１）
及びＮ（２）の差Ｎ（２）−Ｎ（２）を、前回のタイミ
ングパルスから今回のタイミングパルスが入力されるま
での時間Ｔ（２）とする（ステップ４０８）。その後、
カウント値Ｓ（２）及び経過時間Ｔ（２）から、再生ク
ロックの発振周波数ＦＳ（２）を算出する（ステップ４
０９）。この算出式は、ＦＳ（２）＝Ｓ（２）／Ｔ
（２）である。

【００４０】最後に、ＶＣＯ制御値演算部１０１は、電
圧制御型発振器２０７の入出力関数Ｆ＝ａ×Ｃ＋ｂに、
Ｃ（１）、Ｃ（２）、ＦＳ（１）、ＦＳ（２）を代入し
て連立方程式を立て（実際に式を立てる必要はない；処
理のイメージとしては立てている）、定数ａ、ｂを求め
て処理段階ａの処理を終了し、処理段階ｂの処理に移行
する（ステップ４１０）。ここで、定数ａは、（ＦＳ
（１）−ＦＳ（２））／（Ｃ（１）−Ｃ（２））で求ま
り、定数ｂは、ＦＳ（１）−Ｃ（１）×（ＦＳ（１）−
ＦＳ（２））／（Ｃ（１）−Ｃ（２））で求まる。

【００４１】図５は、処理段階ｂでの処理を示すフロー
チャートである。処理段階ｂは、処理段階ａで求めた、
ＶＣＯ制御値−発振周波数特性を規定する一次関数定数
ａ、ｂを元に、再生クロック及び基準クロックの位相及
び周波数を同期させるものである。ここで、位相の同期
とは、カウンタ２０２及び２０８のカウント値を一致さ
せることであり、周波数の同期とは、カウンタ２０２及
び２０８のカウント値の進み方を一致させることであ
る。

【００４２】処理段階ｂに入ると、ＶＣＯ制御値演算部
１０１はまず、見直し回数パラメータｎを２に設定する
（ステップ５００）。その後は、ステップ５０１〜５０
７の処理を繰り返す。

【００４３】このループ処理の最初においては、ＶＣＯ
制御値演算部１０１はステップ４０７又は後述するステ
ップ５０７でサンプリングされた各カウンタ２０８、２
０２のカウント値Ｓ（ｎ）、Ｎ（ｎ）の差Ｅ（ｎ）＝Ｓ
（ｎ）−Ｎ（ｎ）を求める（ステップ５０１）。その
後、パラメータｎを１インクリメントする（ステップ５
０２）。そして、一定時間Ｔ（ｎ）後に、カウンタ２０
８、２０２のカウント値Ｓ（ｎ）、Ｎ（ｎ）が一致す
る、言い換えると、位相差Ｅ（ｎ）が“０”となる発振
周波数ＦＳ（ｎ）を算出する（ステップ５０３）。すな
わち、過去の値Ｓ（ｎ−ｉ）、…、Ｓ（ｎ−１）の系列
から一定時間Ｔ（ｎ）後の値Ｓ（ｎ）（従ってＮ
（ｎ））を定め、その後、ＦＳ（ｎ）＝Ｎ（ｎ）−Ｅ
（ｎ−１）／Ｔ（ｎ）を演算する。そして、ＶＣＯ制御
値演算部１０１は、求めた発振周波数ＦＳ（ｎ）になる
ＶＣＯ制御値Ｃ（ｎ）を、処理段階ａで求めた一次関数
定数ａ、ｂをも用いて算出し、すなわち、Ｃ（ｎ）＝
（ＦＳ（ｎ）−ｂ）／ａの演算を実行し（ステップ５０
４）、得られたＣ（ｎ）を出力するＶＣＯ制御値に設定
する（ステップ５０５）。この際にも、ＶＣＯ制御値演
算部１０１は、演算終了を表すタイミングパルスも出力
する。

【００４４】なお、一定時間Ｔ（ｎ）は、パラメータｎ
の値に無関係に一定にしても良いが、後述する理由によ
り、パラメータｎの値が大きくなれば長くするようにす
ることが好ましい。例えば、Ｔ（３）より、Ｔ（４）、
Ｔ（５）、…の方を長くすることが好ましい。

【００４５】ＶＣＯ制御値演算部１０１は、ステップ５
０５でＶＣＯ制御値Ｃ（ｎ）を設定し直すと、次には、
カウンタ２０２のカウント値が値Ｎ（ｎ）に達したか否
かを確認し（ステップ５０６）、達した場合には、カウ
ンタ２０２及び２０８のカウント値Ｎ（ｎ）及びＳ
（ｎ）をサンプリングする（ステップ５０７）。その
後、上述したステップ５０１に戻る。なお、ステップ５
０６の処理遅延が問題にならないならば、ステップ５０
７の処理で、カウンタ２０８のカウント値Ｓ（ｎ）だけ
をサンプリングするようにしても良い。

【００４６】ここで、処理段階ａから処理段階ｂの処理
に進んだ直後の場合には、言い換えると、ステップ５０
０から、ステップ５０１に進んでステップ５０５の処理
が実行された場合には、ステップ４０７でサンプリング
したカウンタ２０２及び２０８のカウント値Ｎ（２）及
びＳ（２）が一致していなくても、一定時間Ｔ（３）の
経過後には、カウンタ２０２及び２０８のカウント値Ｎ
（３）及びＳ（３）がほぼ一致するようになり、位相の
同期が確立する。従って、これ以降は周波数同期を行な
うようにすれば良い。

【００４７】以上のようにして位相同期が確立した以降
にステップ５０１〜５０７の処理を繰り返すと、位相確
立時点から一定時間Ｔ（ｎ）後に、値Ｓ（ｎ）及びＮ
（ｎ）が一致するようにＶＣＯ制御値Ｃ（ｎ）を制御し
ているので、その一定時間Ｔ（ｎ）後でも位相が確立し
ており、言い換えると、この時間Ｔ（ｎ）でのカウンタ
２０２及び２０８のカウント値の変化Ｓ（ｎ）−Ｓ（ｎ
−１）及びＮ（ｎ）−Ｎ（ｎ−１）も一致しており、周
波数同期も確立している。

【００４８】図６は、カウンタ２０２及び２０８のカウ
ント値の変化例を示している。上述したように、処理段
階ａは、電圧制御型発振器２０７のＶＣＯ制御値−発振
周波数特性を規定する一次近似関数の定数ａ、ｂを定め
る処理段階であって同期確立動作を行なっていないの
で、この処理段階ａが終了した時点では、カウンタ２０
２及び２０８のカウント値Ｓ（２）及びＮ（２）は一致
していない。

【００４９】しかし、処理段階ｂに入ると、その時点か
ら一定時間Ｔ（３）後のカウンタ２０２及び２０８のカ
ウント値Ｓ（３）及びＮ（３）が一致するように、ＶＣ
Ｏ制御値Ｃ（３）を定めているので、一定時間Ｔ（３）
後のカウンタ２０２及び２０８のカウント値Ｓ（３）及
びＮ（３）はほぼ一致するようになり、位相同期が確立
する。

【００５０】この一定時間Ｔ（３）の終了時点におい
て、この時点からの一定時間Ｔ（４）後のカウンタ２０
２及び２０８のカウント値Ｓ（４）及びＮ（４）が一致
するように、ＶＣＯ制御値Ｃ（４）を定めているので、
一定時間Ｔ（４）後のカウンタ２０２及び２０８のカウ
ント値Ｓ（４）及びＮ（４）もほぼ一致し、カウンタ２
０２及び２０８のカウント値の変化Ｓ（４）−Ｓ（３）
及びＮ（４）−Ｎ（３）も一致し、周波数同期も確立す
る。

【００５１】以上のようなＶＣＯ制御値演算部１０１の
処理により、基準クロックに同期した再生クロックを形
成することができる。

【００５２】第１の実施形態によれば、処理段階ａでＶ
ＣＯ制御値とこれに対する再生クロックの周波数との関
係を求め、処理段階ｂで、この関係を元に位相及び周波
数の同期処理を行なうようにしたので、高速に同期を確
立することができる。例えば、フィルタ２０５を用いた
従来の位相同期回路においては、初期状態から同期まで
に位相比較を２０回以上行なう必要があったが、この第
１の実施形態の位相同期回路によれば、図６に示すよう
に、３回程度の位相比較で同期を確立することができ
る。

【００５３】また、第１の実施形態において、同期後は
一定時間Ｔ（ｎ）を大きな値にするようにすれば、カウ
ンタ２０２のカウント値にのる妨害（例えば基準クロッ
クに混入しているノイズによる誤カウント）を平均化で
き、基準クロックが乱れても安定した再生クロックを得
ることができる。

【００５４】（Ｂ）第２の実施形態 次に、本発明による位相同期回路及び位相同期方法の第
２の実施形態を図面を参照しながら詳述する。

【００５５】第２の実施形態の位相同期回路は、従来の
位相同期回路のフィルタ２０５と、第１の実施形態のＶ
ＣＯ制御値演算構成とを組み合わせたものである。従来
の位相同期回路では、再生クロックに含まれる残留ジッ
タ量を小さくするように、フィルタ係数を選定すると、
位相同期までのロック時間が長くなるという課題があ
る。また、第１の実施形態は有効なものであるが、電圧
制御型発振器の制御電圧−発振周波数特性の関係を近似
する段階で基準クロックに乱れがあると、周波数を正確
に再現できない。第２の実施形態の位相同期回路は、位
相同期制御の初期段階では第１の実施形態のように演算
により求めたＶＣＯ制御値を用い、位相及び周波数があ
る程度一致した段階で従来のようにフィルタによるＶＣ
Ｏ制御に切り替えることで、ロック時間を短くすると共
に残留ジッタを押さえようとしたものである。

【００５６】ここで、図７が、この第２の実施形態の位
相同期回路の構成を示すブロック図であり、上述した図
１、図２との同一、対応部分には同一符号を付して示し
ている。

【００５７】図７において、この第２の実施形態の位相
同期回路は、図２に示した従来の位相同期回路の構成を
ベースとし、かかる構成に、第１の実施形態の特徴をな
すＶＣＯ制御値演算部１０１を追加したものである。

【００５８】ＶＣＯ制御値演算部１０１は、形成したＶ
ＣＯ制御値をフィルタ２０５に与えるものである。フィ
ルタ２０５には、位相比較器２０４から位相差も与えら
れるようになされている。従って、この第２の実施形態
のフィルタ２０５は、従来とは異なって、ＶＣＯ制御値
演算部１０１から与えられたＶＣＯ制御値と、位相比較
器２０４から与えられた位相差とから、Ｄ／Ａ変換器２
０６に与えるＶＣＯ制御値を形成するものである。な
お、この第２の実施形態の場合、タイミング生成器２０
３は、位相同期処理の見直しタイミングを指示するタイ
ミングパルスだけでなく、フィルタ２０５に与える初期
状態信号も形成するものである。

【００５９】以上の点を除けば、その他の構成要素や上
述した構成要素の機能は、従来や第１の実施形態と同様
である。

【００６０】図８は、この第２の実施形態におけるフィ
ルタ２０５の内部構成を示すものであり、上述した図３
との同一、対応部分には同一符号を付して示している。

【００６１】図８において、第２の実施形態のフィルタ
２０５は、従来のフィルタと同様な位相差入力端子３０
１、タイミング入力端子３０２、２個の乗算器３０３及
び３０４、２個の加算器３０５及び３０６、レジスタ３
０７並びにＶＣＯ制御値出力端子３０８を備えると共
に、さらに、ＶＣＯ制御値入力端子８０１、初期状態信
号入力端子８０２及びセレクタ８０３を有する。ＶＣＯ
制御値入力端子８０１、初期状態信号入力端子８０２及
びセレクタ８０３以外の構成要素は、従来と同様に機能
するものである。

【００６２】セレクタ８０３は、加算器３０６及びレジ
スタ３０７間に介挿されたものである。このセレクタ８
０３には、２種類の選択入力として、加算器３０６の出
力信号と、ＶＣＯ制御値演算部１０１が出力し、ＶＣＯ
制御値入力端子８０１を介して入力されたＶＣＯ制御値
とが与えられ、選択制御信号として、タイミング生成器
２０３が出力し、初期状態信号入力端子８０２を介して
入力された初期状態信号が与えられる。セレクタ８０３
が初期状態信号の内容に応じて選択した信号は、加算器
３０５及びレジスタ３０７に与えられるようになされて
いる。

【００６３】次に、第２の実施形態の位相同期回路の動
作（位相同期方法）を説明する。当該回路がリセットさ
れたときには、電圧制御型発振器２０７が初期値のＶＣ
Ｏ制御値に基づいた発振動作をするので、言い換える
と、カウンタ２０２及び２０８がそれぞれ独立した基準
クロック、再生クロックをカウントしているので、２個
のカウンタ２０２及び２０８のカウント値の進み方には
ずれがある。

【００６４】タイミング生成器２０３は、カウンタ２０
２のカウント値がある値になったときに位相同期処理を
行なうタイミングパルスを出力する。

【００６５】また、タイミング生成器２０３は、位相同
期処理の開始後からしばらくの間（初期状態）は、フィ
ルタ２０５内のセレクタ８０３に対して、ＶＣＯ制御値
演算部１０１が出力したＶＣＯ制御値を選択させる初期
状態信号を出力する。ＶＣＯ制御値演算部１０１は、タ
イミング生成器２０３からタイミングパルスが入力され
た時点のカウンタ２０２及び２０８のカウント値を元
に、第１の実施形態と同様にして、ＶＣＯ制御値を形成
してフィルタ２０５に与える。フィルタ２０５は、初期
状態信号が初期状態を表しているときは、後述するよう
に、ＶＣＯ制御値演算部１０１からのＶＣＯ制御値をそ
のまま通過させてＤ／Ａ変換器２０６に与える。

【００６６】タイミング生成器２０３は、位相同期処理
の開始後からしばらくの間（初期状態）を経過すると、
フィルタ２０５内のセレクタ８０３に対して、初期状態
が終了したことを示す初期状態信号を出力する。位相比
較器２０４は、第１の実施形態と同様に、タイミング生
成器２０３からタイミングパルスが入力された時点のカ
ウンタ２０２及び２０８のカウント値の差（クロック間
の位相差）をフィルタ２０５に与える。フィルタ２０５
は、初期状態信号が初期状態の終了を表しているとき
は、従来と同様なフィルタリング処理を行なってＶＣＯ
制御値を形成してＤ／Ａ変換器２０６に与える。

【００６７】Ｄ／Ａ変換器２０６は、入力されたＶＣＯ
制御値を電圧信号に変換して電圧制御型発振器２０７に
与え、電圧制御型発振器２０７は、入力された制御電圧
に応じた周波数を有する再生クロックを形成してカウン
タ２０８及び再生クロック出力端子２０９に与える。

【００６８】次に、図８に示したこの第２の実施形態の
フィルタ２０５の動作を説明する。上述したように、第
２の実施形態のフィルタ２０５（図８）と従来のフィル
タ２０５（図３参照）との相違は、内部にセレクタ８０
３とこれに関連する信号の入力信号とを持っている点で
ある。この第２の実施形態では、位相同期制御の初期状
態では演算で得たＶＣＯ制御値を用い、同期動作が安定
してくるとフィルタリング処理で得られたＶＣＯ制御値
を使用する点が特徴となっている。第２の実施形態のフ
ィルタ２０５は、フィルタリング処理と、出力するＶＣ
Ｏ制御値の切替とを行なっている。

【００６９】初期状態信号が初期状態を表しているとき
には、セレクタ８０３は、ＶＣＯ制御値入力端子８０１
から入力された、演算によって求められたＶＣＯ制御値
を選択する。この初期状態では、乗算器３０３及び３０
４、並びに、レジスタ３０７はリセット状態であり、
“０”を出力する。従って、構成要素３０３〜３０７で
なる従来と同様なフィルタリング動作部は動作を停止し
ており、ＶＣＯ制御値入力端子８０１から入力されたＶ
ＣＯ制御値が、セレクタ８０３及び加算器３０５を介し
てそのまま出力端子３０８から出力される。

【００７０】この状態から、初期状態信号が初期状態の
終了を表すように変化したときには、乗算器３０３及び
３０４は、係数乗算を行なうように変化し、セレクタ８
０３は、加算器３０６の出力を選択するようになる。ま
た、このとき、入力端子３０２からのタイミングパルス
により、直前に選択されていた演算によるＶＣＯ制御値
がレジスタ３０７に保持される。このＶＣＯ制御値は、
第１の実施形態で説明したように、再生クロックの周波
数を基準クロックの周波数にほぼ合わせたものであり、
また、カウンタ２０２及び２０８のカウント値の位相も
合わせたものである。すなわち、フィルタリングによる
ＶＣＯ制御値の形成動作は、予め同期が確保された状態
で開始されるため、残留ジッタを抑えるような係数α及
びβを使用しても（係数βがαより相対的にかなり大き
い）、ロック時間の増大を気にする必要がなくなる。

【００７１】このようにして、初期状態からその後の制
御状態に移行した後は、セレクタ８０３が常に加算器３
０６の出力を選択するので、セレクタ８０３が存在しな
い従来のフィルタ２０５（図３）と同様なフィルタリン
グ動作を行ない、位相差を入力としたフィルタリング動
作によって得られたＶＣＯ制御値を出力端子３０８から
出力する。

【００７２】この第２の実施形態によれば、位相同期の
初期状態においては、第１の実施形態と同様な演算によ
って形成したＶＣＯ制御値を用いて再生クロックの周波
数を制御すると共に、初期状態後においては、従来と同
様な位相差信号に対するフィルタリング動作でＶＣＯ制
御値を用いて再生クロックの周波数を制御するようにし
たので、ロック時間の短縮と再生クロックにおける残留
ジッタの低減とを共に実現することができる。

【００７３】上述したように、従来では、ロック時間と
ロック後の周波数安定度とはトレードオフの関係にあ
り、周波数安定度を高くするにはロック時間を長くする
必要があった。そのため、初期段階で周波数のずれが大
きい場合、目的の周波数に近付くまでに長い時間がかか
り、問題となっていた。これに対して、第２の実施形態
によれば、演算で得たＶＣＯ制御値により、僅かな時間
で再生クロックを目的の周波数に近付けることができ
る。また、第１の実施形態では、電圧制御型発振器の制
御電圧−発振周波数特性の近似のみ（演算によるＶＣＯ
制御値を利用してのみ）で位相同期動作を行なっている
ため、近似精度を高くする必要があり、ノイズ等によっ
て近似誤差が大きいと正常に動作しない恐れがあった。
この第２の実施形態では、演算で得られたＶＣＯ制御値
を、位相同期制御の初期段階でしか使用しないため、ノ
イズ等のよる近似誤差が大きくなっても、大きな問題と
なることはない。

【００７４】また、上記第２の実施形態によれば、第１
の実施形態と同様な演算によって形成したＶＣＯ制御値
を用いて再生クロックの周波数を制御する段階から、従
来と同様な位相差信号に対するフィルタリング動作でＶ
ＣＯ制御値を用いて再生クロックの周波数を制御する段
階への切替えのための信号選択用セレクタ８０３を、フ
ィルタ２０５の内部に設けたことにより、この切替え前
後で再生クロックの周波数が急変することを防止できて
いる。

【００７５】因に、セレクタ８０３を、フィルタ２０５
とは独立させてフィルタ２０５の外部に設けることもで
きるが（他の実施形態を構成している）、この場合に
は、制御段階を初期段階から切り替えたときに、再生ク
ロックの周波数（言い換えるとＶＣＯ制御値）が急激に
変化する可能性もある。

【００７６】なお、上記各実施形態においては、電圧制
御型発振器の制御電圧−発振周波数特性を一次関数（線
形関数）で近似した場合を示したが、２次関数等の非線
形関数で近似するようにしても良い。また、近似関数の
係数を決定するためにＶＣＯ制御値を可変させる試行回
数は、連立方程式を立てるために必要な回数より多くし
ても良い。この場合には、最小２乗法等を用いて近似関
数の係数を決定することになる。

【００７７】また、上記各実施形態においては、電圧制
御型発振器以外の構成要素がデジタル処理を行なうもの
であったが、アナログ処理を行なうもので構成するよう
にしても良い。

【００７８】さらに、上記第２の実施形態においては、
初期状態とそれ以降の状態との切り分けを表す初期状態
信号を、タイミング生成器が、基準クロックの個数によ
って形成するものを示したが、基準クロック及び再生ク
ロックの位相差に基づいて、初期状態信号を形成するよ
うにしても良い。

【００７９】本発明の位相同期回路及び位相同期方法の
適用装置は、動画像伝送システムの復号化装置等に限定
されるものではなく、位相同期回路を有する装置に広く
適用可能である。

【００８０】

【発明の効果】以上のように、第１の本発明の位相同期
回路及び第３の本発明の位相同期方法によれば、電圧制
御型発振器に試行制御電圧を入力して基準クロック及び
再生クロックの位相差を取り込み、試行制御電圧と検出
された位相差とに基づいて、電圧制御型発振器における
入力制御電圧と出力発振周波数との特性情報を得、現在
の位相差をなくすようにさせる電圧制御型発振器の発振
周波数を決定し、決定された発振周波数と特性情報とに
基づいて、電圧制御型発振器に入力させる制御電圧を決
定するようにしたので、高速に同期を確立することがで
きる。

【００８１】また、第２の本発明の位相同期回路及び第
４の本発明の位相同期方法によれば、電圧制御型発振器
に試行制御電圧を入力して基準クロック及び再生クロッ
クの位相差を取り込み、試行制御電圧と検出された位相
差とに基づいて、電圧制御型発振器における入力制御電
圧と出力発振周波数との特性情報を得、基準クロックと
再生クロックとの位相同期処理の初期状態において、現
在の位相差をなくすようにさせる電圧制御型発振器の発
振周波数を決定し、決定された発振周波数と特性情報と
に基づいて、電圧制御型発振器に入力させる制御電圧を
決定すると共に、初期状態以降において、基準クロック
と再生クロックとの位相差に対してフィルタリングを行
なって、電圧制御型発振器に入力させる制御電圧を決定
するようにしたので、位相同期確立までの時間を短縮で
き、かつ再生クロックにおける残留ジッタを低減するこ
とができる。

【図面の簡単な説明】

【図１】第１の実施形態の全体構成を示すブロック図で
ある。

【図２】従来の全体構成を示すブロック図である。

【図３】従来の低域通過フィルタの詳細構成を示すブロ
ック図である。

【図４】第１の実施形態のＶＣＯ制御値演算部の処理フ
ローチャート（１）である。

【図５】第１の実施形態のＶＣＯ制御値演算部の処理フ
ローチャート（２）である。

【図６】第１の実施形態のカウンタの値の変化例を示す
説明図である。

【図７】第２の実施形態の全体構成を示すブロック図で
ある。

【図８】第２の実施形態の低域通過フィルタの詳細構成
を示すブロック図である。

【符号の説明】

１０１…ＶＣＯ制御値演算部、２０２、２０８…カウン
タ、２０３…タイミング生成器、２０４…位相比較器、
２０５…低域通過フィルタ、２０７…電圧制御型発振器
（ＶＣＯ）、３０３、３０４…乗算器、３０５、３０６
…加算器、３０７…レジスタ、８０３…セレクタ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 入力された制御電圧に応じた周波数を有
   する再生クロックを出力する電圧制御型発振器を備え、
   入力された基準クロックに同期した再生クロックを形成
   する位相同期回路において、 基準クロック及び再生クロックの位相差を検出する位相
   差検出手段と、 上記電圧制御型発振器に試行制御電圧を入力し、そのと
   きの上記位相差検出手段からの位相差を取り込み、試行
   制御電圧と検出された位相差とに基づいて、上記電圧制
   御型発振器における入力制御電圧と出力発振周波数との
   特性情報を得る特性近似手段と、 上記位相差検出手段からの現在の位相差をなくすように
   させる上記電圧制御型発振器の発振周波数を決定する発
   振周波数決定手段と、 決定された発振周波数と、上記特性近似手段が得た特性
   情報とに基づいて、上記電圧制御型発振器に入力させる
   制御電圧を決定する制御電圧決定手段とを有することを
   特徴とする位相同期回路。
2. 【請求項２】 入力された制御電圧に応じた周波数を有
   する再生クロックを出力する電圧制御型発振器を備え、
   入力された基準クロックに同期した再生クロックを形成
   する位相同期回路において、 基準クロック及び再生クロックの位相差を検出する位相
   差検出手段と、 上記電圧制御型発振器に試行制御電圧を入力し、そのと
   きの上記位相差検出手段からの位相差を取り込み、試行
   制御電圧と検出された位相差とに基づいて、上記電圧制
   御型発振器における入力制御電圧と出力発振周波数との
   特性情報を得る特性近似手段と、 上記位相差検出手段からの現在の位相差をなくすように
   させる上記電圧制御型発振器の発振周波数を決定する発
   振周波数決定手段と、 決定された発振周波数と、上記特性近似手段が得た特性
   情報とに基づいて、上記電圧制御型発振器に入力させる
   制御電圧を決定する制御電圧決定手段と、 上記位相差検出手段からの位相差に対してフィルタリン
   グを行なって、上記電圧制御型発振器に入力させる制御
   電圧を決定するフィルタ手段と、 基準クロックと再生クロックとの位相同期処理の初期状
   態において、上記制御電圧決定手段が決定した制御電圧
   を上記電圧制御型発振器に入力させ、初期状態以降にお
   いて、上記フィルタ手段が決定した制御電圧を上記電圧
   制御型発振器に入力させる制御電圧選択手段とを有する
   ことを特徴とする位相同期回路。
3. 【請求項３】 入力された制御電圧に応じた周波数を有
   する再生クロックを出力する電圧制御型発振器を備え、
   入力された基準クロックに同期した再生クロックを形成
   する位相同期方法において、 上記電圧制御型発振器に試行制御電圧を入力し、そのと
   きの基準クロック及び再生クロックの位相差を取り込
   み、試行制御電圧と検出された位相差とに基づいて、上
   記電圧制御型発振器における入力制御電圧と出力発振周
   波数との特性情報を得、 現在の位相差をなくすようにさせる上記電圧制御型発振
   器の発振周波数を決定し、決定された発振周波数と、上
   記特性情報とに基づいて、上記電圧制御型発振器に入力
   させる制御電圧を決定することを特徴とする位相同期方
   法。
4. 【請求項４】 入力された制御電圧に応じた周波数を有
   する再生クロックを出力する電圧制御型発振器を備え、
   入力された基準クロックに同期した再生クロックを形成
   する位相同期方法において、 上記電圧制御型発振器に試行制御電圧を入力し、そのと
   きの基準クロック及び再生クロックの位相差を取り込
   み、試行制御電圧と検出された位相差とに基づいて、上
   記電圧制御型発振器における入力制御電圧と出力発振周
   波数との特性情報を得、 基準クロックと再生クロックとの位相同期処理の初期状
   態において、現在の位相差をなくすようにさせる上記電
   圧制御型発振器の発振周波数を決定し、決定された発振
   周波数と、上記特性情報とに基づいて、上記電圧制御型
   発振器に入力させる制御電圧を決定すると共に、 初期状態以降において、基準クロックと再生クロックと
   の位相差に対してフィルタリングを行なって、上記電圧
   制御型発振器に入力させる制御電圧を決定することを特
   徴とする位相同期方法。