JPH10222396A - マイクロプログラム制御装置のトレース方式 - Google Patents

Abstract

(57)【要約】 【課題】本発明はマイクロプログラムメモリを内蔵した
マイクロプログラム制御装置のトレース方式に関しマイ
クロプログラムトレースを容易に実行できるトレース方
式を実現することを目的とする。 【解決手段】マイクロプログラムが実行されたとき、該
マイクロプログラムのマイクロプログラムメモリ上のア
ドレスを書き込むマイクロプログラムトレース手段を設
け、マイクロプログラムを実行する度に、該マイクロプ
ログラムのマイクロプログラムメモリ上のアドレスをマ
イクロプログラムトレース手段に書き込み、該マイクロ
プログラムのトレース時は、マイクロプログラムトレー
ス手段のデータによりトレースを行なうように構成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロプログラ
ムメモリを内蔵したマイクロプログラム制御装置のトレ
ース方式に関する。

【０００２】近年、高性能で安価なマイクロプロセッサ
が容易に入手できるようになってきており、かかる、マ
イクロプロセッサを各種通信装置、情報処理装置に使用
することにより、高機能を備えた通信装置、情報処理装
置を経済的に実現しようとしている。

【０００３】かかる通信装置、情報処理装置では、装置
の全体の制御を行なうマイクロプロセッサをソフトプロ
グラムで制御を行なうが、実際の装置内での動作は、ソ
フトプログラムの動作をさらに、細かく展開したマイク
ロプログラムが指示された動作を実行する。

【０００４】図１２はプログラム制御とマイクロプログ
ラム制御を説明する図である。プログラムは主記憶装置
４００に書き込まれており、その中の指定された範囲の
プログラムがキャッシュメモリ３２０に展開される。

【０００５】ロケーションレジスタ(Location Registe
r、図中ＬＲと示す) ３３１の発生するアドレスで指定
される命令データＣＭＤを取り出す。このとき、メモリ
アドレスレジスタ(Memory Address Register、図中ＭＡ
Ｒと示す) ３３２の発生するアドレスはオペランドデー
タのメモリアドレスを指示するものであり、ＯはＯＲ回
路である。

【０００６】取り出された命令データＣＭＤはマイクロ
プログラムシーケンサ２２０に入力され、マイクロプロ
グラムシーケンサ２２０のマイクロプログラムロケーシ
ョンレジスタ(Micro Program Location Register、図中
μＰＬＲと示す) ２２０ａは命令データＣＭＤに対応す
るマイクロプログラムが書き込まれているマイクロプロ
グラムメモリ２１０のアドレスを出力し、命令実行部２
３０ａはマイクロプログラムメモリ２１０の指定のアド
レスのマイクロプログラムを取り出し、指定された動作
を行なう。

【０００７】例えば、ソフトプログラムをマイクロプロ
グラムとして展開して実行する例を示す。 ソフトプログラムの１命令 「主記憶装置Ｘ番地のデータとレジスタＡを加算した結
果をレジスタＢに格納せよ。」 マイクロプログラム 主記憶装置Ｘ番地のデータをロードして、ワークレ
ジスタＣに格納せよ。

【０００８】 ワークレジスタＣのデータとレジスタ
Ａの値を演算器に入力し加算せよ。 加算した結果をレジスタＢに格納せよ。 このように、マイクロプログラムはハードウェアの制御
を直接的に行なうものであるので、マイクロプログラム
のトレースを行なうことにより、ハードウェアの動作を
詳細に分析することができ、ハードウェアのデバックに
有効である。

【０００９】かかるマイクロプログラムトレースを容易
に行なうことのできるトレース方式が要求されている。

【００１０】

【従来の技術】図１３は従来例（１）を説明する図を示
す。図中の１０はマイクロプログラムシーケンサ２２
０、制御回路２３１、演算回路２３２から構成されるマ
イクロプログラム制御装置であり、２１１はマイクロプ
ログラムが格納されているマイクロプログラム記憶装置
である。

【００１１】かかる構成において、マイクロプログラム
シーケンサ２２０は、指定の処理を実行するためにマイ
クロプログラム記憶装置２１１のマイクロプログラムを
取り出し、制御回路２３１へ渡し、演算回路２３２で指
定の動作を実行する。

【００１２】ここで、マイクロプログラムのトレースを
行なうには、外付けのマイクロプログラムトレース装置
１１２を接続し、マイクロプログラムが実行されるごと
に、マイクロトレースアドレス発生回路１２３の発生す
るアドレスに、実行されたマイクロプログラムのアドレ
スを書き込んでゆく。

【００１３】図１４は従来例（２）を説明する図を示
す。図中のマイクロプログラム制御装置１００の構成
は、従来例（１）で説明したマイクロプログラム記憶装
置２１１をマイクロプログラムメモリ２１０として集積
回路の中に取り込んだものである。動作はマイクロプロ
グラムシーケンサ２２０がマイクロプログラムメモリ２
１０に格納されたマイクロプログラムを取り出して制御
回路２３１に渡すことにより指定の動作を実行する。

【００１４】

【発明が解決しようとする課題】上述の従来例（１）で
は、マイクロプログラム制御装置１０がマイクロプログ
ラムを実行する度に、外付けのマイクロプログラムトレ
ース装置１１２に、実行したマイクロプログラムのアド
レスを書き込んで行くので、処理速度が遅い場合は問題
がないが、高速動作が要求される場合には、このような
外部装置とのデータのやり取りが処理速度を早くするた
めの制約条件となる。

【００１５】また、従来例（２）の構成では、マイクロ
プログラム制御そのものは、高速で実行することは可能
であるが、実行したマイクロプログラムのアドレスを外
部に出力することができないので、マイクロプログラム
のトレースを行なうことができない。

【００１６】本発明は、マイクロプログラムメモリを内
蔵したマイクロプログラム制御装置において、マイクロ
プログラムトレースを容易に実行できるトレース方式を
実現しようとする。

【００１７】

【課題を解決するための手段】図１は本発明の第１の原
理を説明する図である。図中の１０はマイクロプログラ
ムを格納しているマイクロプログラムメモリ２１０と、
マイクロプログラムメモリ２１０の所定のアドレスのマ
イクロプログラムを取り出し、シーケンス制御を行なう
マイクロプログラムシーケンサ２２０と、各種制御、演
算を行なう制御部２３０から構成されるマイクロプログ
ラム制御装置である。

【００１８】また、１００は本発明によりマイクロプロ
グラム制御装置１０の内部に設けるマイクロプログラム
トレース手段１００である。かかる構成において、マイ
クロプログラムシーケンサ２２０はマイクロプログラム
メモリ２１０の所定のアドレスのから実行すべきマイク
ロプログラムを取り出し、そのマイクロプログラムを制
御部２３０に出力し、指定の動作を行なう。このとき、
マイクロプログラムシーケンサ２２０が出力したアドレ
スをマイクロプログラムトレース手段１００に順次書き
込んで行く。

【００１９】マイクロプログラムトレースを行なう場合
は、マイクロプログラムトレース手段１００に書き込ま
れたデータを取り出すことによりマイクロトレースを容
易に行なうことが可能となる。

【００２０】図２は本発明の第２の原理を説明するブロ
ック図である。図中の１０はマイクロプログラム制御装
置であり、第２発明ではマイクロプログラムが書き込ま
れたメモリをリード／ライト可能なマイクロプログラム
メモリ２１０Ａとリード／ライト不可能なマイクロプロ
グラムメモリ２１０Ｂから構成し、さらに、マイクロプ
ログラムメモリ２１０Ａへのリード／ライト制御を行な
うマイクロプログラム制御部２１０Ｃを設けたものであ
る。

【００２１】かかる構成により、ソフト命令により、マ
イクロプログラム制御部２１０Ｃへ一旦、主記憶装置の
データを書き込み、マイクロプログラム制御部２１０Ｃ
へ書き込まれたデータをマイクロプログラムメモリ２１
０Ａに書き込む。かかる処理により、マイクロプログラ
ムメモリ２１０Ａ上のデータを図示省略の主記憶装置上
のデータ内容に容易に変更することができる。

【００２２】

【発明の実施の形態】図３は本発明の実施の形態（１）
を説明する図である。図中の１０はマイクロプログラム
制御装置であり、原理図で説明したマイクロプログラム
トレース手段１００を、実行したマイクロプログラムの
アドレスを書き込むマイクロプログラムトレースメモリ
１１０と、その際の書込みアドレスを指定するマイクロ
トレースアドレス発生回路１２０から構成し、制御部２
３０を制御回路２３１と演算回路２３２で構成した例で
ある。

【００２３】図において、マイクロプログラムシーケン
サ２２０はマイクロプログラムのアドレスを出力し、マ
イクロ命令動作実行のシーケンス制御を行なう。制御回
路２３１はマイクロプログラムシーケンサ２２０の指定
したアドレスのマイクロプログラムをマイクロプログラ
ムメモリ２１０から受け取り、主記憶装置（図示省略）
アクセス、チャネル制御装置（図示省略）アクセス等の
各種制御を行なう。

【００２４】また、演算回路２３２は各種レジスタ（図
示省略）に書き込まれたデータの演算を行なうものであ
る。マイクロプログラムメモリ２１０はＲＯＭあるいは
ＲＡＭで構成されており、マイクロプログラムトレース
メモリ１１０はＲＡＭで構成されており、マイクロプロ
グラムが実行されるごとに、そのマイクロプログラムが
書き込まれているマイクロプログラムメモリ２１０上の
アドレスを書き込まれる。書き込みが一巡して、アドレ
スが「０」に戻った場合は順次書き込まれたデータを更
新して行く。マイクロトレースアドレス発生回路１２０
は、例えば、カウンタで構成されるものであり、マシン
サイクルごとにカウントアップすることより、データを
書き込むマイクロプログラムトレースメモリ１１０のア
ドレスを指定する。

【００２５】このようにして、マイクロプログラムトレ
ースメモリ１１０に実行したマイクロプログラムのマイ
クロプログラムメモリ２１０上でのアドレスを格納して
おき、マイクロプログラムのトレースを行なう場合、マ
イクロプログラムトレースメモリ１１０の内容を読み出
すことにより、容易にマイクロプログラムのトレースを
行なうことができる。

【００２６】図４は本発明の実施の形態（２）を説明す
る図である。図の構成は図２で制御した実施の形態
（１）の構成にトレース結果を出力する指示を行なうト
レースデータ出力制御部１１１と、トレースデータを書
き込む主記憶装置４００を追加したものである。

【００２７】図５は本発明の実施の形態（２）のフロー
チャートを示す。以下フローチャートのステップ（以下
Ｓと略称する）ごとに動作を説明する。また、図中のＣ
ＭＤはマイクロプログラムトレースデータを主記憶装置
４００に出力するコマンドであり、その中にデータ書き
込む主記憶装置４００のアドレスが指定される。

【００２８】Ｓ１；マイクロプログラムのトレースをス
トップする。（ストップの指示は図５にて説明する。） Ｓ２；トレースデータ書き込む主記憶装置４００のアド
レスは出力コマンドＣＭＤ中に指定されているので、こ
のアドレスをＭＡＲ(Main Memory Access Address Regi
ster、図示省略）) に書き込む。

【００２９】Ｓ３；マイクロプログラムトレースメモリ
１１０のデータをＭＢＲ(Main Memory Buffer Registe
r、図示省略) に書き込む。 Ｓ４；ＭＡＲで指定された主記憶装置４００のアドレス
にＭＢＲのデータを書き込む。

【００３０】Ｓ５；すべてのマイクロトレースメモリ１
１０上のデータを出力を完了したか否かを判定する。 Ｓ６；Ｓ５で出力完了の場合は次のマイクロトレースを
再開する。

【００３１】Ｓ７；Ｓ５で出力が完了していない場合
は、ＭＡＲの内容を「＋１」、マイクロプログラムトレ
ースメモリ１１０からデータを取り出すアドレスを「＋
１」してＳ３に戻る。

【００３２】図６は本発明の実施の形態（３）を説明す
る図である。図はマイクロトレースのスタート／ストッ
プをソフト命令により制御可能とする構成を示す。マイ
クロトレースアドレス発生回路１２０はトレースアドレ
スを発生するトレースアドレスカウンタ１２１とマイク
ロプログラムトレースメモリ１１０への書き込みを制御
するライトイネーブル信号ＷＥを発生するマイクロトレ
ース制御回路１２２から構成されている。

【００３３】ここで、ソフト命令によりリード／ライト
可能なマイクロトレース制御レジスタ５００の１ビット
を制御ビットとして、トレースアドレスカウンタ１２１
のＥＮ端子および、マイクロトレース制御回路１２２の
出力するＷＥ信号を一方の入力とするＡＮＤ回路Ａの他
方の端子に入力し、ＡＮＤ回路ＡでＷＥ信号を制御する
ことにより、ソフト命令でスタート／ストップが可能と
なる。

【００３４】また、マイクロトレース制御レジスタ５０
０をマイクロ命令で制御できるフリップフロップ回路で
構成し、マイクロプログラム制御とすることも可能であ
る。図７は本発明の実施の形態（４）を説明する図であ
る。図はソフト命令で指定するアドレスでマイクロトレ
ースをストップするためのトレースストップアドレスレ
ジスタ５１０と、実行されたマイクロプログラムのアド
レスとトレースストップアドレスレジスタ５１０のデー
タとを比較する比較器６００を設けた構成を示す。

【００３５】図において、トレースストップアドレスレ
ジスタ５１０には、トレースをストップするアドレスを
書き込むとともに、その中の１つのビットをトレース開
始指示ビットＴＳＢ、次のビットをマイクロトレースメ
モリ１１０に格納するデータを、前方処理とするか、後
方処理とするかを指定する書込み指示部ＦＢとして使用
する。また、ＦＤはトレース開始指示ビットＴＳＢの立
ち上がり部分を検出するための前端微分回路である。

【００３６】例えば、トレースストップアドレスレジス
タ５１０の開始指示ビットが「１」になると、フリップ
フロップ回路Ｆ１がリセットされ、ＡＮＤ回路Ａ４に一
方の端子には「１」が入力され、他方の端子には、前処
理指定する「１」が入力されると、その出力が「０」と
なり、ＡＮＤ回路Ａ４を通して、トレースアドレスカウ
ンタ１２１を動作状態となり、トレースアドレスカウン
タ１２１の出力するアドレスにマイクロプログラムのア
ドレスを書き込んでゆく。そして、比較器６００の出力
「１」で、フリップフロップ回路Ｆ１がセットされ、Ａ
ＮＤ回路Ａ４の出力が「０」となるので、そのアドレス
でマイクロトレースが停止する。

【００３７】逆に、前処理を指定する「１」が入力され
た場合は、比較器６００の出力「１」で、フリップフロ
ップ回路Ｆ２がセットされトレースが開始される。この
ようにして、トレースアドレスカウンタ１２１がカウン
トアップして行き、指定のカウント値で出力されるキャ
リィアウト信号ＣＯでフリップフロップ回路Ｆ２がリセ
ットされ、トレースアドレスカウンタ１２１に入力され
るイネーブル信号ＥＮが「０」となるので、そこで、マ
イクロトレースがストップする。

【００３８】図８は本発明の実施の形態（４）の動作を
説明する図であり、（Ａ）は前方トレースの動作を示
す。ここでは、マイクロトレースアドレスとトレースス
トップアドレスレジスタ５１０の内容を比較器６００で
比較し、一致するとその出力が「１」となり、その出力
でライトイネーブル信号ＥＮを「０」として、書き込み
動作を停止する。

【００３９】（Ｂ）は後方トレースの動作を示し、マイ
クロトレースアドレスとトレースストップアドレスレジ
スタ５１０の内容を比較器Ｃで比較し、一致するとその
出力が「１」となり、その出力でライトイネーブル信号
ＥＮを「１」として、書き込み動作を開始する。トレー
スアドレスカウンタ１２１が指定のカウント値で出力す
るキャリィアウト信号ＣＯでライトイネーブル信号ＥＮ
を「０」として書込み動作を停止する。

【００４０】図９は本発明の実施の形態（５）を説明す
る図である。図の構成はマイクロトレースメモリのリー
ド／ライトを行なうアドレスを指定するマイクロトレー
スアドレスレジスタ５２０と、マイクロトレースメモリ
１１０のデータを読み出すためのマイクロトレースデー
タレジスタ５３０を設けたものである。

【００４１】この構成のマイクロトレースアドレスレジ
スタ５２０と、マイクロトレースデータレジスタ５３０
はソフト命令でリード／ライト可能なレジスタであり、
マイクロトレースメモリ１１０の読み出しを行なう場合
は、指定のビットが「１」となる。

【００４２】マイクロトレースを実行しているときは、
マイクロトレースメモリ１１０の指定のビットが「０」
であり、ＡＮＤ回路Ａ１、ＯＲ回路Ｏ１を通して出力さ
れるアドレスに入力端子ＤＡｉから入力したデータが書
き込まれる。マイクロトレースメモリ１１０の指定のビ
ットが「１」となり、読み取りが指示されると、マイク
ロトレースアドレスレジスタ５２０の指定するマイクロ
トレースメモリ１１０のアドレスのデータが出力端子Ｄ
Ａｏから出力されマイクロトレースデータレジスタ５３
０に書き込まれる。このマイクロトレースデータレジス
タ５３０はソフト命令でリード／ライト可能であるの
で、ソフト命令で簡単に、マイクロトレースメモリ１１
０の内容をチェックすることが可能となる。

【００４３】図１０は本発明の実施の形態（６）を説明
する図である。図の構成は、アクセスを行なう対象のデ
ータとして、マイクロプログラムアドレスＣＭＡ、マイ
クロトレースメモリアドレスＴＭＡ、トレースメモリデ
ータＭＴＤの３つがあり、ソフトウェアでアクセス可能
なレジスタが２個しかないような場合は、マイクロトレ
ースアドレスレジスタ５２０に切替えビットを設け、切
替えビットによりセレクタ（図中ＳＥＬと示す）Ｓ１を
切り替えることにより、２種のデータにアクセス可能と
したものである。

【００４４】さらに、図示省略の主記憶装置アクセス等
のウエイト中ではＮＯＰアドレスを出力している。この
ため、ウエイトが多い場合には、目的とする近傍のデー
タが取り出せなくなる可能性がある。そこで、本来トレ
ースしたい部分を多くトレースできるように、マイクロ
トレースアドレスレジスタ５２０にＮＯＰの場合は、ト
レースを行なわないように指定するビットを設けること
も可能である。

【００４５】図１１は本発明の実施の形態（７）を説明
する図である。図の構成は、マイクロプログラムメモリ
２１０をリード／ライト可能なマイクロプログラムメモ
リ２１０Ａとリード／ライト不可能なマイクロプログラ
ムメモリ２１０Ｂとから構成したものである。また、５
４０はマイクロアドレスレジスタ、５５０はマイクロデ
ータレジスタ、Ａ１〜Ａ４はＡＮＤ回路、Ｏ１〜Ｏ２は
ＯＲ回路である。

【００４６】図において、マイクロデータレジスタ５５
０上のデータをマイクロアドレスレジスタ５４０の発生
するマイクロプログラムメモリ２１０Ａのアドレスに書
き込む。また、書き込んだあとは、マイクロプログラム
シーケンサ２２０の発生するアドレスにしたがってマイ
クロプログラムがマイクロプログラムメモリ２１０Ａ、
マイクロプログラムメモリ２１０Ｂから取り出され指定
の動作を実行する。

【００４７】また、逆に、マイクロアドレスレジスタ５
４０で指定されるアドレスのデータを読み取ってマイク
ロデータレジスタ５５０に書き込むことも可能である。
この場合のマイクロプログラムメモリ２１０Ａへのリー
ド／ライトを行なうマイクロ命令はリード／ライト不可
能なマイクロプログラムメモリ２１０Ｂへ書き込んでお
く。

【００４８】また、マイクロプログラムメモリデータス
トア命令を設けることにより、図示省略の主記憶装置上
の値にマイクロプログラムを変更することも可能であ
る。かかる構成により、ソフト命令により、マイクロプ
ログラムを主記憶装置上の内容に変更することが可能と
なる。

【００４９】

【発明の効果】本発明によれば、マイクロプログラムメ
モリを内蔵したマイクロプログラム制御装置において、
専用のトレース装置がなくとも、オンライン上で容易に
マイクロプログラムのトレースが可能となるトレース方
式を実現することができる。

【００５０】また、マイクロプログラムメモリをリード
／ライト可能なメモリで構成することにより、マイクロ
プログラムの変更／追加を簡単に行なうことが可能とな
る。

【図面の簡単な説明】

【図１】 本発明の第１の原理を説明する図

【図２】 本発明の第２の原理を説明する図

【図３】 本発明の実施の形態（１）を説明する図

【図４】 本発明の実施の形態（２）を説明する図

【図５】 本発明の実施の形態（２）のフローチャート

【図６】 本発明の実施の形態（３）を説明する図

【図７】 本発明の実施の形態（４）を説明する図

【図８】 本発明の実施の形態（４）の動作を説明する
図

【図９】 本発明の実施の形態（５）を説明する図

【図１０】 本発明の実施の形態（６）を説明する図

【図１１】 本発明の実施の形態（７）を説明する図

【図１２】 プログラム制御とマイクロプログラムプロ
グラム制御を説明する図

【図１３】 従来例（１）を説明する図

【図１４】 従来例（２）を説明する図

【符号の説明】

１０ マイクロプログラム制御装置 １００ マイクロプログラムトレース手段 １１０ マイクロプログラムトレースメモリ １１１ トレースデータ出力制御部 １１２ マイクロプログラムトレース装置 １２０、１２３ マイクロトレースアドレス発生回路 １２１ トレースアドレスカウンタ １２２ マイクロトレース制御回路 ２１０、２１０Ａ、２１０Ｂ マイクロプログラムメモ
リ ２１１ マイクロプログラム記憶装置 ２１０Ｃ マイクロプログラム制御部 ２２０ マイクロプログラムシーケンサ ２２０ａ マイクロプログラムロケーションレジスタ ２３０ 制御部 ２３０ａ 命令実行部 ２３１ 制御回路 ２３２ 演算回路 ３１０ メモリアクセス部 ３２０ キャッシュメモリ ３３０ アドレス発生部 ３３１ ロケーションレジスタ ３３２ メモリアドレスレジスタ ４００ 主記憶装置 ５００ マイクロトレース制御レジスタ ５１０ トレースストップアドレスレジスタ ５２０ マイクロトレースアドレスレジスタ ５３０ マイクロトレースデータレジスタ ５４０ マイクロアドレスレジスタ ５５０ マイクロデータレジスタ ６００ 比較器 Ａ、Ａ１〜Ａ６ ＡＮＤ回路 Ｏ１〜Ｏ３ ＯＲ回路 ＦＤ 前端微分回路 ＳＥＬ１、ＳＥＬ２ セレクタ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 マイクロプログラムメモリを内蔵したマ
   イクロプログラム制御装置において、 マイクロプログラムが実行されたとき、該マイクロプロ
   グラムのマイクロプログラムメモリ上のアドレスを書き
   込むマイクロプログラムトレース手段を設け、 マイクロプログラムを実行する度に、該マイクロプログ
   ラムのマイクロプログラムメモリ上のアドレスを前記マ
   イクロプログラムトレース手段に書き込み、該マイクロ
   プログラムのトレース時は、前記マイクロプログラムト
   レース手段のデータによりトレースを行なうことを特徴
   とするマイクロプログラム制御装置のトレース方式。
2. 【請求項２】 請求項１記載のマイクロプログラム制御
   装置のトレース方式において、 前記マイクロプログラムトレース手段のデータを、該マ
   イクロプログラム制御装置の外部に設けられた主記憶装
   置の所定のアドレスに出力するトレースデータ出力制御
   部を設け、 該マイクロプログラムのトレース時は、前記トレースデ
   ータ出力制御部からの制御により、前記マイクロプログ
   ラムトレース手段の内容を、該マイクロプログラム制御
   装置の外部に設けられた主記憶装置の所定のアドレスに
   出力し、トレースを行なうことを特徴とするマイクロプ
   ログラム制御装置のトレース方式。
3. 【請求項３】 請求項１記載のマイクロプログラム制御
   装置のトレース方式において、 前記マイクロプログラムトレース手段への書き込み動作
   のスタート／ストップを制御する書込み制御手段を設
   け、 前記書込み制御手段で前記マイクロプログラムトレース
   手段への書き込み動作のスタート／ストップを制御する
   ことを特徴とするマイクロプログラム制御装置のトレー
   ス方式。
4. 【請求項４】 請求項３記載のマイクロプログラム制御
   装置のトレース方式において、 前記書込み制御手段をソフト命令でスタート／ストップ
   を設定可能なマイクロトレース制御レジスタで構成した
   ことを特徴とするマイクロプログラム制御装置のトレー
   ス方式。
5. 【請求項５】 請求項１記載のマイクロプログラム制御
   装置のトレース方式において、 前記マイクロプログラムのアドレスを指定するトレース
   ストップアドレスレジスタと、 前記トレースストップアドレスレジスタで指定されたア
   ドレスの前方部／後方部の書込みを指示する書込み指定
   部を設け、 マイクロプログラムを実行し、前記トレースストップア
   ドレスレジスタで指定されたアドレスと実行中のマイク
   ロプログラムのアドレスが一致した場合、書込み指示部
   が前方書込みを指示した場合は、その時点で書込みを停
   止し、書込み指示部が後方書込みを指示した場合は、そ
   の時点から書込みを開始することを特徴とするマイクロ
   プログラム制御装置のトレース方式。
6. 【請求項６】 請求項１記載のマイクロプログラム制御
   装置のトレース方式において、 前記マイクロプログラムトレース手段のデータを書き込
   むマイクロトレースデータレジスタを設け、 前記マイクロプログラムトレース手段のデータをマイク
   ロトレースデータレジスタに書き込み、ソフト命令でマ
   イクロトレースデータレジスタのデータを出力し、トレ
   ースを行なうことを特徴とするマイクロプログラム制御
   装置のトレース方式。
7. 【請求項７】 マイクロプログラムメモリを内蔵したマ
   イクロプログラム制御装置において、 前記マイクロプログラムメモリをリード／ライト可能な
   マイクロプログラムメモリとリード／ライト不可能なマ
   イクロプログラムメモリから構成し、 ソフト命令により、主記憶装置上のデータ内容に変更す
   ることを特徴とするマイクロプログラム制御装置のトレ
   ース方式。