JPH1022224A

JPH1022224A - 化合物半導体エピタキシャルウエハ

Info

Publication number: JPH1022224A
Application number: JP17672596A
Authority: JP
Inventors: Takashi Udagawa; 隆宇田川
Original assignee: Showa Denko KK
Current assignee: Resonac Holdings Corp
Priority date: 1996-07-05
Filing date: 1996-07-05
Publication date: 1998-01-23
Anticipated expiration: 2016-07-05
Also published as: JP3152152B2

Abstract

(57)【要約】【課題】高温で消失しない低温緩衝層を形成すること
により、結晶性に優れかつ連続したIII 族窒化物半導体
のエピタキシャル薄膜を成長し、それによって特性に優
れる化合物半導体素子を提供する。【解決手段】結晶基板と、該結晶基板上に低温で成長
されるIII 族窒化物半導体からなる低温緩衝層と、該低
温緩衝層上に高温で成長されるIII 族窒化物半導体から
なるエピタキシャル層とを備えた化合物半導体エピタキ
シャルウエハにおいて、該低温緩衝層の結晶基板との界
面近傍の領域を単結晶とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、低温で成長される
III 族窒化物半導体からなる緩衝層を備えた化合物半導
体エピタキシャルウエハに係わり、特に、低温で成長さ
れるIII 族窒化物半導体からなる緩衝層を備えた、基板
とエピタキシャル層が格子不整合であるIII 族窒化物半
導体のエピタキシャルウエハに関する。

【０００２】

【従来の技術】窒化ガリウム（ＧａＮ）や窒化アルミニ
ウム（ＡｌＮ）や窒化インジウム（ＩｎＮ）、あるいは
それらの混合組成物等のIII 族窒化物半導体は、従来か
ら、電界効果型トランジスタ（ＦＥＴ）や発光ダイオー
ド（ＬＥＤ）等の半導体素子の材料となっている。III
族窒化物半導体エピタキシャルウエハの結晶基板には、
一般にα−アルミナ単結晶（サファイア）、炭化珪素
（ＳｉＣ）や酸化亜鉛（ＺｎＯ）などが利用される。こ
れらの基板とエピタキシャル層を構成するIII 族窒化物
半導体とは、格子定数を異にする。そのため、III 族窒
化物半導体のエピタキシャル層は総じて基板に対して格
子不整合系構造となる。

【０００３】III 族窒化物半導体エピタキシャルウエハ
の作製においては、格子不整合の関係にある結晶基板上
に、結晶性に優れる連続したエピタキシャル薄膜を形成
するのは容易でないため、通常、基板上に低温で緩衝層
を成長させ、その後エピタキシャル層を成長する技術が
用いられる。この緩衝層は、III 族窒化物からなるエピ
タキシャル層の成長が通常行われるおよそ１０００℃に
比較すれば低温である４００℃〜８００℃で成長される
ため、低温緩衝層と呼称されている。低温緩衝層は基板
とIII 族窒化物半導体からなるエピタキシャル層との格
子不整合を緩和し、連続性のあるエピタキシャル薄膜を
形成するために設けられるものである。

【０００４】III 族窒化物半導体エピタキシャルウエハ
の低温緩衝層はＡｌ_x Ｇａ_1-x Ｎ（０≦ｘ≦１）からな
るのが一般的である（特開平２−２２９４７６号公報、
特開平４−２９７０２３号公報、特開平５−４１５４１
号公報及び特開平６−１５１９６２号公報）。その膜厚
は、狭い範囲に限定されており、具体的には、１００〜
５００オングストロームと薄いものである（特開平２−
２２９４７６号公報）。また、従来の低温緩衝層は非晶
質（アモルファス）から構成されている（特開平６−１
５１９６２号公報）。或いは、非晶質の中に微結晶また
は多結晶が疎らに散在した状態のものである（特開平２
−２２９４７６号公報）。すなわち、従来の低温緩衝層
は、約１０００℃を越える高温で形成される一般的なII
I 族窒化物単結晶の緩衝層とは、成長温度のみならず結
晶学的な形態も異にするものであった。

【０００５】

【発明が解決しようとする課題】半導体素子に用いられ
るIII 族窒化物半導体のエピタキシャル層は、この低温
緩衝層上におよそ１０００℃の高温で形成される。従来
の非晶質からなる低温緩衝層が擁している問題点は、エ
ピタキシャル層の成長温度への昇温過程に於ける、低温
緩衝層の熱解離に基づく分解にあった。非晶質からなる
低温緩衝層の熱解離に基づく分解は、非晶質を構成する
原子の相互間の結合力が弱いために生じる。結晶基板上
に堆積した低温緩衝層の一部が消失すれば、その部分で
は結晶基板が露出する。この様に結晶基板の表面が不均
一に露呈している状態にあれば、格子不整合であるIII
族窒化物半導体エピタキシャル薄膜の均一な成長は達成
されない。すなわち、低温緩衝層が残存する領域では、
III 族窒化物半導体のエピタキシャル薄膜の２次元的成
長が促進されるが、基板表面が露呈した領域では、島状
の成長核が孤立して成長するのみとなり、結果として成
長島相互の合体が不完全となるため、連続性のある薄膜
は得られない。この様な場合、エピタキシャル薄膜には
開口部を略六角形状とするピット（細孔）や略六角形状
の平板が重層した如くの突起が認められる。このような
不連続なエピタキシャル薄膜からなるIII 族窒化物半導
体を用いて作られた半導体素子は、特性に異常を生ず
る。例えばＬＥＤにあっては整流特性等に異常が生じ
る。

【０００６】上述の如く、従来は、III 族窒化物半導体
のエピタキシャルウエハにおいて、低温緩衝層の部分的
な消失による基板表面の被覆の不均一性が、その上に堆
積するエピタキシャル薄膜の表面モフォロジーの悪化を
招いていた。本発明の目的は、高温での熱解離に対して
耐性を有する低温緩衝層の結晶学的な構成要件に関する
知見に基づき、高温で消失しない低温緩衝層を形成する
ことにより、結晶性に優れかつ連続したIII 族窒化物半
導体のエピタキシャル薄膜を成長し、それによって特性
に優れる化合物半導体素子を提供することにある。

【０００７】

【課題を解決するための手段】本発明は、結晶基板と、
該結晶基板上に低温で成長されるIII 族窒化物半導体か
らなる低温緩衝層と、該低温緩衝層上に高温で成長され
るIII 族窒化物半導体からなるエピタキシャル層とを備
えた化合物半導体エピタキシャルウエハにおいて、該低
温緩衝層の結晶基板との界面近傍の領域が単結晶である
ことを特徴とする。

【０００８】本発明に係わる低温緩衝層は、低温で成長
した状態における結晶基板との界面近傍の領域の結晶構
造に特徴を有する。すなわち、本発明に係わる低温緩衝
層は、低温において緩衝層を成長した状態で、緩衝層の
結晶基板との界面近傍の領域に単結晶層を配置すること
を特徴とする。単結晶からなる層は高温環境下に於いて
も、非晶質からなる層とは異なり容易に熱解離を起こさ
ない。これは単結晶であるが故に、非晶質に比較すれ
ば、構成原子相互の結合力が遥かに強いからである。従
って、本発明によれば、低温において緩衝層を成長した
状態で、基板との界面近傍の領域に単結晶層を配置し、
基板の表面を被覆することによって、エピタキシャル層
を堆積するために必要な高温環境下にあっても基板表面
には単結晶層が残存するようにすることができるため、
基板表面が部分的に露呈する従来の不具合を回避でき
る。このように、高温に於いても基板表面に均等に残存
する単結晶層は、表面状態に優れるエピタキシャル薄膜
をもたらすものである。

【０００９】

【発明の実施の形態】本発明に係わる低温緩衝層は、一
般式Ａｌ_x Ｇａ_y Ｉｎ_z Ｎ（ｘ＋ｙ＋ｚ＝１、０≦
ｘ，ｙ，ｚ≦１）で表されるIII 族窒化物半導体からな
る。上記の材料から構成される低温緩衝層は、サファイ
ア等のIII 族窒化物半導体エピタキシャルウエハ用とし
て周知の基板上に堆積する。結晶基板としては、サファ
イアの他、ハフニウム（Ｈｆ）等の金属製材料やヒ化ガ
リウム（ＧａＡｓ）やリン化ガリウム（ＧａＰ）等の面
心立方格子構造の III−Ｖ族化合物半導体結晶、若しく
はシリコン（Ｓｉ）等の元素（単体）半導体結晶も用い
ることができる。或いは、ＧａＮとの格子不整合度が
０．５％未満と小さいリチウム（Ｌｉ）とガリウム（Ｇ
ａ）或いはＬｉとアルミニウム（Ａｌ）との酸化物であ
るＬｉ₂ＧａＯ₃ やＬｉ₂ ＡｌＯ₃ 等も基板として使用
できる。半導体からなる結晶基板については導電形は不
問である。また、基板表面をなす結晶面の面方位やオフ
カット（ミスオリエンテーション角度）等の仕様は、低
温緩衝層の成長方式や成長条件に鑑みて適宣、選択すれ
ば良い。

【００１０】本発明に係わる低温緩衝層は、有機金属化
合物気相成長法（ＭＯＣＶＤ法）により成長することが
できる。常圧のＭＯＣＶＤ法により、本発明に係わる低
温緩衝層を成長するためには、成長温度、成長速度およ
び供給原料のＶ／III 比（成長雰囲気に供給されるＶ族
原料ガスとIII 族原料ガスの比率）を次のように設定す
ることが好ましい。

【００１１】本発明に係わる低温緩衝層の成長温度は概
ね、４００℃を越える温度とする必要がある。しかし、
成長温度が約５００℃を越えると低温緩衝層の表面に突
起が生成し、表面状態は劣化する。従って、成長に用い
る装置に依存して最適温度範囲には多少の変動は有るも
のの、低温緩衝層の成長温度は４００℃以上４８０℃以
下の範囲に設定することが好ましい。

【００１２】また、本発明の低温緩衝層を成長するため
には、緩衝層の成長速度を毎分１ｎｍ以下にすることが
好ましい。成長速度をこのように小さく設定すること
は、基板を成長温度に時間的に長く保持することを意味
している。このため、低温緩衝層を形成する原料分子の
基板表面でのマイグレーション（ｍｉｇｒａｔｉｏｎ）
が促進され、基板表面に吸着した原料分子の再配列の機
会を増すなど単結晶層の形成に効力を発揮すると考えら
れる。

【００１３】さらに、成長雰囲気に供給されるＶ族原料
ガスとIII 族原料ガスの比率、いわゆるＶ／III 比は、
従来のＭＯＣＶＤ法によるIII 族窒化物半導体の成長に
おいて用いられている値と比較して、高く設定すること
が好ましい。本発明者は、良好な低温緩衝層を成長する
ための条件について鋭意検討した結果、上記のように緩
衝層の成長速度を毎分１ｎｍ以下にするために、成長雰
囲気に供給されるIII族原料ガスの量を少なく設定した
場合においても、同時に供給するＶ族ガスの量は従来の
値と変えない方が、良好な低温緩衝層が安定して得られ
ることを見い出した。すなわち、本発明に係わる基板と
の界面近傍の領域を単結晶とする低温緩衝層を充分な安
定性をもって得るには、Ｖ／ III比は１．５×１０⁴ を
越える値に設定することが好ましい。

【００１４】上記のような成長条件を設定することによ
り、従来非晶質の緩衝層が形成されていた５００℃未満
の低い成長温度に於いても、本発明に係わる基板との界
面近傍の領域を単結晶とするIII 族窒化物半導体からな
る低温緩衝層を得ることが可能となった。但し、ＭＯＣ
ＶＤ法により形成されるIII 族窒化物半導体からなる低
温緩衝層の特性は、一般に成長に用いられる装置に大き
く依存する性質があるため、本発明の実施において上記
の成長条件は、用いる成長装置に合わせて適宜調整する
ことが必要である。また、本発明に係わる低温緩衝層
は、適当な成長条件を設定することにより、気相エピタ
キシー（ＶＰＥ）法や分子線エピタキシー（ＭＢＥ）法
によって形成することも可能である。

【００１５】また、基板表面を均等に低温緩衝層で被覆
するには、基板の表面の清浄化処理も必要である。表面
に遊離した酸素等が多く存在するサファイア基板の表面
上には、面積的に均一に低温緩衝層が成長し難い傾向が
ある。基板表面の清浄化処理には、水素等から構成され
る還元性雰囲気内で行われる公知のサーマルエッチング
法や、フッ化アンモニウム水溶液、王水等による湿式処
理を用いることができる。結晶基板表面の金属或いは非
金属不純物量を基にした清浄度は、オージェ電子分光法
（ＡＥＳ）や２次イオン質量分析法（ＳＩＭＳ）等の表
面分析手法などで評価できる。また、表面の酸化膜の有
無は反射電子線回折（ＲＨＥＥＤ）法などから評価でき
る。

【００１６】本発明において、低温緩衝層の結晶基板と
の界面近傍の領域を単結晶とする場合、該単結晶の層は
１原子層のみでも構わないが、高温での基板表面の露呈
をより安定に防止するためには、少なくとも数原子層以
上あることが好ましい。基板表面を被覆する単結晶層の
層数は、例えば透過電子顕微鏡（ＴＥＭ）を利用した断
面の観察から判断することができる。また、本願発明に
係わる低温緩衝層においては、界面近傍領域を越える、
即ち、低温緩衝層の層厚がより大きい領域では、多結晶
や非晶質が存在してもよい。すなわち、基板表面からの
距離が隔てられるに伴い、結晶基板の単結晶配列に基づ
く規則的な配列の影響が薄れるため、低温緩衝層の界面
近傍以外の領域には多結晶や非晶質が生成することがあ
るが、これらの多結晶や非晶質はその上に成長するIII
族窒化物半導体のエピタキシャル層には影響を与えな
い。

【００１７】本発明に係わる低温緩衝層の構成の概略を
図１に示す。図１において本発明に係わる低温緩衝層
（１０２）は基板（１０１）上に成長したものである。
低温緩衝層（１０２）の内、基板（１０１）との界面近
傍の領域は単結晶からなる単結晶層（１０３）である。
該単結晶層（１０３）の厚さは１原子層（およそ０．５
ｎｍ）以上あれば良い。好ましくは２〜２０ｎｍとす
る。この単結晶層（１０３）の厚さは、上述の成長条件
のもとで成長時間等を適宜設定することにより、制御す
ることが出来る。低温緩衝層（１０２）の内、単結晶か
らなる層を越える厚さの領域、すなわち単結晶層（１０
３）上には、非晶質（１０４）や多結晶（１０５）が生
成することがあるが、これらの非晶質や多結晶はその上
に成長するエピタキシャル層には影響を及ぼすものでは
ない。

【００１８】

【作用】従来の非晶質を主体とする低温緩衝層は、該低
温緩衝層上にエピタキシャル層を高温で成長するために
結晶基板を高温環境下に曝した場合には、ほとんどが揮
散してしまう。これは該低温緩衝層が単結晶となってい
ないために、構成原子の相互の結合力が弱く熱解離に対
して耐性が殆どないためである。これに対して本発明に
よれば、低温緩衝層に存する非晶質が熱解離して揮散し
ても、基板との界面には、単結晶からなる層が少なくと
も１原子層配置されているため、基板表面が露呈するこ
とは避けられる。単結晶からなる層は、非晶質層とは異
なり簡単には熱解離を生じないからである。このため本
発明に係わる低温緩衝層は、高温環境下での結晶基板の
表面の露呈を防止でき、その上に結晶性に優れかつ連続
したIII 族窒化物半導体のエピタキシャル薄膜を成長す
ることを可能にする。

【００１９】

【実施例】

（実施例）本発明に係わるIII 族窒化物半導体エピタキ
シャルウエハの概略の構成を図２に示す。図２に示すエ
ピタキシャルウエハは、ＭＯＣＶＤ法によって以下に述
べる手順により成長させた。

【００２０】低温緩衝層は、（０００１）Ｃ面を表面と
したサファイアを基板（１０１）として用いて成長させ
た。基板（１０１）の鏡面研磨された表面は、均一な低
温緩衝層の形成を促すために、成長開始前に以下の方法
により清浄化を施した。先ず、アセトンにより脱脂し、
水洗した後、高純度フッ化アンモニウム水溶液を使用し
て洗浄を施した。続いて超純水により水洗後、赤外線ラ
ンプにより加熱して乾燥させた。

【００２１】清浄化したサファイア基板（１０１）は、
ＭＯＣＶＤ成長炉内に室温で載置した。成長炉内を一
旦、ロータリポンプで真空に排気した後、炉内に高純度
の水素ガスを流し、水素ガスからなる雰囲気を形成し
た。基板（１０１）の温度を室温から１１００℃に抵抗
加熱法により昇温し、基板（１０１）を同温度に４０分
間保持し、サーマルクリーニングを施した。

【００２２】然る後、基板（１０１）の温度を４２０℃
に低下させた。温度が安定するに至る迄、約２５分間保
持した。その後、成長炉内に載置された基板表面へ向け
て先ず、アンモニア（ＮＨ₃ ）の供給を開始し、アンモ
ニアの供給を１０分間継続し、成長環境内をアンモニア
を含む雰囲気とした。その後、トリメチルガリウム（Ｇ
ａ（ＣＨ₃ ）₃ ）の供給を開始し、基板（１０１）上へ
のＧａＮからなる低温緩衝層（１０２）の常圧ＭＯＣＶ
Ｄ法による成長を実施した。トリメチルガリウムの炉内
への供給量は２．０×１０^-6ｍｏｌ／分とした。アンモ
ニアの供給量は毎分１リットルとした。この場合の原料
のＶ／III 比は、およそ２．２×１０⁴ であった。

【００２３】この条件下で２０分間、低温緩衝層（１０
２）の成長を実施した。低温緩衝層（１０２）の層厚は
１５ｎｍであった。すなわち、本実施例における低温緩
衝層の成長速度は、０．７５ｎｍ／ｍｉｎであった。ま
た、同一成長条件で得られた低温緩衝層の断面をＴＥＭ
により観察した結果から、低温緩衝層（１０２）の界面
より厚さ約１０ｎｍの領域は、単結晶からなっていた。
それより上方の領域はＧａＮの非晶質を主体として構成
される領域であった。

【００２４】その後基板の温度を上げて、低温緩衝層
（１０２）上に、１０００℃に於いて次のエピタキシャ
ル層を順次、積層させ、発光素子用のエピタキシャルウ
エハを構成した。（１）膜厚３μｍ、キャリア濃度２×１０¹⁸ｃｍ^-3の珪
素（Ｓｉ）をドープしたｎ形ＧａＮ高温緩衝層（１０
６）（２）膜厚０．７μｍ、キャリア濃度約６×１０¹⁷ｃｍ
^-3の亜鉛（Ｚｎ）とスズ（Ｓｎ）をドープしたｎ形Ｇａ
_0.95Ｉｎ_0.05Ｎ発光層（１０７）（３）膜厚０．６μｍ、キャリア濃度２×１０¹⁶ｃｍ^-3
のマグネシウム（Ｍｇ）をドープしたｐ形Ａｌ_0.05Ｇａ
_0.85Ｎ上部クラッド層（１０８）（４）膜厚０．３μｍ、キャリア濃度２×１０¹⁸ｃｍ^-3
のマグネシウム（Ｍｇ）をドープしたｐ形ＧａＮ層のコ
ンタクト層（１０９）この結果、コンタクト層（１０９）の表面には、開口部
を略六角形状とするピット（細孔）や六角形状の突起物
が殆ど認められず、平坦で平滑な表面となっていた。

【００２５】エピタキシャル層（（１０６）〜（１０
９））の形成後、低温緩衝層（１０２）の断面をＴＥＭ
により観察した結果、低温緩衝層（１０２）の低温での
形成時に低温緩衝層（１０２）の界面より厚さ約１０ｎ
ｍより上方の領域に存在した非晶質の大部分は、１００
０℃でのエピタキシャル層の形成後には消失していた。
また、ｎ形ＧａＮ高温緩衝層（１０６）の一部には紡錘
状の多結晶（１０５）も認められたが、これは非晶質中
に含まれていた多結晶が残存したものか、或いは非晶質
の一部が高温の環境下で結晶化したものと考えられる。

【００２６】図３及び図４に上記のエピタキシャルウエ
ハから製造した発光素子の平面及び断面概略図を各々示
す。上記のエピタキシャルウエハについて、エピタキシ
ャル層の一部を一般のフォトリソグラフィー技術等を利
用して深さ方向にエッチングで除去した後、コンタクト
層（１０９）及びｎ形ＧａＮ高温緩衝層（１０６）の表
面上にｐ形及びｎ形電極（（１１１）及び（１１０））
を形成し、その後、略正方形に切断して発光素子（ＬＥ
Ｄ）を製造した。このＬＥＤへ順方向電流を流したとこ
ろ青色の発光が得られた。発光の中心波長はおおよそ、
４４０ｎｍであった。半導体素子封止用の一般的なエポ
キシ樹脂でモールドした後に測定した発光出力は０．８
ミリワット（ｍＷ）程度であった。また、該発光素子の
電流−電圧（Ｉ−Ｖ）特性は正常な整流性を示し、順方
向電流を２０ミリアンペア（ｍＡ）とした際の順方向電
圧は３．６〜３．８Ｖ程度であった。また、逆方向に
１０μＡを流すのに必要な電圧は５Ｖ以上であった。

【００２７】（比較例）比較のため上記実施例とは低温
緩衝層を成長する条件を変えて、III 族窒化物半導体の
エピタキシャルウエハを作製した。すなわち、本比較例
においては低温緩衝層の成長温度を３９０℃とした。ま
た、低温緩衝層成長の際のＧａ（ＣＨ₃ ）₃ の供給量を
２．９×１０^-5ｍｏｌ／分とし、アンモニアの供給量を
毎分１リットルとした。この場合、Ｖ／III 比は１５４
０となる。また、低温緩衝層の成長時間は１０分とし
た。上記以外の成長条件は上に述べた実施例と同一にし
て低温緩衝層を成長した。本比較例で得られた低温緩衝
層の厚さはおよそ１４ｎｍであった。その後やはり上に
述べた実施例と同様にして、III 族窒化物半導体のエピ
タキシャル層を積層した。

【００２８】上記の条件下で形成された低温緩衝層の表
面は微分干渉光学顕微鏡による観察では金属性光沢を有
するものであった。また、一般的な走査電子顕微鏡（Ｓ
ＥＭ）を使用して表面を観察するために走査電子線を照
射中に、照射領域に在る厚さが約１４ｎｍの低温緩衝層
が揮散するほど、その膜質は軟弱であった。断面ＴＥＭ
による観察に依れば、低温緩衝層は、非晶質から構成さ
れており、微小な多結晶の粒状体の散在も認められた。
しかし、基板表面には単結晶層は存在していなかった。
これは、成長温度が上に述べた実施例と比較してより低
いためだと考えられる。従って、本比較例の低温緩衝層
は前記の実施例とは明らかに異なるものであった。

【００２９】低温緩衝層上には、実施例と同様のエピタ
キシャル層を堆積し、ＬＥＤ用のエピタキシャルウエハ
を形成した。このエピタキシャル層の最表層をなすコン
タクト層の表面状態を図５に模式的に示す。コンタクト
層表面（１０９）には、低温緩衝層が高温でエピタキシ
ャル層を形成するために基板を昇温する過程で消失し、
基板表面が露呈した領域に多く発生するピット（１１
２）や略六角形状の突起（１１３）が存在した。エピタ
キシャル層を順次剥離して各エピタキシャル層の表面状
態を観察したところ、同様のピットや突起物は低温緩衝
層の直上のＧａＮ高温緩衝層上に、既に出現していた。
多くのピットは、これより上方に在るエピタキシャル層
に貫通しており、このため、ｎ形発光層とｐ形上部クラ
ッド層とのｐｎ接合界面は乱雑であった。

【００３０】本比較例で得られたエピタキシャルウエハ
について、前述の実施例と同様にしてエピタキシャル層
の一部を一般のフォトリソグラフィー技術等を利用して
深さ方向にエッチングで除去した後、ｎ形及びｐ形電極
を形成してＬＥＤを製造した。該ＬＥＤは２０ｍＡ程度
の順方向電流の通電では明瞭な発光が確認されなかっ
た。また、素子のＩ−Ｖ特性は図６に示される如く、順
及び逆方向共にオーム性特性に近く、整流性を呈示して
いなかった。

【００３１】

【発明の効果】本発明によれば、結晶性に優れかつ連続
したIII 族窒化物半導体のエピタキシャル薄膜を有する
エピタキシャルウエハを得ることが出来る。このため、
電気的特性に優れる化合物半導体素子を得ることができ
る。なお本発明に係わる低温緩衝層は、Ａｌ_x Ｇａ_y Ｉ
ｎ_z Ｎ_a Ｐ_1-a （０＜ａ≦１）あるいはＡｌ_x Ｇａ_y Ｉ
ｎ_z Ｎ_b Ａｓ_1-b （０＜ｂ≦１）で表される、窒素以外
のヒ素（Ａｓ）やリン（Ｐ）等の第Ｖ族元素を含むIII
族窒化物半導体から構成してもよい。また、本発明に係
わる低温緩衝層を酸化亜鉛（ＺｎＯ）や炭化珪素（Ｓｉ
Ｃ）等のIII 族窒化物半導体以外の物質で構成しても、
本発明と同様の効果が期待できる。

【図面の簡単な説明】

【図１】本発明に係わる低温緩衝層の断面を示す図。

【図２】本発明の実施例に係わる化合物半導体エピタキ
シャルウエハの断面模式図。

【図３】本発明の実施例に係わる化合物半導体素子（Ｌ
ＥＤ）の平面図。

【図４】本発明の実施例に係わる化合物半導体素子（Ｌ
ＥＤ）の断面図。

【図５】比較例に係わるエピタキシャルウエハの表面モ
フォロジーを示す図。

【図６】比較例に係わる化合物半導体素子（ＬＥＤ）の
電流−電圧特性を示す図。

【符号の説明】

（１０１）基板（１０２）低温緩衝層（１０３）単結晶層（１０４）非晶質（１０５）多結晶（１０６）高温緩衝層（１０７）発光層（１０８）上部クラッド層（１０９）コンタクト層（１１０）ｎ形電極（１１１）ｐ形電極（１１２）ピット（細孔）（１１３）略六角形状の突起

Claims

【特許請求の範囲】

【請求項１】結晶基板と、該結晶基板上に低温で成長
されるIII 族窒化物半導体からなる低温緩衝層と、該低
温緩衝層上に高温で成長されるIII 族窒化物半導体から
なるエピタキシャル層とを備えた化合物半導体エピタキ
シャルウエハにおいて、該低温緩衝層の結晶基板との界
面近傍の領域が単結晶であることを特徴とする化合物半
導体エピタキシャルウエハ。