JPH1021656A - 誤り判定装置 - Google Patents

Abstract

(57)【要約】 【課題】 メモリ素子の利用効率が向上し、メモリ素子
数を少なくした誤り訂正装置の実現を目的とする。 【解決手段】 ブロックデータを記憶する記憶手段１３
と、記憶手段１３を切り替える切り替え手段１５と、ア
ウターパリティ生成付加回路１１の出力を圧縮する第１
のデータ列圧縮回路１６と、インナーエラー検出回路２
４の出力を圧縮する第２のデータ列圧縮手段１７と、２
つのデータ列圧縮回路１６、１７の圧縮結果を比較する
データ比較手段１８とを設け、記憶手段１３を記録時に
はアウターパリティ生成付加回路１１の出力の並べ替え
と、第１のデータ列圧縮手段１６の圧縮結果を一旦記憶
した後、読み出してデータ比較手段１８に入力するのに
使用し、再生時にはインナーエラー検出回路２４の出力
の並べ替えに使用する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、誤り判定装置に関
し、ヘリカルスキャン方式の磁気記録装置に用いられる
誤り判定装置に関する。

【０００２】

【従来の技術】ディジタルＶＴＲやデータレコーダ等の
データ列の記録を行う磁気記録装置において、記録再生
時の誤りの発生に対処するために、これらの誤りを訂正
できる誤り訂正符号（ＥＣＣ）を付加して記録するとい
う方法がとられている。図４に、従来の磁気記録装置の
回路ブロック図を示した。図４において、１は記録側回
路、２は再生側回路、３はインタフェース回路、４はバ
ッファメモリ、５は制御回路、１１はアウターパリティ
生成付加回路、１２は記録側メモリ制御回路、１３は記
録側ＲＡＭ、１４はインナーパリティ生成付加回路、２
１はアウターエラー検出回路、２２は再生側メモリ制御
回路、２３は再生側ＲＡＭ、２４はインナーエラー検出
回路である。

【０００３】この回路では、ブロック符号方式の誤り訂
正符号を設けて記録を行なうようにしている。すなわ
ち、記録媒体に記録する情報をある大きさのブロックに
分け、ブロック毎に誤り検出用パリティ・ビツトを付加
するようにする。誤り訂正符号はには例えば、リードソ
ロモン符号（Reed-Solomon code ）とよばれるものが用
いられる。

【０００４】この回路で、インタフェース回路３を介し
て外部より入力されたデータ信号は、バッファメモリ４
に一旦記憶される。そうしてこのバッファメモリ４から
回路に供給されるデータ列に対して、アウターパリティ
生成付加回路１１で、最初に時系列的にアウターパリテ
ィが生成されて付加される。

【０００５】このアウターパリティの付与の仕方は例え
ば、図２Ａに示すように、７７バイトのデータ列に対し
て先ず２７バイトのアウターパリティが生成され、生成
されたこのアウターパリティがデータ列に付与される。
このアウターパリティが付与されたデータ列を、例えば
２０８個分が図２Ｂに示すように、順次、記録側ＲＡＭ
１３に記憶される。そうして、この記憶されたデータ列
に対して、アウターパリティの系列と直行するような系
列のインナーパリティが生成されて付加される。

【０００６】ここでは、例えば図２Ｃに示すように直行
する系列で記録側ＲＡＭ１３から読み出された１９０バ
イトのデータ列に対してインナーパリティ生成付加回路
１４で、図２Ｄに示すような２バイトのブロックＩＤが
先ず付加され、その後、ブロックＩＤを含めた１９２バ
イトのデータ列に対して、インナーパリティが生成され
て、このインナーパリティがデータ列に付加される。こ
れによって、回路に供給された任意のデータ列に対し
て、１つの系列でアウターパリティが付加された後、他
の系列でインナーパリティが付加される。そして、これ
らのパリティが付加されたデータ列が記録再生される場
合に、これらのアウターパリティ、インナーパリティを
用いて記録再生時の誤り発生に対処することができる。

【０００７】なお、記録再生は、１回のヘッドの操作で
形成される斜め１トラックに対して、７７×１９０の入
力データ列にアウターパリティ、インナーパリティとブ
ロックＩＤを付加したＥＣＣブロックの２ブロック分が
記録再生される。もし、４個のヘッドが設けられた図３
に示すようなヘッドが用いられると、ヘリカルスキャン
型のヘッドの１回転に対しては、４トラックが形成さ
れ、上述のＥＣＣブロックの８ブロック分が記録再生さ
れる。図３で示すように、記録ヘッドと再生ヘッドはド
ラムにそれぞれ４個づつ設置されており、ドラムの回転
に応じて記録再生を行うものである。

【０００８】次にアウターパリティ、インナーパリティ
を用いて誤りに対処する処理の概要を説明する。図示し
ない記録媒体にデータを記録する場合、記録するデータ
の信頼性を向上させるため、記録媒体に記録用のヘッド
によってデータを記録すると同時に、記録媒体からデー
タを再生用ヘッドで読みだし、インナーエラー検出回路
２４およびアウターエラー検出回路２１に順にそのデー
タを入力し、データの信頼性を判定する。

【０００９】インナーエラー検出回路２４は、インナー
パリティ生成付加回路１４でパリティを付加された系列
が正しく記録されたかどうか、再生されたデータをもと
に判定する。もし、正しくない系列であればエラーと判
定され、この情報はアウターエラー検出回路２１に入力
される。

【００１０】アウターエラー検出回路２１はインナーエ
ラー検出回路２４での判定結果を参照にしながら、入力
されたデータがアウターパリティ生成付加回路１１で生
成された系列として正しいかどうかを判定する。もし、
アウターエラー検出回路２１でも正しくないと判定され
た場合には、記録媒体へデータを記録する操作をやり直
すようにする。以下、このやり直し操作のことをライト
リトライと呼ぶことにする。

【００１１】一方、記録媒体よりデータを再生する場
合、再生ヘッドによって読み出されたデータは、インナ
ーエラー検出回路２４、アウターエラー検出回路２１で
記録時と同様の経緯を経て訂正され、必要があればライ
トリトライされてバッファメモリ４に出力される。バッ
ファメモリ４に入力されたデータは、インタフェース３
を介して外部に出力される。

【００１２】以上の方法によると、記録時においては、
図４の記録側回路１と再生側回路２の両方の回路が用い
られ、回路に搭載されているＲＡＭも記録側ＲＡＭ１
３、再生側ＲＡＭ２３とも使用されることになる。これ
に応じて、再生時には、再生側回路２のみが使用され、
記録側回路１の記録側ＲＡＭ１３は用いられない。

【００１３】このように、従来の回路では、記録側回路
１と再生側回路２ともＲＡＭを有しており、しかも再生
時には記録側ＲＡＭ１３は使用されないので、素子の使
用効率の上で無駄が多く、それだけ回路のコストが高く
なってしまうという問題があった。

【００１４】

【発明が解決しようとする課題】上述のごとく、従来の
磁気記録装置に用いられる誤り判定装置は、記録媒体に
記録するデータの信頼性を向上するために、記録側と再
生側の両方に、ＲＡＭ等のメモリ素子を有しているた
め、このメモリ素子の利用効率が悪く、その分、製品の
コストが上がるという問題があった。

【００１５】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、データ列をブロック形式で磁気記録媒体
に記録する磁気記録装置に用いられ、記録側には入力デ
ータ列にアウターパリティ符号を付与するアウターパリ
ティ符号付与手段と、前記アウターパリティ符号付与手
段がアウターパリティ符号を付与した後のデータ列にイ
ンナーパリティ符号を付与するインナーパリティ符号付
与手段とを有し、再生側には前記インナーパリティ符号
を検出し誤りを判定するインナーエラー検出手段と、前
記アウターパリティ符号を検出し誤りを判定するアウタ
ーエラー検出手段とを有し、ブロック符号方式の誤り訂
正符号を用いて誤り訂正を行う誤り判定装置において、
ブロックデータを記憶する記憶手段と、前記記憶手段を
前記磁気記録装置の記録時には記録側に、再生時には再
生側に切り替える切り替え手段と、前記アウターパリテ
ィ符号付与手段出力を圧縮する第１のデータ列圧縮手段
と、前記インナーエラー検出手段出力を圧縮する第２の
データ列圧縮手段と、前記第１のデータ列圧縮手段の圧
縮結果と前記第２のデータ列圧縮手段の圧縮結果とを比
較するデータ比較手段とを有し、前記記憶手段は、記録
側では前記アウターパリティ符号付与手段の出力のブロ
ックデータを並べ替えて前記インナーパリティ符号付与
手段に入力するのと前記第１のデータ列圧縮手段の圧縮
結果を前記記憶手段に一旦記憶した後、読み出して前記
データ比較手段に入力するのに使用され、再生側では前
記インナーエラー検出手段の出力のブロックデータを並
べ替えて前記アウターエラー検出手段に入力するのに使
用されることを特徴とする。

【００１６】

【発明の実施の形態】以下、本発明にかかる誤り訂正装
置を添付図面を参照にして詳細に説明する。図１は、本
発明の誤り訂正装置の回路のブロック図である。図１に
おいて図４と同等の機能を有するブロックには同じ番号
を付した。図１で、３はインタフェース回路、４はバッ
ファメモリ、５は制御回路、１１はアウターパリティ生
成付加回路、１２はメモリ制御回路、１３はＲＡＭ、１
４はインナーパリティ生成付加回路、１５は選択回路、
１６および１７はデータ列圧縮手段、１８はデータ比較
回路、１９はライトリトライ判定回路、２１はアウター
エラー検出回路、２４はインナーエラー検出回路であ
る。

【００１７】本実施形態では、記録時または再生時にに
エラーが発生すると、インナーエラー検出回路２４がそ
れを検出し、エラー情報を発生してライトリトライ判定
回路１９に入力する。ライトリトライ判定回路１９は内
部にカウンタを有しており、インナーエラー検出回路２
４が発生するエラー情報の数をカウントし、カウントし
たエラー情報の数がある一定の値を超えるとライトリト
ライするように動作する。このある一定の値とは、アウ
ターエラー検出回路２１で訂正可能なエラー数にあた
る。

【００１８】また、図１に示したように、本実施形態で
はメモリ素子（ＲＡＭ）１３は記録側出も再生側でも利
用できるように選択回路１５で切り替えられるようにし
ておく。記録時には、このＲＡＭ１３をアウターパリテ
ィ生成付加回路１１から出力されたデータを並べ替えて
インナーパリティ生成付加回路１４に入力するために使
用する。また、再生時には、このＲＡＭ１３をインナー
エラー検出回路２４から出力されたデータを並び替えて
アウターエラー検出回路２１に入力するために利用す
る。

【００１９】このようにすれば、データ記録時には再生
側に搭載しているメモリ素子（ＲＡＭ）が必要でなくな
り、データの再生時には記録側に搭載されているメモリ
素子（ＲＡＭ）が不要になるので、共通にＲＡＭ１３を
使用してメモリの並べ替えを行うようにする。この回路
でのパリティビツトの付与形式は図４の従来の回路と同
様である。

【００２０】インタフェース回路３を介して外部より入
力されたデータ信号は、バッファメモリ４に一旦記憶さ
れる。そうしてこのバッファメモリ４から回路に供給さ
れるデータ列に対して、アウターパリティ生成付加回路
１１で、図２Ａに示すように、７７バイトのデータ列に
対して先ず２７バイトのアウターパリティが生成され、
付加される。

【００２１】このアウターパリティが付与されたデータ
列を、例えば２０８個分が図２Ｂに示すように、順次、
選択回路１５を介してＲＡＭ１３に記憶される。さら
に、後で説明するがアウターパリティが付与されたデー
タ列はデータ列圧縮回路１６で圧縮されて、選択回路１
５を介してＲＡＭ１３に記憶される。そうして、この記
憶されたデータ列に対して、アウターパリティの系列と
直行するような系列のインナーパリティが生成されて付
加される。

【００２２】ここでは、例えば図２Ｃに示すように直行
する系列でＲＡＭ１３から読み出された１９０バイトの
データ列に対してインナーパリティ生成付加回路１４
で、図２Ｄに示すような２バイトのブロックＩＤが先ず
付加され、その後、ブロックＩＤを含めた１９２バイト
のデータ列に対して、インナーパリティが生成されて、
このインナーパリティがデータ列に付加される。これに
よって、回路に供給された任意のデータ列に対して、１
つの系列でアウターパリティが付加された後、他の系列
でインナーパリティが付加される。

【００２３】なお、記録再生は、１回のヘッドの操作で
形成される斜め１トラックに対して、７７×１９０の入
力データ列にアウターパリティ、インナーパリティとブ
ロックＩＤを付加したＥＣＣブロックの２ブロック分が
記録再生される。

【００２４】もし、４個のヘッドが設けられた図３に示
すようなヘッドが用いられると、ヘリカルスキャン型の
ヘッドの１回転に対しては、４トラックが形成され、図
２に示したようなＥＥＣブロックはドラム１回転で８組
取り込まれる。このようなデータの並べ替えに必要なメ
モリ素子の総数は、 １０４×２１４×８＝１７８０４８（ｂｙｔｅ）＝１４
２４３８４（ｂｉｔ） である。

【００２５】市販のメモリ素子の容量は、１Ｍｂｉｔか
ら２５６Ｍｂｉｔといった値であり、このデータの並べ
替えに必要なメモリ素子を準備しようとすると、必ずメ
モリに未使用領域が発生する。この未使用領域を利用し
て、記録時に、さらに記録したデータの信頼性を向上さ
せるため、インナーパリティ生成付加回路１４に入力す
る前のデータ列をデータ列圧縮回路１６で圧縮してこの
ＲＡＭ１３の未使用領域に書き込んでおく。

【００２６】記憶媒体から読み出されて、インナーエラ
ー検出回路２４を通って出力されたデータ列の中で、イ
ンナーエラー検出回路２４で正しいと判定されたデータ
列に対して、そのデータをデータ列圧縮回路１７で圧縮
して、先にＲＡＭ１３の未使用領域に書き込まれている
圧縮データとデータ比較回路１８で比較する。比較結果
が一致しない時はデータ比較回路１８は不一致信号をラ
イトリトライ判定回路１９に出力し、ライトリトライ判
定回路１９は制御回路５に指示してライトリトライを実
行させる。

【００２７】データ列を例えば１バイトに圧縮する場
合、圧縮したデータは１／２５６の確率で誤って同一で
あると判定される可能性があるが、言い換えれば、イン
ナーエラー検出回路２４でデータ列が誤って正しいと判
定される確率を１／２５６に減らすことができる。

【００２８】さらに、インナーエラー検出回路２４で誤
って正しいと判定される確率を減少させたい場合は、メ
モリの未使用領域に余裕があれば、データ列を圧縮する
際の圧縮するバイト数を増やすことが考えられる。例え
ば、圧縮データを２バイトにした場合には、圧縮したデ
ータが同一と判定される確率は１／６５５３６なので、
インナーエラー検出回路２４で間違ったデータを誤って
正しいと判定される確率を１／６５５３６に減らすこと
ができる。

【００２９】このように、圧縮するデータのバイト数
は、インナーエラー検出回路２４の誤って正しいと判定
される確率が高い場合には増やした方が良いし、低い場
合には少なくても充分である。このバイト数はインナー
エラー検出回路２４の性能によって決定される。

【００３０】以上の説明では、本発明の誤り判定装置を
磁気記録媒体へのデータ記録再生時に用いるように説明
してきたが、これに限られるものではなく、例えば、デ
ータ通信装置の送受信回路などにも利用することができ
る。

【００３１】

【発明の効果】以上説明したように本発明の請求項１の
発明では、データ列をブロック形式で磁気記録媒体に記
録する磁気記録装置に用いられ、記録側には入力データ
列にアウターパリティ符号を付与するアウターパリティ
符号付与手段と、前記アウターパリティ符号付与手段が
アウターパリティ符号を付与した後のデータ列にインナ
ーパリティ符号を付与するインナーパリティ符号付与手
段とを有し、再生側には前記インナーパリティ符号を検
出し誤りを判定するインナーエラー検出手段と、前記ア
ウターパリティ符号を検出し誤りを判定するアウターエ
ラー検出手段とを有し、ブロック符号方式の誤り訂正符
号を用いて誤り訂正を行う誤り判定装置において、ブロ
ックデータを記憶する記憶手段と、前記記憶手段を前記
磁気記録装置の記録時には記録側に、再生時には再生側
に切り替える切り替え手段とを具備し、前記記憶手段
は、記録側では前記アウターパリティ符号付与手段の出
力のブロックデータを並べ替えて前記インナーパリティ
符号付与手段に入力するのに使用され、再生側では前記
インナーエラー検出手段の出力のブロックデータを並べ
替えて前記アウターエラー検出手段に入力するのに使用
されることを特徴とする。これにより、同一のメモリ素
子が記録側と再生側の両方で使用できるようになるの
で、メモリ素子の利用効率が向上し、メモリ素子数を少
なくできるので、その分製品のコストを廉価にすること
ができる。例えば、現行製品に用いられるメモリ素子は
８Ｍｂｉｔｓである。これはコストにして約１万円にも
なるが、これが半分になれば５０００円のコストダウン
になる。メモリ素子を半分にするために必要な回路（ラ
イトリトライ判定回路）等は回路全体をＩＣ化すること
が前提であれば、このＩＣの中に搭載されるので、コス
トアップにはならない。したがってメモリ素子を減らす
ことがそのままコストダウンになる。

【００３２】また、本発明の請求項２の発明では、請求
項１の誤り判定装置で、前記アウターパリティ符号付与
手段出力を圧縮する第１のデータ列圧縮手段と、前記イ
ンナーエラー検出手段出力を圧縮する第２のデータ列圧
縮手段と、前記第１のデータ列圧縮手段の圧縮結果と前
記第２のデータ列圧縮手段の圧縮結果とを比較するデー
タ比較手段とを具備し、前記記憶手段は前記第１のデー
タ列圧縮手段の圧縮結果を一旦記憶した後、読み出して
前記第２のデータ列圧縮手段の圧縮結果とともに前記デ
ータ比較手段に入力するのにも使用されることを特徴と
する。これにより、データ列の並べ替えに使用されるメ
モリ素子の空き領域を用いて記録時のデータの誤り判定
に用いることができ、コストアップにはならずに記録媒
体に記録するデータの信頼性を廉価に向上することがで
きる。

【図面の簡単な説明】

【図１】本発明の誤り訂正装置の一実施形態のブロック
図。

【図２】本発明で用いられる誤り訂正符号つきデータブ
ロックの構成説明図。

【図３】ドラム上のヘリカルスキャンヘッドの搭載位置
の説明図。

【図４】従来の誤り訂正装置のブロック図。

【符号の説明】

１……記録側回路、２……再生側回路、３……インタフ
ェース回路、４……バッファメモリ、５……制御回路、
１１……アウターパリティ生成付加回路、１２……記録
側メモリ制御回路、１３……ＲＡＭまたは記録側ＲＡ
Ｍ、１４……インナーパリティ生成付加回路、１５……
選択回路、１６および１７……データ列圧縮手段、１８
……データ比較回路、１９……ライトリトライ判定回
路、２１……アウターエラー検出回路、２２……再生側
メモリ制御回路、２３……再生側ＲＡＭ、２４……イン
ナーエラー検出回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 データ列をブロック形式で磁気記録媒体
   に記録する磁気記録装置に用いられ、 記録側には入力データ列にアウターパリティ符号を付与
   するアウターパリティ符号付与手段と、前記アウターパ
   リティ符号付与手段がアウターパリティ符号を付与した
   後のデータ列にインナーパリティ符号を付与するインナ
   ーパリティ符号付与手段とを有し、再生側には前記イン
   ナーパリティ符号を検出し誤りを判定するインナーエラ
   ー検出手段と、前記アウターパリティ符号を検出し誤り
   を判定するアウターエラー検出手段とを有し、ブロック
   符号方式の誤り訂正符号を用いて誤り訂正を行う誤り判
   定装置において、 ブロックデータを記憶する記憶手段と、 前記記憶手段を前記磁気記録装置の記録時には記録側
   に、再生時には再生側に切り替える切り替え手段とを具
   備し、 前記記憶手段は、記録側では前記アウターパリティ符号
   付与手段の出力のブロックデータを並べ替えて前記イン
   ナーパリティ符号付与手段に入力するのに使用され、再
   生側では前記インナーエラー検出手段の出力のブロック
   データを並べ替えて前記アウターエラー検出手段に入力
   するのに使用されることを特徴とする誤り判定装置。
2. 【請求項２】 前記アウターパリティ符号付与手段出力
   を圧縮する第１のデータ列圧縮手段と、 前記インナーエラー検出手段出力を圧縮する第２のデー
   タ列圧縮手段と、 前記第１のデータ列圧縮手段の圧縮結果と前記第２のデ
   ータ列圧縮手段の圧縮結果とを比較するデータ比較手段
   とを具備し、 前記記憶手段は前記第１のデータ列圧縮手段の圧縮結果
   を一旦記憶した後、読み出して前記第２のデータ列圧縮
   手段の圧縮結果とともに前記データ比較手段に入力する
   のにも使用されることを特徴とする請求項１記載の誤り
   判定装置。