JPS63187465A - デイジタルデ−タ記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタルオーディオ信号等のディジタル
データを記録するのに通用されるディジタルデータ記録
装置に関する。

〔発明の概要〕

この発明では、ＣＲＣ等のエラー検出符号によってエラ
ー検出可能な１ブロック毎に対して一連の記録であるこ
とを示す識別信号ＩＤを付方口するディジタルデータ記
録装置において、エラー検出符号の冗長コードに対して
、識別信号ＩＤとこの識別信号ＩＤの少なくともエラー
検出を可能とするための冗長コードとが例えば排他的論
理和に基づいて合成される。

〔従来の技術〕

ディジタルオーディオ信号を回転ヘッドにより記録／再
生するディジタルテープレコーダにおいては、データが
飽和記Ｓ、資されるために、消去ヘッドを用いなくても
、旧いデータ上に新たなデータを重ねて記録することに
より、データを書き換えることができる。しかし、記録
／再生が異なる装置によりなされた場合には、装置間の
互換性の不十分さにより、消去されずに旧いデータが残
っている領域が発生する。

第６図は、例えば１８０°の対向間隔で配置された一対
の回転ヘッドにより形成された磁気テープＴの記録パタ
ーンを示す。第６図において、実線で示すトラックＲａ
が装置Ａで形成されたトラックを示し、破線で示すトラ
ックＲｂが装置Ｂで形成されたトラックを示す。第６図
に示されるように、トラックＲａ及びＲｂの位置が装置
間のテープ走行機構等の機械的なずれにより一致してい
ない。最初に、装置Ａにより記録動作がされ、次に、装
ＷＢにより記録動作がされた場合に、トランクＲａＯ中
で装ＨＢの回転ヘッドが走査しない領域（第６図Ｂにお
いて、斜線で示す領域）が消去されない。従って、第６
図Ｂに示す記録パターンの磁気テープを装置Ａにより再
生すると、斜線の領域から以前に装置Ａが記録したデー
タが装置Ｂにより記録された旧いデータに先行して再生
される。

回転ヘッドによりディジタルオーディオ信号を記録／再
生する場合には、エラー検出／エラー訂正符号が使用さ
れるのが９３ｉｌｌである。このエラー検出／エラー訂
正符号の一つとして、１本のトラックに記録されるデー
タの２次元配列の所定の方向例えば斜め方向に位置する
複数シンボルの系列毎にパリティコードを生成し、上記
の２次元配列の縦方向に位置する複数シンボル毎にエラ
ー検出符号例えばＣＲＣの符号化を行うもめが知られて
いる。パリティコードを形成するデータ系列としては、
異なる方向の２つの系列が用いられ、データが２つの系
列に含まれることにより、エラー訂正能力の向上が図ら
れる。再生側では、ＣＲＣによるエラー検出の結果に基
づいてパリティコードを用いたエラー訂正がなされる。

単純パリティのエラー訂正符号は、１個のパリティ系列
内でＣＲＣにより特定された１個のエラーシンボルの訂
正が可能である。

前述のように、異なる装置間の互換性の不十分さにより
、消し残りの領域から、本来のデータと無関係なデータ
が再生された時に、この無関係なデータがＣＲＣによっ
ては、エラーデータとして検出されず、正しいデータと
して扱われる。このために、再生音に異常な音が発生す
る等の大きな問題が生じる。また、装置間の互換性の不
十分さに限らず、記録時に付着していた塵埃が再生時に
は、脱落して以前の記録データが再生される場合にも、
上記と同様の問題が発生する。

この問題を解決するために、特開昭６０−１６７５号公
報に記載されているような識別信号（以下、ＩＤコード
と称する。）の導入が本願出願人により提案されている
。ＩＤコードは、一連の記録毎に変化する複数ビットの
２進コードであり、ＣＲＣコードによりエラー検出の対
象とされるデータ毎に付加されている。ＩＤコードを再
往時に監視することにより、ＣＲＣが正しくても、再生
データに紛れ込んだ無関係なデータをエラーデータとみ
なして排除することができる。

第７図Ａは、回転ヘッド型のディジタルテープレコーダ
に適用されている従来のデータ構成を示す。１ブロック
の長さが２８８ビツトとされ、先頭に１１ビツトのブロ
ック同期信号が位置し、次に、１３ビツトのブロックア
ドレスが位置し、更に、４８ビツト（１２ビツト×４）
のパリティコードが位置する。エラー訂、正符号の符号
化は、記録されるステレオオーディオデータの奇数番の
データ及び偶数番のデータの夫々の２次元配列に対して
なされる。奇数番のデータの２次元配列において′１Ｊ
ｉ１１の方向に位置する複数ワードの系列からパリティ
コードＰ　ｏｄｄが形成され、第２の方向に位置する複
数ワードの系列からパリティコードＱｏｄｄが形成され
る。同様に、偶数番のデータの２次元配列において第１
の方向に位置する複数ワードの系列からパリティコード
Ｐ　ｅｖｅｎが形成され、第２の方向に位置する複数ワ
ードの系列からパリティコードＱ　ｅｖｅｎが形成され
る。

パリティコードの後にオーディオデータの１６ワードＬ
１．Ｒ１，Ｌ２．Ｒ２，、、、、、、、、Ｌ８゜Ｒ８（
１，：左チャンネルのオーディオデータ。

Ｒ：右チャンネルのオーディオデータ）が位置し、オー
ディオデータの後にＩＤコードＩＤ（８ビ・ノド）及び
ＣＲＣコード（１６ビ・ノド）が付加されている。ＣＲ
Ｃコードは、１ブロック内のブロック同期信号を除く残
りのデータをエラー検出の対象とする。

第７図Ｂに示すように、ＩＤコードを１２ビツトとして
ＣＲＣコードを１２ビツトとするデータ構成も考えられ
ている。

〔発明が解決しようとする問題点〕

一連の記録を示すＩＤコードは、ビット数が多い程、識
別能力が高くなり、本来のデータと旧いデータとの間で
ＩＤコードが偶然的に一致するおそれを排除することが
できる。この要請からは、第７図Ｂに示されるデータ構
成の方が第７図Ａに示されるデータ構成よりＩＤコード
のビット数が多いので好ましい。即ち、第７図Ａの場合
では、（２’　＝２５６）　１ｆｆｉりのＩＤコードが
生成でき、第７図Ｂの場合では、（２′２＝４０９６）
通りのＩＤコードが生成できる。

一方、ＣＲＣコードは、ピント数が多い程、誤ったエラ
ー検出の確率を下げることができる。従って、第７図Ａ
に示されるデータ構成の方が第７図Ｂに示されるデータ
構成よりＣＲＣコードのビット数が多いので好ましい。

従来の第７図に示されるデータ構成は、識別能力及びエ
ラー検出能力の両者を十分に満足することができない欠
点があった。

従って、この発明の目的は、冗長度を高くすることなく
、ＩＤコードの識別能力及びＣＲＣコード等のエラー検
出符号のエラー検出能力の向上が図られたディジタルデ
ータ記録装置を促供することにある。

〔問題点を解決するための手段〕

この発明では、ＣＲＣ等のエラー検出符号によってエラ
ー検出可能な１ブロフク毎に対して一連の記録であるこ
とを示す識別信号ＩＤが付加されるディジタルデータ記
ｉ！装置において、エラー検出符号の冗長コードの一部
に対して、識別信号ＩＤが付加されると共に、識別信号
ＩＤに関して少なく共エラー検出を可能とするための冗
長コードがエラー検出符号の冗長コードの残りの部分に
対して付加される。識別信号ＩＤのエラー検出を可能と
するための方法としては、例えば識別信号■Ｄが２重に
記録される。

〔作用〕

エラー検出符号としてＣＲＣが使用される時には、冗長
コードとしてＣＲＣコードが発生する。

このＣＲＣコードのビット数が例えば２４ビツトとし、
ＩＤコードが１２ビツトとすると、ＣＲＣコードの下位
１２ビツトとＩＤコードＩＤとが排他的論理和の演算が
され、ＣＲＣコードの上位１２ビツトとＩＤコードＩＤ
の反転コードｎとが排他的論理和の演算がされる。この
ように、ＣＲＣコードにエラー検出可能な形でＩＤコー
ドが埋めこまれて記録される。

再生側では、ＣＲＣの処理後の２４ビツトのデータを用
いてエラーの有無が検出される。この２４ビツトの下位
１２ビツトが再生ＩＤコードＰＩＤとして扱われる。再
生ＩＤコードＰＩＤは、エラーが無い時には、元のＩＤ
コードとなり、エラーが有る時には、元のＩＤコードと
異なったデータとなる。同様に、上位１２ビツトは、エ
ラーが無い時には、ｍとなる。従って、上位１２ビツト
を反転したコードと上記の下位１２ビツトのコードの一
致検出がなされ、一致する場合にエラーが無いと判定さ
れる。また、再生ＩＤコードＰＩＤは、基準のＩＤコー
ドと比較され、一致／不一致の検出がされる。ＣＲＣ検
出結果が正しくても、再生ＩＤコードＰＩＤが基準のＩ
Ｄコードと不一致の場合には、１ブロックのデータがエ
ラーと判断される。−ヒ述のように、再生ＩＤコードＰ
ＩＤは、１ブロック内にエラーワードがある時には、元
の１０コードと異なり、５ｍ１Ｄコードと比較された時
に不一致出力が発生する。

つまり、ＣＲＣコードが２４ビツトとした場合と同等の
エラー検出能力が得られると共に、ＩＤコードのビット
数を減らす必要がなく、一連の記録かどうかを識別する
充分な能力が得られ、また、識別信号のセルフチェック
が可能となる。

〔実施例〕

以下、この発明の一実施例について図面を参照して説明
する。この一実施例は、１８０°の対向間隔で配置され
た一対の回転ヘッドによりエラー訂正符号化がされたデ
ィジタルオーディオ信号を磁気テープに記録するもので
ある。以下の説明は、下記の項目に従ってなされる。

ａ、データ構成 り、記録側のＩＤ処理回路 Ｃ１再生側のＩＤ処理回路 ｄ、ＣＲＣ検出回路 ｅ、変形例 ａ、データ構成 磁気テープに記録される記録データは、第５図に示すプ
ロ、りが連続したものである。第５図に示すように、１
ブロックの長さが２８８ビツトとされ、先頭に１１ビツ
トのブロック同期信号が位置し、次に、１３ビツトのブ
ロックアドレスが位置し、更に、４８ビツト　（１２ビ
ツト×４ワード）のパリティコードが位置する。各ワー
ドは、先頭が最上位ビットとされ、最後のビットが最下
位ビア）とされている。エラー訂正符号の符号化は、記
録されるステレオオーディオデータの奇数番のデータ及
び偶数番のデータの夫々の２次元配列に対してなされる
。奇数番のデータの２次元配列において第１の方向に位
置する複数ワードの系列からパリティコードＰ　ｏｄｄ
が形成され、第２の方向に位置する複数ワードの系列か
らパリティコードＱｏｄｄが形成される。同様に、偶数
番のデータの２次元配列において第１の方向に位置する
複数ワードの系列からパリティコードＰ　ｅｖｅｎが形
成され、第２の方向に位置する複数ワードの系列からパ
リティコードＱ　ｅＶｅｎが形成される。

パリティコードの後にオーディオデータの１６ワードＬ
１．Ｒ１，Ｌ２．Ｒ２，、、、、、、、、Ｌ８゜Ｒ８（
Ｌ：左チャンネルのオーディオデータ。

Ｒ：右チャンネルのオーディオデータ）が位置し、オー
ディオデータの後に、２４ビツトのＣＲＣ。

ＩＤエリアが付加されている。このＣＲＣ・１０エリア
には、後述のように、２４ビツトのＣＲＣコードの上位
１２ビツトに対して、ＩＤコードの反転コードＴ丁をエ
クスクル−シブＯＲ演算してものと、下位１２ビツトに
対して、１０コードＩＤをエクスクル−シブＯＲ演算し
たものとが挿入される。ＣＲＣは、ブロック同期信号を
除く残りのデータをエラー検出の対象とする。

再生側では、再生データの１ブロック毎にＣＲ’Ｃ検出
の処理がされて、ＣＲＣ検出後の下位側の１２ビツトが
１０コードとして復号され、上位側の１２ビツトがＩＤ
コードの反転したコードＴ丁として復号される。この復
号された２つのコードの比較演算を行うことにより、エ
ラーの有無が検出される。

ｂ、記録側のＩＤ処理回路 第１図を参照して記録側のＩＤ処理回路について説明す
る。２４個のフリップフロップＤ１〜Ｄ２４が４続接続
されたシフトレジスタ回路と、フリップフロップＤ１及
びＤ２間、フリップフロップＤ５及びＤ６間、フリップ
フロップＤ６及び０７間、フリップフロップＤ２３及び
Ｄ２４間、フリップフロップＤ２４の出力側に夫々挿入
された（ｍｏｄ、２）の加算器ＡＩ、Ａ２．Ａ３．Ａ４
及びＡ５によりＣＲＣ発生回路が構成される。（ｍｏｄ
　、　２）の加算器は、エクスクル−シブＯＲゲートに
より構成される。

この一実施例では、ＣＲＣの生成多項式として次式で示
すものが用いられている。

Ｇ（ｘ）　　＝ｘ”＋ｘ”コ＋　ｘ’　　＋ｘ’　　＋
ｘ　　Ｊ−１フリツプフロツプＤ１には、ＡＮＤゲート
１を介されたシリアルデータが供給される。ＡＮＤゲー
ト１には、加算器Ａ５の出力データと端子２からの制御
パルスＣＰＩとが供給される。この加算器Ａ５には、シ
フトレジスタ回路のフリップフロップＤ２４の出力信号
と端子３からの入力データとが供給される。ＣＲＣコー
ドを生成するためのシフトレジスタ回路のフリップフロ
ップＤ１〜Ｄ２４には、図示せずも、共通のスタートパ
ルスが供給される。このスタートパルスにより全てのフ
リップフロップがリセットされる。

シフトレジスタ回路により生成された２４ビツトのＣＲ
Ｃコードが加算器５に供給される。この加算器５には、
ＩＤレジスタ６からの１２ビツトのｒＤコードとＩＤレ
ジスタ７からの１２ビツトの反転したＴＤコードｍとが
順次供給される。

ＩＤレジスタ６には、ＩＤコードＩＤが格納されており
、ＩＤレジスタ７には、インバータ８で反転されたＩＤ
コードｍが格納されている。１０レジスタ６には、端子
９から制御パルスＣＰ２が供給され、この制御パルスＣ
Ｐ２により、２４ビツトのＣＲＣコードの下位の１２ビ
ツトが加算器５に供給されるタイミングと同期してＩＤ
レジスタ６からＩＤコードＩＤが出力される。ＩＤレジ
スタ７には、端子１０から制御パルスが供給され、この
制御パルスにより、２４ビツトのＣＲＣコードの上位の
１２ビツトが加算器５に供給されるタイミングと同期し
てＩＤレジスタ７から反転したＩＤコードＩＤが出力さ
れる。従って、加算器５において、（ＣＲＣ■ｒ　Ｄ（
Ｅ）　Ｉ　Ｄ）の演算がされ、この演算で得られたコー
ド信号が２４ビツトのＣＲＣコードに代えてスイッチ回
路４０入力端子すに供給される。

端子３からの入力データがスイッチ回路４の一方の入力
端子ａに供給され、加算器５の出力データがスイッチ回
路４の他方の入力端子すに供給される。スイッチ回路４
の出力端子Ｃが出力端子１として導出される。スイッチ
回路４は、制御パルスＣＰＩにより制御される。即ち、
制御パルスＣＰ１がハイレベルの時には、入力端子ａ及
び出力端子Ｃが接続され、入カデ１夕が出力端子１１に
取り出され、制御パルスＣＰＩがローレベルの時には、
入力端子す及び出力端子Ｃが接続され、加算器５からの
コード信号が出力端子１１に取り出される。従って、出
力端子１１には、ＣＲＣコードの代わりに加算器からの
コード信号が挿入されたシリアルデータが取り出される
。

第２図は、上述の記録側のＩＤ処理回路の動作を示すタ
イミングチャートである。第２図Ａは、入力端子３から
の記録データ及びこの記録データから形成されたＣＲＣ
コードを示す。第２図Ｃに示す制御パルスＣＰＩによっ
て、ＡＮＤゲート１が制御され、ＣＲＣコードの生成が
される。

また、第２図Ｂは、ＩＤレジスタ６から第２図りに示す
ように、ＣＲＣコードの下位１２ビツトと対応してハイ
レベルとなる制御パルスＣＰ２により出力されたＩＤコ
ードＩＤとＩＤレジスタ７から制御パルス（図示せずも
、制御パルスはＣＲＣコードの上位１２ビツトと対応し
てハイレベルとなる。）により出力されたｍとを示す。

この第２図Ｂに示すコード信号が加′Ｈ，器５に供給さ
れる。加算器５により、ＣＲＣコードと第２図Ｂ示すコ
ード信号とのエクスクル−シブＯＲ出力が形成される。

加算器５の出力コード信号がスイッチ回路４の入力端子
すに供給されるので、出力端子１１には、第２図Ｆに示
すように、元のＣＲＣコードの代わりにコード信号（Ｃ
ＲＣコード■ＩＤ■Ｔｒｆ）が挿入された記録データが
発生する。第２図Ｅは、ＣＲＣ発生回路のシフトレジス
タをリセットするスタートパルスを示している。

Ｃ９再生側のＩＤ処理回路 第３図を参照して再生側のＩＤ処理回路について説明す
る。第３図において、２１で示す入力端子に再生データ
が供給され、後述のように、ＣＲＣ検出回路２２により
エラー検出がブロック毎になされる。ＣＲＣ検出回路２
２には、端子２３から再生データと同期したタイミング
信号が供給される。ＣＲＣ検出回路２２を介された再生
データがエラー訂正デコーダ２４に供給される。エラー
訂正デコーダ２４は、１本のトラックから再生されるデ
ータ毎にエラー検出／エラー訂正動作を行う。ＣＲＣ検
出回路２２からのデータには、ＣＲＣ検出で生成された
エラーフラグが含まれ、エラー訂正デコーダ２４は、こ
のエラーフラグを参照してエラー訂正を行う。

また、ＣＲＣ検出が正しくても、テープレコ−ダ間の互
換性の不充分さ等により生じる無関係な再生データが紛
れ込むことを防止するために、ＡＮＤゲート２６の出力
信号がハイレベルの場合にのみ、再生データが有効なデ
ータとして扱われる。

有効なデータがエラー訂正デコーダ２４の復号用メモリ
に書き込まれる。このＡＮＤゲート２６には、ＣＲＣ検
出回路２２からエラーの有無を示すエラーポインタＥＰ
と比較回路２７からの一敗出力とが供給される。

ＣＲＣ検出回路２２からの再生ＩＤコードＰＩＤが比較
回路２７及び基ｔ＄ＩＤ設定回路２９に供給される。比
較回路２７は、再生ＩＤコードＰＩＤと基準ＩＤ設定回
路２９に格納されている基準ＩＤコードとの一致／不一
致を検出する。一致が検出された場合にハイレベルとな
る一致出力がＡＮＤゲート２６及び多数決論理回路３０
に供給される。多数決論理回路３０には、比較回路２７
から不一致の場合にハイレベルとなる比較出力も供給さ
れ、例えば回転ヘッドの１回の走査の期間において、一
致出力（Ｓ）及び不一致出力（Ｅ）の個数が比較される
。

基準ＩＤ設定回路２９では、１本のトラック中の２乃至
３カ所の再生ＩＤコードＰＤｒがサンプリングされ、こ
れらのサンプリングされた２乃至３個の再生ＩＤコード
ＰＤＩ同士の一致／不一致が検出される。このサンプリ
ングされる再生ＩＤコードをエラーポインタＥＰにより
エラーが無いと判定されたものに限定しても良い。再生
ＩＤコード同士が一致し、且つ多数決論理回路３０の判
断が（Ｓ　＞　Ｅ）の場合には、ＩＤコードが変化した
ものと判断され、次のトラックの走査を開始する直前に
基準ＩＤコードが変更される。両者の条件が満足されな
い場合には、基準ＩＤコードの変更がされない。基準Ｉ
Ｄ設定回路２９及び多数決論理回路３０には、端子３１
から回転ヘッドの走査と同期したタイミングパルスが供
給されている。

ｄ、ＣＲＣ検出回路 ＣＲＣ検出回路２２は、第４図に示す構成とされている
。第４図において、３２で示すシフトレジスタ回路は、
記録側に設けられているＣＲＣ発生回路と同様に２４個
のフリップフロップが縦続接続されたもので、シフトレ
ジスタ回路３２の出力側に接続された加算器３３（第１
図の加算器Ａ５と対応する）に端子３５から再生データ
が供給される。加算器３３の出力信号がＡＮＤゲート３
４を介してシフトレジスタ回路３２に帰還されている。

ＡＮＤゲート３４には、端子３６から制御パルスが供給
される。この制御パルスは、再生データのブロック同期
信号の期間でのみ、ローレベルとなり、ブロック同期信
号以外の期間でハイレベルとなる。この制御パルスによ
り、各ブロックのデータに含まれるブロック同期信号の
シフトレジスタ回路３２への供給が禁止される。

ブロック同期信号を除（１ブロックの再生データが供給
されると、エラーが無い場合では、ＣＲＣコードを含む
１ブロックのデータ（ブロック同期信号を除く）が生成
多項式で割り切れるので、剰余（シフトレジスタ回路３
２の内容）がゼロとなる。従って、エラーが無ければ、
下位側の１２ビツトがＩＤコードＩＤ、上位側の１２ビ
ツトが反転したＩＤコードとなる。逆に、エラーが有れ
ば、剰産がゼロとならないので、上述の関係を満足する
各１２ビツトの２個のコードが得られない。

シフトレジスタ回路３２の２４ビツトの並列出力がラッ
チ３７に供給され、制御パルスによりラッチされる。ラ
ッチ３７からの下位側の１２ビツトが再生ＩＤコードＰ
ＩＤとして使用される。ラッチ３７からの各１２ビツト
のコード信号がエクスクル−シブＯＲ回路３８に供給さ
れ、エクスクル−シブＯＲ回路３８からエラーポインタ
ＥＰが発生する。エクスクル−シブＯＲ回路３８では、
１２ビツトの２個のコード信号同士の対応するビット毎
にエクスクル−シブＯＲゲートに供給され、１２個のエ
クスクル−シブＯＲゲートの出力信号がＡＮＤゲートに
供給され、このＡＮＤゲートからエラーポインタＥＰが
得られる。エラーが無い時には、エクスクル−シブＯＲ
回路３８において、（ＩＤ■ＩＤ）の演算がされるので
、１２個のエクスクル−シブＯＲゲートの出力が全て“
ｌ”となる。従って、エラーポインタＥＰは、工ラーが
無い時にハイレベルとなり、エラーが有る時にローレベ
ルとなる。

ｅ、変形例 この一実施例と異なり、反転しない識別信号ＩＤを二重
記録しても良い。勿論、ＩＤコードに対してエラー検出
符号、エラー訂正符号の符号化を行うようにしても良い
。

また、エラー検出符号としては、ＣＲＣ以外の符号を使
用できる。また、この発明は、回転ヘッド型のディジタ
ルテープレコーダに限らず、固定ヘッド型のディジタル
テープレコーダに対しても適用することができる。

〔発明の効果〕

この発明では、エラー検出符号例えばＣＲＣの冗長コー
ドに一連の記録であることを示す識別信号が埋めこまれ
る。従って、ＣＲＣとしては、最大限のビット数を持つ
ことができ、エラー検出能力の向上が図られる。また、
識別信号のセルフチェ’７りが可能となり、エラー検出
の精度を高くできる。更に、識別信号のビット数を減ら
さなくても良いので、充分なビット数の識別信号を挿入
できる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はこ
の発明の一実施例の動作説明のためのタイミングチャー
ト、第３図は再生側のＩＤ処理回路の一例のブロック図
、第４図は再生側に設けられるＣＲＣ検出回路の一例の
ブロック図、第５図はこの一実施例における１ブロック
のデータ構成を示す路線図、第６図は従来の記録パター
ンを示す路線図、第７図は従来のデータ構成を示す路線
図である。 図面における主要な符号の説明 Ｄｉ、Ｄ２．、、、、Ｄ２４７　ＣＲＣ発生回路を構成
するシフトレジスタ回路、３：記録データの入力端子、
４：スイッチ回路、６．７：ＩＤレジスタ、８：出力端
子。 手続補正書 昭和６２年　８月１８日 １、事件の表示 昭和６２年特許願第１９８２４号 事件との関係　　特許出願人 住所　東京部品用区北品用６丁目７番３５号名称　（２
１８）ソニー株式会社 代−表取締役　大賀　典雄 ４、代理人　〒１７０ 住所　東京都豊島区東池袋１丁目４８番ｌＯ号６、補正
の対象 明細書の特許請求の範囲の欄、発明の詳細な説明の欄並
びに図面 ７、補正の内容 （１）特許請求の範囲を別紙の通り訂正する。 （２）明細書中、２頁７行及び８頁１８行、ｒＣＲＣ等
」をｒＣＲＣ，ＢＨＣ等」と訂正する。 （３）同、２頁７行、２頁ｌＯ行〜１１行、８頁１８行
、９頁１〜２行、９頁５行、９頁１１行、２３頁６行、
２３真８行、２３頁１５行、「エラー検出符号」を「エ
ラー検出用符号」と各々訂正する。 （４）同、１６頁４行、ｒ　（ＣＲＣ■ＩＤ■ＩＤ）の
演算がされ、」をｒＣＲＣにＩＤとＩＤを内在させる演
算がなされ」と訂正する。 （５）同、１８頁１行「コード信号（ＣＲＣコード■Ｉ
Ｄ■ＩＤ）ＪをｒＣＲＣにＩＤとＩＤが内在されたコー
ド信号」と訂正する。 （６）同、２０頁３行及び５行ｒＰＤ　ＩＪをｒＰＩＤ
」と訂正する。 （７）同、２３頁６行、「エラー訂正符号」を「エラー
訂正用符号」と訂正する。 （８）図面中、第２図を添付図面の通り訂正する。 ２）特許請求の範囲 ｆｌ）エラー検出艮符号によってエラー検出可能な１ブ
ロック毎に対して一連の記録であることを示す識別信号
を付加するディジタルデータ記録装置において、 上記エラー検出徂符号の冗長コードの一部に対して、上
記識別信号を付加すると共に、上記識別信号に関して少
なく共エラー検出を可能とするための冗長コードを上記
エラー検出４用−符号の冗長コードの残りの部分に対し
て付加する手段を備えたことを特徴とするディジタルデ
ータ記録装置。 （２）特許請求の範囲第１項に記載のディジタルデータ
記録装置において、上記エラー検出■符号の冗長コード
と互いに同一又は反転関係にある２個の上記識別信号と
の排他的論理和の演算を行うことを特徴とするディジタ
ルデータ記録装置。 ＜　Ｃｏ　ＯＯＬＬＩ　ＬＬ

Claims (2)

【特許請求の範囲】
1. （１）エラー検出符号によってエラー検出可能な１ブロ
   ック毎に対して一連の記録であることを示す識別信号を
   付加するディジタルデータ記録装置において、 上記エラー検出符号の冗長コードの一部に対して、上記
   識別信号を付加すると共に、上記識別信号に関して少な
   く共エラー検出を可能とするための冗長コードを上記エ
   ラー検出符号の冗長コードの残りの部分に対して付加す
   る手段を備えたことを特徴とするディジタルデータ記録
   装置。
2. （２）特許請求の範囲第１項に記載のディジタルデータ
   記録装置において、上記エラー検出符号の冗長コードと
   互いに同一又は反転関係にある２個の上記識別信号との
   排他的論理和の演算を行うことを特徴とするディジタル
   データ記録装置。