JPH026149B2

JPH026149B2 -

Info

Publication number: JPH026149B2
Application number: JP12831680A
Authority: JP
Inventors: Tadashi Kojima; Shigeru Tomidokoro; Seishi Kageyama
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1980-09-16
Filing date: 1980-09-16
Publication date: 1990-02-07
Also published as: JPS5753805A

Description

【発明の詳細な説明】この発明はデジタル信号処理装置に係り、特に
オーデイオ信号等の情報信号を例えばPCM信号
等のデジタルデータに変換して記録再生を行なう
ものにおいて、その再生部を改良したものに関す
る。

近時、例えば音楽等のオーデイオ信号をPCM
化して、一般の家庭用ビデオテープレコーダで記
録再生を行なういわゆるPCM記録再生システム
の開発が盛んに行なわれている。そして、このよ
うなシステムにおいては、PCMオーデイオ信号
をNTSC方式等の標準テレビジヨン信号に準じた
形式のデータフオーマツトの信号に変換する必要
がある。

このようなPCM化の一例として、例えば左右
の２チヤンネルのステレオオーデイオ信号を、そ
れぞれ約44〔ｋHz〕のサンプリング周波数でサン
プルし、１サンプルデータ（１ワード）を16ビツ
トあるいは14ビツトのPCMデジタルデータに変
換して、標準テレビジヨン信号中の映像信号の位
置に上記データを配置する。ここで、第１図は１
ワードが上記14ビツトの場合の１水平期間（1H
期間）分のデータフオーマツトの一例を示すもの
である。すなわち、PCM化信号のワードを左右
チヤンネル交互に６ワード配列し、誤り訂正ワー
ドＰ，Ｑの２ワードと、１ワード16ビツトの誤り
検出ワードCRCを１ワードとを付加して、全９
ワード128ビツトにより１データブロツクを構成
している。この第１図のPCMデータのＡ、Ｂは、
それぞれ左右チヤンネルのサンプルデータに対応
し、添付記号は上記サンプリングの順位を示して
いる。ここで、この第１図のフオーマツトにおい
ては、各サンプルデータの６ワードと、誤り訂正
ワードＰ、Ｑの２ワードとの計８ワードを、１ワ
ード毎に順次16ブロツク（＝16H）ずつずらして
配置するようなインターリーブを施しており、上
記添付記号のＤがこのようなインターリーブのブ
ロツク数（Ｄ＝16）を示している。この場合、Ｄ
＝16ブロツクのインターリーブは3D＝48ワード
のワードインターリーブと等価である。

さらに、この第１図において、1H期間は168ビ
ツトで構成され、この168ビツトの先頭位置に13
ビツトのパルス幅を有する水平同期信号HSを配
置し、さらに13ビツトおいて４ビツト分のデータ
同期用のクロツク信号CKを配置した後、上記128
ビツトのデータブロツクを配列している。ここ
で、データ同期信号CKのコードは、例えば
“1010”としている。また、上記128ビツトのデー
タブロツクの後方には、１ビツト分の“０”信号
を配置し、４ビツトのパルス幅を有する白基準信
号Ｗを配置している。

次に、上記のようなPCMデータを用いて記録
再生を行なうシステムについて説明する。まず、
第２図は記録システムを示すもので、入力端子１
１，１２にそれぞれ供給された左右チヤンネルの
オーデイオ信号は、マルチプレクサ回路１３及び
アナログ−デジタル変換回路（以下Ａ／Ｄ変換回
路という）１４で、交互に符号化され、シリアル
−パラレル変換回路（以下Ｓ／Ｐ変換回路とい
う）１５に供給されて、14ビツトのワード単位に
分割されるとともに時間軸圧縮され、左右チヤン
ネル３ワードずつ出力される。そして、このＳ／
Ｐ変換回路１５から出力された各ワードは、パリ
テイ信号生成回路１６に供給されて誤り訂正ワー
ドＰ、Ｑがそれぞれ生成される。また、上記Ｓ／
Ｐ変換回路１５から出力された各ワードは、まず
図中A_oのワードはそのままパラレル−シリアル
変換回路（以下Ｐ／Ｓ変換回路という）１７に供
給され、他のB_o、A_o+1、B_o+1、A_o+2、B_o+2の各
ワードは、インターリーブ回路１８によつて上記
順序でそれぞれＤ（＝16H）ずつ遅延されて、
Ｐ／Ｓ変換回路１７に供給される。また、パリテ
イ信号生成回路１６から出力された誤り訂正ワー
ドＰ、Ｑは、上記B_o+2のワードよりもインター
リーブ回路１８でさらに上記順序でそれぞれＤ
（＝16H）ずつ遅延されて、Ｐ／Ｓ変換回路１７
に供給される。

そして、Ｐ／Ｓ変換回路１７からインターリー
ブ回路１８による遅延順にシリアルに出力される
各ワードA_o、B_o、A_o+1、B_o+1、A_o+2、B_o+2、
Ｐ、Ｑは、まず切換スイツチ１９が図示の位置に
あることによつて、そのまま変調回路２０及び出
力端子２１を介して図示しない例えば一般の家庭
用ビデオテープレコーダの入力端子に供給され、
記録媒体としての磁気テープ等に記録される。こ
のとき、Ｐ／Ｓ変換回路１７から誤り訂正ワード
Ｑが出力された後、切換スイツチ１９は切換位置
が反転され、誤り検出信号付加回路２２からの誤
り検出ワードCRCを変調回路２０に導くように
なつている。そして、結局第１図に示すようなデ
ータブロツクが構成され、例えば磁気テープ等に
記録されるものである。

第３図は再生システムを示すもので、前記磁気
テープ等の記録媒体に記録されたPCMデジタル
データは、例えばビデオテープレコーダから読出
されて入力端子２３に供給される。この入力端子
２３に供給されたPCMデジタルデータは、波形
整形回路２４で波形整形及びデータ成分の抜取り
が行なわれて、Ｓ／Ｐ変換回路２５及び誤り検出
回路２６に供給される。そして、上記データは
Ｓ／Ｐ変換回路２５で１データブロツク毎にワー
ド単位（誤り検出ワードCRCを除く８ワード）
に分割されるとともに、誤り検出回路２６で誤り
検出ワードCRCに基づいてブロツク誤りが判定
され、その判定信号Epが出力される。ここで、
上記Ｓ／Ｐ変換回路２５から出力される各ワード
と、誤り検出回路２６からの判定信号Epとは、
バツフアメモリ２７に供給されて時間軸伸張及び
ジツタ吸収が行なわれる。

そして、このバツフアメモリ２７から出力され
る各ワードは、まず誤り訂正ワードQ_o-21Dはその
ままシンドローム生成回路２８に供給され、他の
P_o-18D、B_o+2-15D、A_o+2-12D、B_o+1-9D、A_o+1-6D、
B_o-3D、A_oは、デインターリーブ回路２９によつ
て、先にインターリーブ回路１８によつて遅延さ
れた順序と逆の順序でそれぞれＤ（＝16H）ずつ
遅延されて、シンドローム生成回路２８に供給さ
れる。このとき、誤り検出回路２６からの判定信
号Epは、そのままエラーポインタパターン検出
回路３０の対応する入力端に供給されるととも
に、デインターリーブ回路２９によつて各ワード
P_o-18D、B_o+2-15D、A_o+2-12D、B_o+1-9D、A_o+1-6D、
B_o-3D、A_oに対応してＤ（＝16H）ずつ遅延され
て、各ワードの誤り指示信号つまり誤りワードを
示すポインタとして、エラーポインタパターン検
出回路３０に供給される。

ここで、デインターリーブ回路２９からの出力
ワードのうち誤り訂正ワードＰ、Ｑを除く実信号
のワードは、デイレー回路３１で１ブロツク遅延
されて、補正回路３２及び訂正回路３３に供給さ
れる。

ここにおいて、デインターリーブ回路２９から
出力されるワードは、先に記録時にインターリー
ブ回路１８を介するまでのサンプリング配列と同
じに整えられているので、シンドローム生成回路
２８でシンドロームが計算され、この出力とエラ
ーポインタパターン検出回路３０からの出力とで
訂正制御回路３４を動作させ、上記補正回路３２
及び訂正回路３３を制御して誤り符号の補正、訂
正が行なわれる。そして、この補正回路３２及び
訂正回路３３からの出力は、図示しない復号化回
路等に供給され、ここに再生動作が行なわれるも
のである。

なお、上記訂正制御回路３４の出力は、デイン
ターリーブ誤り検出回路３５にも供給され、デイ
ンターリーブ処理時に誤りが発生すると、その検
出出力は訂正制御回路３４に供給され、上記補正
回路３２及び訂正回路３３を制御するようになさ
れるとともに、ミユーテイング検出回路３６に供
給される。このミユーテイング検出回路３６は出
力端子３７を介してミユーテイング信号を発生す
るもので、誤りの生じた符号をミユーテイングし
て例えば論理値“０”にするものである。そし
て、このミユーテイング検出回路３６は入力端子
３８を介してバツフアメモリオーバーフロー信号
が供給されたときや、誤り検出回路２６からの判
定信号Epが供給されたときにも動作するもので
ある。また、補正回路３２及び訂正回路３３の出
力は、ワードデイレー回路３９を介して補正回路
３２に供給される。

ところで、上記のようなPCM記録再生システ
ムにおいて、ビデオテープレコーダやビデオデイ
スク等を記録媒体として用いた場合、その磁気テ
ープやデイスク盤に付着するごみや傷等にによ
り、読取り時に信号の欠損つまりドロツプアウト
を生じることが知られている。そして、ビデオテ
ープレコーダやビデオデイスク等では、このドロ
ツプアウトを補償するために、例えば１水平走査
ライン前の信号で、ドロツプアウト発生部分の信
号を補間するような、ドロツプアウト補償回路が
設けられている。すなわち、このドロツプアウト
補償回路は、テレビジヨン信号のような画像信号
においては、隣り合う水平走査ライン間の信号の
相関関係が非常に強いことを利用したものであ
る。

しかしながら、前述のようなオーデイオ信号な
どは画像信号と異なり、隣接水平走査ライン時間
に相当するサンプル間での相関関係が極めて小さ
いため、このような補間がなされると本来の信号
とは全く関係のない信号によつて補正されること
になり、逆に雑音増大等の信号劣下を招くことに
なる。しかも、この場合ドロツプアウト補償によ
り補間された信号は、それ自身誤りを含んでいな
いので、誤り検出回路２６でドロツプアウト補償
部分を誤りと検出することはできない。このた
め、補間された信号は、本来の信号と異なるもの
として、再度訂正または補正することができない
という問題がある。

上記の問題点をさらに具体的に説明すると、次
のようになる。すなわち、第４図に示すように
PCM化されて記録される信号は、符号化された
情報D_i（ｉ＝１、２、３、…）に対してその誤り
を検出するための誤り検出信号C_iを付加したフオ
ーマツトで表わされる。ここで、今水平走査のｌ
＋１ラインにおいてD₁₃、D₁₄にドロツプアウト
が生じたとすると、前述のドロツプアウト補償回
路によれば、１水平走査ライン前のつまりｌライ
ンの情報D₅、D₆によつて補償されることになる。
このため、ｌ＋１ラインの信号系列は本来のもの
と大幅に異なつたものとなる。したがつて、ｌ＋
１ラインの情報D₅、D₆が、ビデオテープレコー
ダ等に内蔵されたドロツプアウト補償回路によつ
て１水平走査ライン前の、ｌラインの情報で補間
されたものであることを検出して、この情報D₅、
D₆をさらに本来のｌ＋１ラインの情報D₁₃、D₁₄
に補正しなければ、オーデイオ信号の場合上記し
たように隣接する水平走査ライン間の相関関係が
極めて小さいことから、雑音の増大を招いてしま
うことになる。ところが、補間された情報D₅、
D₆に対しては同じく誤り検出信号C₅、C₆によつ
て誤り検出がなされるため、誤りは検出されない
ことになる。

また、上記のような従来のPCM記録再生シス
テムでは、デインターリーブ処理時に各ワードに
付加された判定信号Epを誤りワードの指示用と
して用いているので、誤り検出回路２６に誤り検
出のミス（誤りみのがし）が発生すると、実際は
誤りがあるのに、誤りなしを表わすまちがつた判
定信号E_Pが、例えば第３図に示したバツフアメ
モリ２７から出力される６つのサンプルワード
（A_o、B_o-3D、A_o+1-6D、B_o+1-9D、A_o+2-12D、
B_o+2-15D）及び２つの誤り訂正ワード（P_o-18D、
Q_o-21D）に付加されることになり、結果的に、デ
インターリーブ処理後にまちがつた判定信号E_P
が付加されたワードが、サンプルワード＋誤り訂
正ワードの回数発生し、その結果誤訂正を生じる
という問題もある。

この発明は上記事情を考慮してなされたもの
で、前述のようなドロツプアウト補償における問
題点を解決するとともに、誤り検出にミスがあつ
た場合でもそれを補正訂正することができる極め
て良好なデジタル信号処理装置を提供することを
目的とする。

ここで、まずこの発明の一実施例を説明するに
先立ち、符号誤りの訂正について説明する。ま
ず、前記パリテイ信号生成回路１６によつて誤り
訂正ワードP_o、Q_o（訂正用パリテイ信号）が次式
のように生成されるものとする。

P_o＝A_oB_oA_o+1B_o+1A_o+2B_o+2 Q_o＝T⁶A_oT⁵B_oT⁴A_o+1 T³B_o+1T²A_o+2TB_o+2 但し、ｎは０または３の倍数で表わすアドレスは半加算ＴはＱ生成用マトリツクスすると、前記シンドローム生成回路２８で生成さ
れるシンドロームS₁、S₂は、次式で表わされる。

S₁＝A_oB_oA_o+1B_o+1A_o+2B_o+2P_o S₂＝T⁶A_oT⁵B_oT⁴A_o+1 T³B_o+1T²A_o+2TB_o+2Q_o ここで、誤りがない場合には、S₁＝０、S₂＝０
となる。また、誤りがある場合、その訂正は、標
本化されたワードW₁乃至W₆及び訂正用パリテイ
信号Ｐ、Ｑを１ブロツクとすると、次のように場
合分けされて行なわれる。

(1) 標本化信号ワードのうち１ワードW_iに誤り
がある場合、 W^_i＝W_iW_ie 但し、W^_i：誤りワード W_i：頁値 W_ie＝誤りパターン訂正用パリテイ信号Ｑが誤りでＰが誤りで
ない時、 S₁＝ＰW₁…W^_i…W₆＝W_ie ｉが判定信号Epで指示されていれば W_i＝W^_iW_ie＝W^_iS₁ 訂正用パリテイ信号Ｐが誤りでＱが誤りで
ない時、Ｑ＝₆ 〓ⁿ⁼¹ T^7-n・W_oであるからS₂は、 S₂＝ＱT⁶W₁…T^7-iW^_i…TW₆＝T^7-i
W_ie ∴W_i＝T^i-7S₂W^_i 訂正用パリテイ信号Ｐ、Ｑが誤りでなく誤
りワードのｉの指示がない時、 S₁＝W_ie、S₂＝T^7-iW_ie S₁＝T^i-7・S₂またはT^7-i・S₁＝S₂を満足す
るｉを求めて W_i＝W^_iS₁ (2) 標本化信号ワードが２ワードW_i、W_j誤りの
場合、 W^_i＝W_iW_ie、W^_j＝W_jW_jeとすると、 S₁＝W_ieW_je、S₂＝T^7-iW_ieT^7-jW_je W_je＝（ＩT^i-j）^-1（S₁T^i-7S₂）但し、Ｉは単位マトリツクス W_ie＝S₁W_je ∴W_i＝W^_i（ＩT^i-j）^-1（S_iT^i-7S₂）S₁ W_j＝W^_j（ＩT^i-j）^-1（S₁T^i-7S₂）ここで、第４図は前記デインターリーブ回路２
９におけるデータの流れを示すものである。今、
仮に標本化信号ワードA_o、B_o、A_o+1、B_o+1、
A_o+2、B_o+2及び訂正用パリテイ信号P_o、Q_oが、
前記訂正回路３３に出力されているとする。そし
て、A_o+21D、B_o+18D、A_o+1+15D、B_o+1+12D、
A_o+2+9D、B_o+2+6D、P_o+3D、Q_oよりなるブロツク
が誤りデータブロツクであるにもかかわらず、誤
り検出回路２６が検出ミスをして誤りなし（Ep
＝０）と判定したとする。この時のシンドローム
は他のワードに誤りがないとすれば、 S₁＝P_oA_oB_o…B_o+2＝０ S₂＝Q′_oT⁶A_oT⁵B_o …TB_o+2＝Q_oe≠０となる。

但し、Q′_o＝Q_o＝Q_oe すなわち、S₂は“０”にならず、Q_oの誤りパ
ターンとなる。この時、標本化信号ワードに誤り
がないため問題とならないが、問題となるのは
Q_oと同じタイミングでデインターリーブ回路２
９に入力される他のワードが、デインターリーブ
回路２９から出力されるときである。

ここにおいて、上述した演算処理をシンドロー
ム側からみて考察すると、次のような結論が得ら
れる。

判定信号Epによつて誤りワードなしと判断
されかつシンドロームS₁＝０、S₂≠０となつた
場合、訂正用パリテイ信号Q_oに誤りがある確
率が非常に高い。

判定信号Epによつて誤りワードなしと判断
されかつシンドロームS₁≠０、S₂＝０となつた
場合、訂正用パリテイ信号P_oに誤りがある確
率が非常に高い。

判定信号Epによつて誤りワードなしと判断
されかつシンドロームS₁≠０、S₂≠０でS₁＝
T^i-7S₂となり１≦ｉ≦６で判定された場合、標
本化信号ワードW_iが誤りである確率が非常に
高い。

上記のような判定がなされた時は、そのタイミ
ングでの訂正処理はよいが、誤り検出時の同じタ
イミングでのデータブロツク内のワードにも誤り
がある確率が高く、このワードが他の誤りワード
とともにデインターリーブ回路２９で出力された
場合、誤訂正をしてしまう。例えば第４図におい
て、A_o、B_o、A_o+1、B_o+1、A_o+2、B_o+2、P_o、Q_o
が、判定信号Epによつて誤りなしと指示されて
も、シンドロームがS₁≠０、S₂＝０となつた時
は、訂正用パリテイ信号P_oに誤りがあると判断
すべきである。そして、このときA_o+18D、
B_o+15D、B_o+1+9D、A_o+2+6D、B_o+2+3Dについても、
判定信号Epを論理値“１”（誤り有り）にするよ
うにすれば、誤訂正を防止し得るものである。

次に、ドロツプアウトを検出してその補間デー
タを補正訂正する手段について説明する。すなわ
ち、ビデオテープレコーダやビデオデイスクプレ
ーヤ等に設けられるドロツプアウト補償回路は、
前述したように、ドロツプアウト発生部分の信号
をその１水平走査ライン前の信号で補間するよう
にしている。一方、オーデイオ信号の場合には、
隣接する水平走査ライン間の相関関係が極めて小
さいため、現在の信号とその１水平走査ライン前
の信号とが一致することはまずないといえる。こ
のため、PCM化された信号をドロツプアウト補
償に対応する時間、つまり、１水平走査期間だけ
遅延し、この遅延した信号と遅延する前の信号と
を比較し両者が一致している場合、これをドロツ
プアウト補償された信号であると判断して、この
とき判定信号E_Pを論理値“１”（誤り有り）にす
るようにすれば、ドロツプアウト補償された信号
を検出して補正訂正に供させることができる。

ここで、第５図はこの発明の基本構成を示すも
ので、第３図と同一部分には同一記号を符して示
し、ここでは異なる部分についてのみ説明する。
すなわち、第３図に示す波形整形回路２４からの
出力は、入力端子４０を介して誤り検出回路２６
に供給される。この誤り検出回路２６からの判定
信号Epは、バツフアメモリ２７を介した後、７
ビツト×Ｄのシフトレジスタ４１を介してエラー
ポインタパターン検出回路３０に供給される。こ
こで、上記シフトレジスタ４１の部分を具体的に
示すと第６図に示すようになる。つまり、バツフ
アメモリ２７から出力された判定信号Epは、接
続端子４２を介してシフトレジスタ４１の入力端
IN₇に供給されるとともに、接続端子４３を介し
てエラーポインタパターン検出回路３０に供給さ
れる。このときの判定信号Epが誤り訂正ワード
Q_oの判定信号Q_oEpとなる。そして、この入力端
IN₇に入力された判定信号EpはＤビツト分遅延さ
れて出力端OUT₇より出力される。このときの判
定信号Epが誤り訂正ワードP_oの判定信号P_oEpと
なる。

以下同様にして、出力端OUT₁から出力された
判定信号Epが元の判定信号Epを7Dビツト分遅延
された実信号のワードA_oの判定信号A_oEpとな
る。そして、これら各出力端OUT₁乃至OUT₇の
出力は、接続端子４４を介して、前記エラーポイ
ンタパターン検出回路３０に供給される。

ここで、デイレー回路３１、シンドローム生成
回路２８及びエラーポインタパターン検出回路３
０の各出力は、第３図と同様に処理されるもので
ある。

したがつて、７ビツト×Ｄのシフトレジスタ４
１を用いて判定信号Epをデインターリーブ回路
２９の基準遅延量Ｄに対応するビツト数ずつ順次
遅延させるようにしたので、従来のようにデイン
ターリーブ回路２９を用いて判定信号Epを遅延
させる必要がなく、デインターリーブ回路２９は
実信号ワード及び誤り訂正ワードＰ、Ｑ分だけの
容量で済み、構成上及び経済上有利となるもので
ある。

上記のような基本構成において、以下この発明
の一実施例について図面を参照して詳細に説明す
る。すなわち、第７図において、第５図と同一部
分には同一記号を符して示し、ここでは異なる部
分についてのみ説明する。まず、バツフアメモリ
２７から出力される誤り訂正ワードQ_oは、デイ
レー回路３１に供給され、１データブロツク分遅
延される。そして、この遅延された誤り訂正ワー
ドQ_oと遅延される前の誤り訂正ワードQ_oとが、
比較回路４５で比較される。この比較回路４５
は、デイレー回路３１で遅延された誤り訂正ワー
ドQ_oと遅延される前の誤り訂正ワードQ_oとが一
致しているとき論理値“１”、一致していないと
き論理値“０”を出力するものである。すなわ
ち、誤り訂正ワードQ_oは、１データブロツク中
の各サンプルワード（A_o、B_o、A_o+1、B_o+1、
A_o+2、B_o+2、及び他の誤り訂正ワードP_oを演算
して生成するものであるから、デイレー回路３１
の前後の誤り訂正ワードQ_oのみを比較するだけ
で、デイレー回路３１の前後の１データブロツク
の各ワードを全て比較することと略等価とみなす
ことができるので、この実施例ではデイレー回路
３１の前後の誤り訂正ワードQ_oのみを比較して
構成の簡易化を図つている。また、デイレー回路
３１から出力される実信号の各ワードは、マルチ
プレクサ回路４６を介して前記補正回路３２及び
訂正回路３３に供給される。

ここで、上記エラーポインタパターン検出回路
３０、シンドローム生成回路２８及び比較回路４
５からの各出力は、マトリツクス回路４７に供給
される。このマトリツクス回路４７は上記各出力
の間に所定の関係が成立したときに、訂正制御回
路４８から誤り検出回路２６に無関係に判定信号
Epを出力させるように、訂正制御回路４８を制
御するものである。そして、上記訂正制御回路４
８の判定信号Epと、誤り検出回路２６の判定信
号Epとは、オア回路４９で論理和がとられて、
前記シフトレジスタ４１の入力端に供給される。
つまり、具体的に言えば、第８図に示すように、
接続端子４２を介して誤り検出回路２６から供給
される判定信号Ep及びシフトレジスタ４１の各
出力端OUT₇乃至OUT₂から出力される判定信号
P_oEp、B_o+2Ep、A_o+2Ep、B_o+1Ep、A_o+1Ep、B_o
Epは、それぞれオア回路４９１乃至４９７の入
力一端に供給される。このオア回路４９１乃至４
９７の入力他端には、上記訂正制御回路４８から
の判定信号Epが供給され、出力端はシフトレジ
スタ４１の各入力端IN₇乃至IN₁に接続されてい
る。

ここにおいて、マトリツクス回路４７における
前記エラーポインタパターン検出回路３０、シン
ドローム生成回路２８及び比較回路４５からの各
出力間の関係に基づく動作について説明する。す
なわち、マトリツクス回路４７は、エラーポイン
タパターン検出回路３０からの判定信号Epパタ
ーン、シンドローム生成回路２８から出力される
シンドロームS₁，S₂及び比較回路４５からの出力
Ｑ−P_aの各信号によつてそれらの関係を調べ、
各サンプルワードごとに“０”訂正（直接出力）、
訂正及び補正を行なわせるための制御信号を訂正
制御回路４８をして補正回路３２及び訂正回路３
３に供給する如く動作させるようなデータを出力
するものである。この訂正制御回路４８では、上
記制御信号を生成してラツチし、デインターリー
ブ回路２９が次のブロツクのデータを出力すると
き、デイレー回路３１で１ブロツク遅延されたデ
ータをワードごとに補正回路３２及び訂正回路３
３に導き、補正、訂正を行なわせる。

ここで、マトリツクス回路４７と訂正制御回路
４８との関係は、次のようになつている。

(1) 誤り検出回路２６からの各ワードの判定信号
Epが全て論理値“０”（誤りなし）の場合、 S₁＝０、S₂＝０のときワードA_o乃至B_o+2は全て直接出力 S₁＝０、S₂≠０のとき先にで説明したように訂正用パリテイ信
号Q_oに誤りがある確率が非常に高いので、
ワードA_o乃至B_o+2は直接出力し、Q_oEpを論
理値“１”にするように訂正制御回路４８か
ら判定信号Epを発生させる。

S₁≠０、S₂＝０のとき先にで説明したように訂正用パリテイ信
号P_oに誤りがある確率が非常に高いので、
ワードA_o乃至B_o+2は直接出力し、Q_oEpを論
理値“１”にするように訂正制御回路４８か
ら判定信号Epを発生させる。

S₁≠０、S₂≠０のとき先にで説明したように誤りワードW_iを
捜してそのワードの判定信号iEpを論理値
“１”にするように訂正制御回路４８から判
定信号Epを発生させる。このときｉを１〜
６まで変えてもS₁＝T^i-7S₂の関係が満足しな
いときはA_o〜B_o+2の全てのワードを補正
（例えば前のブロツクのデータで補間）する
ようにしてもよい。

(2) A_o〜B_o+2のワードのうち誤り検出回路２６
の判定信号Epが１個だけ論理値“１”（誤り有
り）の場合、（誤りワードW_iは指示されている
とする） P_oEp＝０、Q_oEp＝０のとき T^i-7S₂＝S₁の関係を調べ満足したらｉで指
示されたデータの訂正を行なう。T^i-7S₂＝S₁
が満足しないときには、一応ｉを１〜６まで
変えて満足するｉを捜す。これでもT^i-7S₂＝
S₁を満足するｉが存在しないときは、比較回
路４５の出力Ｑ−P_aを調べ、Ｑ−P_a＝１つ
まりデイレー回路３１の前後の誤り訂正ワー
ドQ_oが一致しているときは、Q_oのデータが
ドロツプアウト補償によつて補間された１デ
ータブロツク前のデータである確率が高いの
で判定信号Epで指示されているデータを補
正し、Q_oEpを論理値“１”にするように訂
正制御回路４８から判定信号Epを発生させ
る。また、Ｑ−P_a＝０のときは他のワード
に誤りがある確率が高いのでワードA_o〜
B_o+2は全て補正（例えば前のブロツクのデ
ータで補間）する。

P_oEp＝０、Q_oEp＝１のとき判定信号Epで指示されているデータを訂
正する。

P_oEp＝１、Q_oEp＝０のとき判定信号Epで指示されているデータを訂
正する。Ｑ−P_a＝１つまりデイレー回路３
１の前後の誤り訂正ワードQ_oが一致してい
るときは、Q_oのデータがドロツプアウト補
償によつて補間された１データブロツク前の
データである確率が高いので訂正せず補正す
る。

(3) A_o〜B_o+2のワードのうち誤り検出回路２６
の判定信号Epが２個論理値“１”（誤り有り）
で、P_oEp＝０、Q_oEp＝０の場合、この場合、２ワード訂正ができるが、このと
きもＱ−P_aを調べＱ−P_a＝１つまりデイレー
回路３１の前後の誤り訂正ワードQ_oが一致し
ているときは、Q_oのデータがドロツプアウト
補償によつて補間された１データブロツク前の
データである確率が高いので訂正せず補正す
る。

したがつて、上記実施例のような構成によれ
ば、誤り検出回路２６に検出ミスがあつたり、ド
ロツプアウト補償が行なわれていた場合におい
て、判定信号Epパターン、シンドロームS₁、S₂
及び比較回路４５の出力Ｑ−P_a等の関係を調べ
るようにしたので補正訂正を行なうとができ、誤
訂正も防止することができる。

ここで、PCM記録再生システムでは、誤訂正
が行なわれると、異常音が発生し、最もさけなけ
ればならないこととなる。その点、補正は誤りデ
ータを切りすて、前後の正しいデータなどで補間
するため、例え誤りデータとその前後のデータと
に強い相関関係がなかつたとしても、少なくとも
異常音発生はさけることができるものである。こ
のため、上記のように関係の不明なデータは訂正
せず補正するようにした方が、システム全体とし
てすぐれていると言えるものである。

なお、この発明は上記実施例に限定されるもの
ではなく、この外にその要旨を逸脱しない範囲で
種々変形して実施することができる。

したがつて、以上詳述したようにこの発明によ
れば、ドロツプアウト補償における補間された信
号を検出して補正訂正することができるととも
に、誤り検出にミスがあつた場合でもそれを補正
訂正することのできる極めて良好なデジタル信号
処理装置を提供することができる。

【図面の簡単な説明】

第１図はPCMオーデイオ信号を記録、再生す
るためのデータフオーマツトの一例を示すタイム
チヤート、第２図及び第３図はそれぞれ従来のデ
ジタル信号処理装置を示すブロツク構成図、第４
図はドロツプアウト補償の説明図、第５図及び第
６図はそれぞれこの発明の基本構成を示すブロツ
ク構成図、第７図及び第８図はそれぞれこの発明
に係るデジタル信号処理装置の一実施例を示すブ
ロツク構成図である。１１，１２……入力端子、１３……マルチプレ
クサ回路、１４……Ａ／Ｄ変換回路、１５……
Ｓ／Ｐ変換回路、１６……パリテイ信号生成回
路、１７……Ｐ／Ｓ変換回路、１８……インター
リーブ回路、１９……切換スイツチ、２０……変
調回路、２１……出力端子、２２……誤り検出信
号付加回路、２３……入力端子、２４……波形整
形回路、２５……Ｓ／Ｐ変換回路、２６……誤り
検出回路、２７……バツフアメモリ、２８……シ
ンドローム生成回路、２９……デインターリーブ
回路、３０……エラーポインタパターン検出回
路、３１……デイレー回路、３２……補正回路、
３３……訂正回路、３４……訂正制御回路、３５
……デインターリーブ誤り検出回路、３６……ミ
ユーテイング検出回路、３７……出力端子、３８
……入力端子、３９……ワードデイレー回路、４
０……入力端子、４１……シフトレジスタ、４２
乃至４４……接続端子、４５……比較回路、４６
……マルチプレクサ回路、４７……マトリツクス
回路、４８……訂正制御回路、４９……オア回
路。

Claims

【特許請求の範囲】

１情報信号を符号化し所定のインターリーブ処
理を施して記録されたデータを読出し復号化する
デジタル信号処理装置において、前記データから
所定のデータブロツク毎に符号誤りを検出し誤り
判定信号を出力する誤り検出回路と、前記データ
を前記所定のデータブロツク毎にワード単位に分
割する分割回路と、この分割回路からの出力にデ
インターリーブ処理を施すデインターリーブ回路
と、前記誤り検出回路からの誤り判定信号を前記
デインターリーブ回路の遅延量に対応するビツト
数遅延する遅延回路と、前記デインターリーブ回
路から出力されたワードに基づいてシンドローム
を生成するシンドローム生成回路と、前記デイン
ターリーブ処理時における最小遅延量のワードを
１データブロツク分遅延させるデイレー回路と、
このデイレー回路の出力と該デイレー回路で遅延
される前のワードとを比較する比較回路と、前記
遅延回路からの出力に基づいて誤りパターンを検
出するエラーポインタパターン検出回路と、前記
シンドローム生成回路、比較回路及びエラーポイ
ンタパターン検出回路からの各出力に基づいて符
号誤りを判別し前記誤り検出回路からの誤り判定
信号を修正する信号を発生して前記遅延回路に供
給する制御回路とを具備してなることを特徴とす
るデジタル信号処理装置。