JPH10213815A - 液晶表示装置の製法 - Google Patents
液晶表示装置の製法Info
- Publication number
- JPH10213815A JPH10213815A JP1681097A JP1681097A JPH10213815A JP H10213815 A JPH10213815 A JP H10213815A JP 1681097 A JP1681097 A JP 1681097A JP 1681097 A JP1681097 A JP 1681097A JP H10213815 A JPH10213815 A JP H10213815A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- silicon layer
- layer
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 金属膜に含まれる金属原子の拡散およびｉ−
ａ−Ｓｉ層に含まれる水素原子の脱離を抑制することに
より、ＴＦＴ特性の劣化を防止し、安定した表示特性を
有する液晶表示装置をうることができる液晶表示装置の
製法を提供する。 【解決手段】 絶縁性の基板上に複数の薄膜トランジス
タを有してなる液晶表示装置の製法であって、前記薄膜
トランジスタを非晶質シリコン層を用いて形成し、前記
非晶質シリコン層を形成したのちに、ソース電極および
ドレイン電極となる金属膜を、前記非晶質シリコン層を
成膜する際の温度よりも低い温度で成膜し、かつ、前記
ソース電極およびドレイン電極と前記非晶質シリコン層
とのオーミックコンタクト層として、前記ソース電極お
よびドレイン電極と前記非晶質シリコン層とのあいだに
形成するイオンドープアモルファスシリコン層を、質量
分離をしないイオン注入法を用いて形成する。
ａ−Ｓｉ層に含まれる水素原子の脱離を抑制することに
より、ＴＦＴ特性の劣化を防止し、安定した表示特性を
有する液晶表示装置をうることができる液晶表示装置の
製法を提供する。 【解決手段】 絶縁性の基板上に複数の薄膜トランジス
タを有してなる液晶表示装置の製法であって、前記薄膜
トランジスタを非晶質シリコン層を用いて形成し、前記
非晶質シリコン層を形成したのちに、ソース電極および
ドレイン電極となる金属膜を、前記非晶質シリコン層を
成膜する際の温度よりも低い温度で成膜し、かつ、前記
ソース電極およびドレイン電極と前記非晶質シリコン層
とのオーミックコンタクト層として、前記ソース電極お
よびドレイン電極と前記非晶質シリコン層とのあいだに
形成するイオンドープアモルファスシリコン層を、質量
分離をしないイオン注入法を用いて形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を有し
てなる装置、さらに詳しくは液晶表示装置の製法に関す
るものである。
てなる装置、さらに詳しくは液晶表示装置の製法に関す
るものである。
【０００２】
【従来の技術】液晶表示装置は、一般的に、マトリクス
基板と、対向基板と、前記マトリクス基板および対向基
板間に挟持される液晶層とからなる。前記マトリクス基
板は、絶縁性の基板上にマトリクス状に配置された複数
の画素電極と、各画素電極に接続された薄膜トランジス
タ（以下、「ＴＦＴ」という）と、液晶表示装置の外部
に設けられる駆動部からの駆動信号をＴＦＴに入力する
ために設けられたゲート配線およびソース配線とからな
る。前記対向基板は、絶縁性の基板上に対向電極が形成
されてなり、該対向電極には駆動部から駆動信号が入力
される。液晶表示装置は、マトリクス状に配置された複
数の画素電極に選択的に駆動信号を入力することによ
り、画素電極と対向電極とのあいだに挟持された液晶層
を選択的に駆動し表示を行っている。
基板と、対向基板と、前記マトリクス基板および対向基
板間に挟持される液晶層とからなる。前記マトリクス基
板は、絶縁性の基板上にマトリクス状に配置された複数
の画素電極と、各画素電極に接続された薄膜トランジス
タ（以下、「ＴＦＴ」という）と、液晶表示装置の外部
に設けられる駆動部からの駆動信号をＴＦＴに入力する
ために設けられたゲート配線およびソース配線とからな
る。前記対向基板は、絶縁性の基板上に対向電極が形成
されてなり、該対向電極には駆動部から駆動信号が入力
される。液晶表示装置は、マトリクス状に配置された複
数の画素電極に選択的に駆動信号を入力することによ
り、画素電極と対向電極とのあいだに挟持された液晶層
を選択的に駆動し表示を行っている。
【０００３】さらに、前記ＴＦＴの構造に関しては、日
経マイクロデバイス編「フラットパネルディスプレイ１
９９３」（１９９３）日経ＢＰ社、ｐ．２１２−２１
３、および生垣展、鷲田浩志編「液晶ディスプレイ製造
装置実用便覧」サイエンスフォラム社、ｐ．４１−４４
などの書籍に記述されている構造が一般的である。前記
書籍には、たとえば逆スタガ型ＴＦＴが示されている。
該逆スタガ型ＴＦＴは、絶縁性の基板上から、ゲート配
線に接続されたゲート電極と、ゲート絶縁膜と、半導体
層と、ドレイン電極、およびソース配線に接続されたソ
ース電極とが順次積層されてなる。
経マイクロデバイス編「フラットパネルディスプレイ１
９９３」（１９９３）日経ＢＰ社、ｐ．２１２−２１
３、および生垣展、鷲田浩志編「液晶ディスプレイ製造
装置実用便覧」サイエンスフォラム社、ｐ．４１−４４
などの書籍に記述されている構造が一般的である。前記
書籍には、たとえば逆スタガ型ＴＦＴが示されている。
該逆スタガ型ＴＦＴは、絶縁性の基板上から、ゲート配
線に接続されたゲート電極と、ゲート絶縁膜と、半導体
層と、ドレイン電極、およびソース配線に接続されたソ
ース電極とが順次積層されてなる。
【０００４】逆スタガ型ＴＦＴの一例として、チャネル
エッチ型の構造を有するＴＦＴがある。前記チャネルエ
ッチ型の逆スタガ型ＴＦＴとは、半導体層が形成された
後、続けてドレイン電極およびソース電極が形成されて
なるＴＦＴであり、前記ドレイン電極およびソース電極
となる金属膜をエッチングしたのち、さらに、前記半導
体層の一部もエッチングされてなるＴＦＴである。前記
半導体層の一部をエッチングすることにより、前記ドレ
イン電極と前記ソース電極とを互いに離れた位置に形成
することができる。
エッチ型の構造を有するＴＦＴがある。前記チャネルエ
ッチ型の逆スタガ型ＴＦＴとは、半導体層が形成された
後、続けてドレイン電極およびソース電極が形成されて
なるＴＦＴであり、前記ドレイン電極およびソース電極
となる金属膜をエッチングしたのち、さらに、前記半導
体層の一部もエッチングされてなるＴＦＴである。前記
半導体層の一部をエッチングすることにより、前記ドレ
イン電極と前記ソース電極とを互いに離れた位置に形成
することができる。
【０００５】また、逆スタガ型ＴＦＴの他の例として、
チャネル保護型の構造を有するＴＦＴがある。前記チャ
ネル保護型の逆スタガ型ＴＦＴとは、半導体層の一部表
面にチャネル保護膜となるＳｉＮ膜が成膜され、所望の
形状にパターニングされた後、前記ドレイン電極および
ソース電極が形成されてなるＴＦＴである。チャネル保
護膜を形成することにより、ｎ−ａ−Ｓｉ層をエッチン
グする際に、チャネル部を保護する。
チャネル保護型の構造を有するＴＦＴがある。前記チャ
ネル保護型の逆スタガ型ＴＦＴとは、半導体層の一部表
面にチャネル保護膜となるＳｉＮ膜が成膜され、所望の
形状にパターニングされた後、前記ドレイン電極および
ソース電極が形成されてなるＴＦＴである。チャネル保
護膜を形成することにより、ｎ−ａ−Ｓｉ層をエッチン
グする際に、チャネル部を保護する。
【０００６】前記半導体層は、主に非晶質シリコン層た
るイントリンシックなアモルファスシリコン層（ｉ−ａ
−Ｓｉ層）からなり、該ｉ−ａ−Ｓｉ層とドレイン電極
またはソース電極とのオーミックコンタクト層として、
さらに、前記ｉ−ａ−Ｓｉ層とドレイン電極またはソー
ス電極とのあいだにイオンドープアモルファスシリコン
層が形成されてなる。たとえば、前記チャネル保護型の
逆スタガ型ＴＦＴのばあいは、成膜されたＳｉＮ膜が所
望の形状にエッチングされた後、イオンドープアモルフ
ァスシリコン層としてのｎ型アモルファスシリコン層
（ｎ−ａ−Ｓｉ層）が前記ｉ−ａ−Ｓｉ層表面に成膜さ
れる。
るイントリンシックなアモルファスシリコン層（ｉ−ａ
−Ｓｉ層）からなり、該ｉ−ａ−Ｓｉ層とドレイン電極
またはソース電極とのオーミックコンタクト層として、
さらに、前記ｉ−ａ−Ｓｉ層とドレイン電極またはソー
ス電極とのあいだにイオンドープアモルファスシリコン
層が形成されてなる。たとえば、前記チャネル保護型の
逆スタガ型ＴＦＴのばあいは、成膜されたＳｉＮ膜が所
望の形状にエッチングされた後、イオンドープアモルフ
ァスシリコン層としてのｎ型アモルファスシリコン層
（ｎ−ａ−Ｓｉ層）が前記ｉ−ａ−Ｓｉ層表面に成膜さ
れる。
【０００７】前記ｎ−ａ−Ｓｉ層の成膜方法としてはＣ
ＶＤ法が最も一般的であるが、ｎ−ａ−Ｓｉ層と、該ｎ
−ａ−Ｓｉ層が表面上に形成されるｉ−ａ−Ｓｉ層また
はＳｉＮ膜との界面の影響あるいはｎ−ａ−Ｓｉ層に対
する応力の影響により、成膜したｎ−ａ−Ｓｉ層の一部
が剥がれたり、浮いたりする現象が発生するばあいがあ
る。したがって、再現性および製造プロセスの安定性の
面で問題があった。
ＶＤ法が最も一般的であるが、ｎ−ａ−Ｓｉ層と、該ｎ
−ａ−Ｓｉ層が表面上に形成されるｉ−ａ−Ｓｉ層また
はＳｉＮ膜との界面の影響あるいはｎ−ａ−Ｓｉ層に対
する応力の影響により、成膜したｎ−ａ−Ｓｉ層の一部
が剥がれたり、浮いたりする現象が発生するばあいがあ
る。したがって、再現性および製造プロセスの安定性の
面で問題があった。
【０００８】かかる問題を解決する１つの手段として、
ＣＶＤ法を用いてｎ−ａ−Ｓｉ層を成膜する代わりに、
すでに成膜されているｉ−ａ−Ｓｉ層表面付近に、質量
分離を行わないイオン注入法を用いてｎ型の不純物を注
入して、ｉ−ａ−Ｓｉ層表面付近にｎ−ａ−Ｓｉ層を形
成する方法がある。なお、前記ｎ型の不純物としては、
ホスフィンをイオン種とするリンイオンを含む複数のイ
オン、たとえばＰ+、ＰＨ+、ＰＨ2 +およびＰＨ3 +などが
同時に用いられうる。前記イオン注入法を用いたばあ
い、ｎ−ａ−Ｓｉ層の一部が剥がれたり浮いたりする現
象は発生しない。しかし、イオン注入法で形成したｎ−
ａ−Ｓｉ層の厚さが、ＣＶＤ法を用いて成膜したｎ−ａ
−Ｓｉ層の厚さよりも薄くなる（一般的に、５０〜１０
０ｎｍ程度）ため、後にドレイン電極およびソース電極
となる金属膜を成膜するときに、金属膜に含まれる金属
原子がｎ−ａ−Ｓｉ層に拡散してしまうという問題があ
る。
ＣＶＤ法を用いてｎ−ａ−Ｓｉ層を成膜する代わりに、
すでに成膜されているｉ−ａ−Ｓｉ層表面付近に、質量
分離を行わないイオン注入法を用いてｎ型の不純物を注
入して、ｉ−ａ−Ｓｉ層表面付近にｎ−ａ−Ｓｉ層を形
成する方法がある。なお、前記ｎ型の不純物としては、
ホスフィンをイオン種とするリンイオンを含む複数のイ
オン、たとえばＰ+、ＰＨ+、ＰＨ2 +およびＰＨ3 +などが
同時に用いられうる。前記イオン注入法を用いたばあ
い、ｎ−ａ−Ｓｉ層の一部が剥がれたり浮いたりする現
象は発生しない。しかし、イオン注入法で形成したｎ−
ａ−Ｓｉ層の厚さが、ＣＶＤ法を用いて成膜したｎ−ａ
−Ｓｉ層の厚さよりも薄くなる（一般的に、５０〜１０
０ｎｍ程度）ため、後にドレイン電極およびソース電極
となる金属膜を成膜するときに、金属膜に含まれる金属
原子がｎ−ａ−Ｓｉ層に拡散してしまうという問題があ
る。
【０００９】
【発明が解決しようとする課題】通常、ドレイン電極お
よびソース電極となる金属膜の成膜にはスパッタ法を用
いる。該スパッタ法を用いるばあいは、一般的に成膜温
度を高くするほうが低抵抗の金属膜を成膜することがで
きるので、成膜温度を高くするほうがドレイン電極およ
びソース電極を形成するのには適している。しかし、成
膜温度を高くすると、ｉ−ａ−Ｓｉ層に含まれる水素原
子がｉ−ａ−Ｓｉ層から脱離し、ＴＦＴ特性の劣化が生
じる。さらに、金属膜に含まれる金属原子がｎ−ａ−Ｓ
ｉ層に拡散し、ときにはｎ−ａ−Ｓｉ層を突き抜けｉ−
ａ−Ｓｉ層にまで金属原子が拡散するばあいがある。と
くに、イオン注入法で形成したｎ−ａ−Ｓｉ層は薄いた
め影響が大きく、所定のＴＦＴ特性がえられないという
問題が生じる。
よびソース電極となる金属膜の成膜にはスパッタ法を用
いる。該スパッタ法を用いるばあいは、一般的に成膜温
度を高くするほうが低抵抗の金属膜を成膜することがで
きるので、成膜温度を高くするほうがドレイン電極およ
びソース電極を形成するのには適している。しかし、成
膜温度を高くすると、ｉ−ａ−Ｓｉ層に含まれる水素原
子がｉ−ａ−Ｓｉ層から脱離し、ＴＦＴ特性の劣化が生
じる。さらに、金属膜に含まれる金属原子がｎ−ａ−Ｓ
ｉ層に拡散し、ときにはｎ−ａ−Ｓｉ層を突き抜けｉ−
ａ−Ｓｉ層にまで金属原子が拡散するばあいがある。と
くに、イオン注入法で形成したｎ−ａ−Ｓｉ層は薄いた
め影響が大きく、所定のＴＦＴ特性がえられないという
問題が生じる。
【００１０】本発明はかかる問題を解決し、ソース電極
およびドレイン電極となる金属膜の成膜時の温度を、前
記ｉ−ａ−Ｓｉ層の成膜時の温度より低くすることによ
り、水素原子がｉ−ａ−Ｓｉ層から脱離することおよび
金属原子がｉ−ａ−Ｓｉ層に拡散することがないので、
安定した特性を有するＴＦＴをうることができる。
およびドレイン電極となる金属膜の成膜時の温度を、前
記ｉ−ａ−Ｓｉ層の成膜時の温度より低くすることによ
り、水素原子がｉ−ａ−Ｓｉ層から脱離することおよび
金属原子がｉ−ａ−Ｓｉ層に拡散することがないので、
安定した特性を有するＴＦＴをうることができる。
【００１１】
【課題を解決するための手段】本発明の液晶表示装置の
製法は、絶縁性の基板上に複数の薄膜トランジスタを有
してなる液晶表示装置の製法であって、前記薄膜トラン
ジスタを非晶質シリコン層を用いて形成し、前記非晶質
シリコン層を形成したのちに、ソース電極およびドレイ
ン電極となる金属膜を、前記非晶質シリコン層を成膜す
る際の温度以下の温度で成膜し、かつ、前記ソース電極
およびドレイン電極と前記非晶質シリコン層とのオーミ
ックコンタクト層として、前記ソース電極およびドレイ
ン電極と前記非晶質シリコン層とのあいだに形成するイ
オンドープアモルファスシリコン層を、質量分離をしな
いイオン注入法を用いて形成する。
製法は、絶縁性の基板上に複数の薄膜トランジスタを有
してなる液晶表示装置の製法であって、前記薄膜トラン
ジスタを非晶質シリコン層を用いて形成し、前記非晶質
シリコン層を形成したのちに、ソース電極およびドレイ
ン電極となる金属膜を、前記非晶質シリコン層を成膜す
る際の温度以下の温度で成膜し、かつ、前記ソース電極
およびドレイン電極と前記非晶質シリコン層とのオーミ
ックコンタクト層として、前記ソース電極およびドレイ
ン電極と前記非晶質シリコン層とのあいだに形成するイ
オンドープアモルファスシリコン層を、質量分離をしな
いイオン注入法を用いて形成する。
【００１２】また、前記非晶質シリコン層の成膜時の温
度が、２５０〜２８０℃である。
度が、２５０〜２８０℃である。
【００１３】また、前記非晶質シリコン層の成膜時の温
度が、２７５℃である。
度が、２７５℃である。
【００１４】また、前記金属膜の成膜時の温度が、２０
０〜２５０℃である。
０〜２５０℃である。
【００１５】また、前記金属膜の成膜時の温度が、２０
０℃である。
０℃である。
【００１６】また、前記イオンドープアモルファスシリ
コン層がｎ型アモルファスシリコン層である。
コン層がｎ型アモルファスシリコン層である。
【００１７】また、前記非晶質シリコン層の表面にイオ
ンを注入して前記イオンドープアモルファスシリコン層
を形成する。
ンを注入して前記イオンドープアモルファスシリコン層
を形成する。
【００１８】また、前記イオンが、リンイオンおよび水
素原子を１つ以上含むリン化合物のイオンのうちの少な
くとも１つである。
素原子を１つ以上含むリン化合物のイオンのうちの少な
くとも１つである。
【００１９】
【発明の実施の形態】つぎに図面を参照しながら本発明
の液晶表示装置の製法の実施の形態について説明する。
の液晶表示装置の製法の実施の形態について説明する。
【００２０】実施の形態１．本発明の液晶表示装置の製
法の一実施の形態について説明する。
法の一実施の形態について説明する。
【００２１】図１は本発明の液晶表示装置の製法の一実
施の形態を用いて形成された液晶表示装置のＴＦＴを示
す断面説明図である。図１において、１は絶縁性の基
板、２はゲート電極、３はゲート絶縁膜、４はｉ−ａ−
Ｓｉ層、５はチャネル保護膜、６ａはソース電極、６ｂ
はドレイン電極、７はｎ−ａ−Ｓｉ層、８は画素電極を
示す。なお、本実施の形態では、液晶表示装置に含まれ
る複数のＴＦＴの一例として、チャネル保護型の逆スタ
ガ型ＴＦＴが用いられている。画素電極８は、液晶表示
装置の各画素ごとに形成されており、ＴＦＴのドレイン
電極６ｂに電気的に接続される。
施の形態を用いて形成された液晶表示装置のＴＦＴを示
す断面説明図である。図１において、１は絶縁性の基
板、２はゲート電極、３はゲート絶縁膜、４はｉ−ａ−
Ｓｉ層、５はチャネル保護膜、６ａはソース電極、６ｂ
はドレイン電極、７はｎ−ａ−Ｓｉ層、８は画素電極を
示す。なお、本実施の形態では、液晶表示装置に含まれ
る複数のＴＦＴの一例として、チャネル保護型の逆スタ
ガ型ＴＦＴが用いられている。画素電極８は、液晶表示
装置の各画素ごとに形成されており、ＴＦＴのドレイン
電極６ｂに電気的に接続される。
【００２２】本発明の液晶表示装置の製法の一実施の形
態によれば、まずはじめに、基板１上に、スパッタ法を
用いて金属膜を成膜し、該金属膜をパターニングしゲー
ト電極２を形成する。さらに、該ゲート電極２上に、ゲ
ート絶縁膜３と、ｉ−ａ−Ｓｉ層４になるアモルファス
シリコン層と、チャネル保護膜５になるＳｉＮ膜とを、
プラズマＣＶＤ法を用いて形成し、前記ＳｉＮ膜をパタ
ーニングしてチャネル保護膜５を形成する。その後、ｎ
−ａ−Ｓｉ層７を形成するために、イオン注入法を用い
て前記アモルファスシリコン層にリンイオンまたはリン
含有イオンを注入し、前記アモルファスシリコン層表面
付近にイオンドープアモルファスシリコン層を形成す
る。さらに、前記アモルファスシリコン層および前記イ
オンドープアモルファスシリコン層をパターニングし、
ｎ−ａ−Ｓｉ層７およびｉ−ａ−Ｓｉ層４を形成する。
ついで、スパッタ法を用いて透明の導電性を有する膜を
成膜し、パターニングして画素電極８を形成し、スパッ
タ法を用いて金属膜を成膜し、パターニングしてソース
電極６ａおよびドレイン電極６ｂを形成する。なお、本
実施の形態においても、金属膜を成膜すると、ｎ−ａ−
Ｓｉ層７との界面に、金属膜中の金属原子がｎ−ａ−Ｓ
ｉ層７中に拡散されてなる金属シリサイド層（図示せ
ず）が形成される。しかし、従来の液晶表示装置内に形
成される金属シリコン層よりも薄い層である。最後に、
ＴＦＴの保護のために、透明でかつ絶縁性の材料からな
る保護膜（図示せず）を形成する。
態によれば、まずはじめに、基板１上に、スパッタ法を
用いて金属膜を成膜し、該金属膜をパターニングしゲー
ト電極２を形成する。さらに、該ゲート電極２上に、ゲ
ート絶縁膜３と、ｉ−ａ−Ｓｉ層４になるアモルファス
シリコン層と、チャネル保護膜５になるＳｉＮ膜とを、
プラズマＣＶＤ法を用いて形成し、前記ＳｉＮ膜をパタ
ーニングしてチャネル保護膜５を形成する。その後、ｎ
−ａ−Ｓｉ層７を形成するために、イオン注入法を用い
て前記アモルファスシリコン層にリンイオンまたはリン
含有イオンを注入し、前記アモルファスシリコン層表面
付近にイオンドープアモルファスシリコン層を形成す
る。さらに、前記アモルファスシリコン層および前記イ
オンドープアモルファスシリコン層をパターニングし、
ｎ−ａ−Ｓｉ層７およびｉ−ａ−Ｓｉ層４を形成する。
ついで、スパッタ法を用いて透明の導電性を有する膜を
成膜し、パターニングして画素電極８を形成し、スパッ
タ法を用いて金属膜を成膜し、パターニングしてソース
電極６ａおよびドレイン電極６ｂを形成する。なお、本
実施の形態においても、金属膜を成膜すると、ｎ−ａ−
Ｓｉ層７との界面に、金属膜中の金属原子がｎ−ａ−Ｓ
ｉ層７中に拡散されてなる金属シリサイド層（図示せ
ず）が形成される。しかし、従来の液晶表示装置内に形
成される金属シリコン層よりも薄い層である。最後に、
ＴＦＴの保護のために、透明でかつ絶縁性の材料からな
る保護膜（図示せず）を形成する。
【００２３】表１に、前記ＴＦＴを構成する膜または層
を形成するときの温度を示す。
を形成するときの温度を示す。
【００２４】
【表１】
【００２５】本実施の形態において、ソース電極６ａお
よびドレイン電極６ｂとなる金属膜を成膜すると、金属
膜に含まれる金属原子がｎ−ａ−Ｓｉ層７となるイオン
ドープアモルファスシリコン層の表面に拡散され、該イ
オンドープアモルファスシリコン層と金属膜との界面に
金属シリサイド層が形成される。
よびドレイン電極６ｂとなる金属膜を成膜すると、金属
膜に含まれる金属原子がｎ−ａ−Ｓｉ層７となるイオン
ドープアモルファスシリコン層の表面に拡散され、該イ
オンドープアモルファスシリコン層と金属膜との界面に
金属シリサイド層が形成される。
【００２６】たとえば、ソース電極６ａおよびドレイン
電極６ｂを形成する際にＣｒ膜を用いたばあい、Ｃｒ膜
を成膜するときの温度によって、前記イオンドープアモ
ルファスシリコン層中にＣｒ原子が拡散する深さが異な
る。図２は、イオンドープアモルファスシリコン層中の
Ｃｒ原子の深さ方向の分布を示すグラフである。図２に
おいて、縦軸はイオンドープアモルファスシリコン層中
で検出されたＣｒ原子の数を示し、横軸は深さを示す。
なお、深さとは、前記イオンドープアモルファスシリコ
ン層表面のうちＣｒ膜が成膜される側の表面から測定が
行なわれたところまでの距離をいう。図２には、Ｃｒ膜
を成膜するときの温度が２００℃のばあいおよび３００
℃のばあいのＣｒ原子の分布が示されている（図２にお
いて、それぞれ「成膜温度２００℃」または「成膜温度
３００℃」として示されている）。なお、図２には、Ｃ
ｒ膜を成膜するときの温度の差により生じるＣｒ原子の
分布の違いが概略的に示されている。図２によると、Ｃ
ｒ膜を成膜するときの温度が高いほうが、Ｃｒ原子がよ
り深く拡散していることが分かる。
電極６ｂを形成する際にＣｒ膜を用いたばあい、Ｃｒ膜
を成膜するときの温度によって、前記イオンドープアモ
ルファスシリコン層中にＣｒ原子が拡散する深さが異な
る。図２は、イオンドープアモルファスシリコン層中の
Ｃｒ原子の深さ方向の分布を示すグラフである。図２に
おいて、縦軸はイオンドープアモルファスシリコン層中
で検出されたＣｒ原子の数を示し、横軸は深さを示す。
なお、深さとは、前記イオンドープアモルファスシリコ
ン層表面のうちＣｒ膜が成膜される側の表面から測定が
行なわれたところまでの距離をいう。図２には、Ｃｒ膜
を成膜するときの温度が２００℃のばあいおよび３００
℃のばあいのＣｒ原子の分布が示されている（図２にお
いて、それぞれ「成膜温度２００℃」または「成膜温度
３００℃」として示されている）。なお、図２には、Ｃ
ｒ膜を成膜するときの温度の差により生じるＣｒ原子の
分布の違いが概略的に示されている。図２によると、Ｃ
ｒ膜を成膜するときの温度が高いほうが、Ｃｒ原子がよ
り深く拡散していることが分かる。
【００２７】また、ＴＦＴの各構成要素となる膜および
層を形成するときの温度を、表１に示す温度に設定する
ことにより、アモルファスシリコン層中の水素原子の脱
離を抑制することができ、安定したＴＦＴ特性をうるこ
とができる。なお、水素原子の脱離の程度については、
ＦＴ−ＩＲ（フーリエ変換赤外分光光度計）を用いて、
Ｓｉ−Ｈ結合、Ｓｉ−Ｈ2結合に固有の吸収スペクトル
の減少を測定することにより確認できる。
層を形成するときの温度を、表１に示す温度に設定する
ことにより、アモルファスシリコン層中の水素原子の脱
離を抑制することができ、安定したＴＦＴ特性をうるこ
とができる。なお、水素原子の脱離の程度については、
ＦＴ−ＩＲ（フーリエ変換赤外分光光度計）を用いて、
Ｓｉ−Ｈ結合、Ｓｉ−Ｈ2結合に固有の吸収スペクトル
の減少を測定することにより確認できる。
【００２８】なお、Ｃｒ膜を３００℃で成膜したばあ
い、Ｓｉ−Ｈ結合、Ｓｉ−Ｈ2結合に固有の吸収スペク
トルである２０００〜２１００ｃｍ-1付近の吸収スペク
トルの減少が、Ｃｒ膜を２００℃で成膜したばあいより
も少なくなる。すなわち、Ｃｒ膜を２００℃で成膜する
方が水素原子の脱離が少ないので好ましい。
い、Ｓｉ−Ｈ結合、Ｓｉ−Ｈ2結合に固有の吸収スペク
トルである２０００〜２１００ｃｍ-1付近の吸収スペク
トルの減少が、Ｃｒ膜を２００℃で成膜したばあいより
も少なくなる。すなわち、Ｃｒ膜を２００℃で成膜する
方が水素原子の脱離が少ないので好ましい。
【００２９】実施の形態２．つぎに本発明の液晶表示装
置の製法の他の実施の形態について説明する。
置の製法の他の実施の形態について説明する。
【００３０】本実施の形態においては、実施の形態１で
用いられたチャネル保護型の逆スタガ型ＴＦＴの代わり
に、チャネルエッチ型の逆スタガ型ＴＦＴが用いられ
る。図３は、本発明の液晶表示装置の製法の他の実施の
形態を用いて形成された液晶表示装置のＴＦＴを示す断
面説明図である。図３において、図１と同一の部分につ
いては同一の符号を用いて示す。
用いられたチャネル保護型の逆スタガ型ＴＦＴの代わり
に、チャネルエッチ型の逆スタガ型ＴＦＴが用いられ
る。図３は、本発明の液晶表示装置の製法の他の実施の
形態を用いて形成された液晶表示装置のＴＦＴを示す断
面説明図である。図３において、図１と同一の部分につ
いては同一の符号を用いて示す。
【００３１】本発明の液晶表示装置の製法の一実施の形
態によれば、まずはじめに、基板１上に、スパッタ法を
用いて金属膜を成膜し、前記金属膜をパターニングしゲ
ート電極２を形成する。さらに、該ゲート電極２上に、
ゲート絶縁膜３と、ｉ−ａ−Ｓｉ層４となるアモルファ
スシリコン層とを、プラズマＣＶＤ法を用いて連続して
形成する。その後、ｎ−ａ−Ｓｉ層７を形成するため
に、イオン注入法を用いて前記アモルファスシリコン層
にリンイオンまたはリン含有イオンを注入し、前記アモ
ルファスシリコン層表面付近にイオンドープアモルファ
スシリコン層を形成する。さらに前記アモルファスシリ
コン層および前記イオンドープアモルファスシリコン層
をパターニングし、ｎ−ａ−Ｓｉ層７およびｉ−ａ−Ｓ
ｉ層４を形成する。ついで、スパッタ法を用いて透明の
導電性を有する膜を成膜し、パターニングして画素電極
８を形成し、スパッタ法を用いて金属膜を成膜し、パタ
ーニングしてソース電極６ａおよびドレイン電極６ｂを
形成する。さらに、ソース電極６ａおよびドレイン電極
６ｂをマスクとしてｎ−ａ−Ｓｉ層７およびｉ−ａ−Ｓ
ｉ層４の一部をエッチングして、チャネル部９を形成す
る。最後に、ＴＦＴの保護のために、透明でかつ絶縁性
の材料からなる保護膜（図示せず）を形成する。
態によれば、まずはじめに、基板１上に、スパッタ法を
用いて金属膜を成膜し、前記金属膜をパターニングしゲ
ート電極２を形成する。さらに、該ゲート電極２上に、
ゲート絶縁膜３と、ｉ−ａ−Ｓｉ層４となるアモルファ
スシリコン層とを、プラズマＣＶＤ法を用いて連続して
形成する。その後、ｎ−ａ−Ｓｉ層７を形成するため
に、イオン注入法を用いて前記アモルファスシリコン層
にリンイオンまたはリン含有イオンを注入し、前記アモ
ルファスシリコン層表面付近にイオンドープアモルファ
スシリコン層を形成する。さらに前記アモルファスシリ
コン層および前記イオンドープアモルファスシリコン層
をパターニングし、ｎ−ａ−Ｓｉ層７およびｉ−ａ−Ｓ
ｉ層４を形成する。ついで、スパッタ法を用いて透明の
導電性を有する膜を成膜し、パターニングして画素電極
８を形成し、スパッタ法を用いて金属膜を成膜し、パタ
ーニングしてソース電極６ａおよびドレイン電極６ｂを
形成する。さらに、ソース電極６ａおよびドレイン電極
６ｂをマスクとしてｎ−ａ−Ｓｉ層７およびｉ−ａ−Ｓ
ｉ層４の一部をエッチングして、チャネル部９を形成す
る。最後に、ＴＦＴの保護のために、透明でかつ絶縁性
の材料からなる保護膜（図示せず）を形成する。
【００３２】本実施の形態においても、実施の形態１と
同様に、表１に示される温度でＴＦＴの各構成要素とな
る膜および層を形成した。したがって、ｉ−ａ−Ｓｉ層
４となるアモルファスシリコン層からの水素原子の脱離
およびｎ−ａ−Ｓｉ層７となるイオンドープアモルファ
スシリコン層へのＣｒ原子の拡散を抑制することができ
る。
同様に、表１に示される温度でＴＦＴの各構成要素とな
る膜および層を形成した。したがって、ｉ−ａ−Ｓｉ層
４となるアモルファスシリコン層からの水素原子の脱離
およびｎ−ａ−Ｓｉ層７となるイオンドープアモルファ
スシリコン層へのＣｒ原子の拡散を抑制することができ
る。
【００３３】実施の形態１および実施の形態２におい
て、アモルファスシリコン層の成膜時の温度が２５０℃
であることが、よりち密な膜質を有するアモルファスシ
リコン層が形成できる点で好ましく、また、ソース電極
およびドレイン電極となる金属膜の成膜時の温度が２０
０℃であることが、水素原子離脱防止の面で好ましい。
て、アモルファスシリコン層の成膜時の温度が２５０℃
であることが、よりち密な膜質を有するアモルファスシ
リコン層が形成できる点で好ましく、また、ソース電極
およびドレイン電極となる金属膜の成膜時の温度が２０
０℃であることが、水素原子離脱防止の面で好ましい。
【００３４】また、ｉ−ａ−Ｓｉ層となるアモルファス
シリコン層に注入される不純物としてのイオンが、リン
イオンおよび水素原子を１つ以上含むリン化合物のイオ
ンのうちの少なくとも１つである。
シリコン層に注入される不純物としてのイオンが、リン
イオンおよび水素原子を１つ以上含むリン化合物のイオ
ンのうちの少なくとも１つである。
【００３５】さらに、本明細書では、ソース電極６ａお
よびドレイン電極６ｂを形成する際にＣｒ膜を用いたば
あいについて説明したが、Ｃｒ膜以外の金属膜、たとえ
ばＭｏ膜、Ａｌ−Ｓｉ合金膜またはＡｌ−Ｍｏ合金膜な
どを用いたばあいにおいても同様の効果がえられる。
よびドレイン電極６ｂを形成する際にＣｒ膜を用いたば
あいについて説明したが、Ｃｒ膜以外の金属膜、たとえ
ばＭｏ膜、Ａｌ−Ｓｉ合金膜またはＡｌ−Ｍｏ合金膜な
どを用いたばあいにおいても同様の効果がえられる。
【００３６】
【発明の効果】本発明によれば、イオン注入法を用いて
ＴＦＴを形成し、液晶表示装置を製造したばあいにおい
ても、ＴＦＴ特性の劣化のない、安定したＴＦＴ特性を
有するＴＦＴを形成することができ、表示特性の均一な
液晶表示装置を製造することができる。
ＴＦＴを形成し、液晶表示装置を製造したばあいにおい
ても、ＴＦＴ特性の劣化のない、安定したＴＦＴ特性を
有するＴＦＴを形成することができ、表示特性の均一な
液晶表示装置を製造することができる。
【図１】本発明の液晶表示装置の製法の一実施の形態を
用いて形成された液晶表示装置のＴＦＴを示す断面説明
図である。
用いて形成された液晶表示装置のＴＦＴを示す断面説明
図である。
【図２】イオンドープアモルファスシリコン層中のＣｒ
原子の深さ方向の分布を示すグラフである。
原子の深さ方向の分布を示すグラフである。
【図３】本発明の液晶表示装置の製法の他の実施の形態
を用いて形成された液晶表示装置のＴＦＴを示す断面説
明図である。
を用いて形成された液晶表示装置のＴＦＴを示す断面説
明図である。
１ 基板 ２ ゲート電極 ３ ゲート絶縁膜 ４ ｉ−ａ−Ｓｉ層 ５ チャネル保護膜 ６ａ ソース電極 ６ｂ ドレイン電極 ７ ｎ−ａ−Ｓｉ層 ８ 画素電極 ９ チャネル部
Claims (8)
- 【請求項１】 絶縁性の基板上に複数の薄膜トランジス
タを有してなる液晶表示装置の製法であって、前記薄膜
トランジスタを非晶質シリコン層を用いて形成し、前記
非晶質シリコン層を形成したのちに、ソース電極および
ドレイン電極となる金属膜を、前記非晶質シリコン層を
成膜する際の温度以下の温度で成膜し、かつ、前記ソー
ス電極およびドレイン電極と前記非晶質シリコン層との
オーミックコンタクト層として、前記ソース電極および
ドレイン電極と前記非晶質シリコン層とのあいだに形成
するイオンドープアモルファスシリコン層を、質量分離
をしないイオン注入法を用いて形成する液晶表示装置の
製法。 - 【請求項２】 前記非晶質シリコン層の成膜時の温度
が、２５０〜２８０℃である請求項１記載の液晶表示装
置の製法。 - 【請求項３】 前記非晶質シリコン層の成膜時の温度
が、２７５℃である請求項２記載の液晶表示装置の製
法。 - 【請求項４】 前記金属膜の成膜時の温度が、２００〜
２５０℃である請求項１記載の液晶表示装置の製法。 - 【請求項５】 前記金属膜の成膜時の温度が、２００℃
である請求項４記載の液晶表示装置の製法。 - 【請求項６】 前記イオンドープアモルファスシリコン
層がｎ型アモルファスシリコン層である請求項１記載の
液晶表示装置の製法。 - 【請求項７】 前記非晶質シリコン層の表面にイオンを
注入して前記イオンドープアモルファスシリコン層を形
成する請求項１記載の液晶表示装置の製法。 - 【請求項８】 前記イオンが、リンイオンおよび水素原
子を１つ以上含むリン化合物のイオンのうちの少なくと
も１つである請求項７記載の液晶表示装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1681097A JPH10213815A (ja) | 1997-01-30 | 1997-01-30 | 液晶表示装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1681097A JPH10213815A (ja) | 1997-01-30 | 1997-01-30 | 液晶表示装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10213815A true JPH10213815A (ja) | 1998-08-11 |
Family
ID=11926521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1681097A Pending JPH10213815A (ja) | 1997-01-30 | 1997-01-30 | 液晶表示装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10213815A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010094962A (ko) * | 2000-03-31 | 2001-11-03 | 포만 제프리 엘 | 박막 트랜지스터용 자기 도핑 옴접촉부 형성 방법 |
| JP2018532159A (ja) * | 2016-01-11 | 2018-11-01 | 深▲セン▼市華星光電技術有限公司 | Ｉｐｓ型ｔｆｔ−ｌｃｄアレイ基板の製造方法及びｉｐｓ型ｔｆｔ−ｌｃｄアレイ基板 |
-
1997
- 1997-01-30 JP JP1681097A patent/JPH10213815A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010094962A (ko) * | 2000-03-31 | 2001-11-03 | 포만 제프리 엘 | 박막 트랜지스터용 자기 도핑 옴접촉부 형성 방법 |
| JP2018532159A (ja) * | 2016-01-11 | 2018-11-01 | 深▲セン▼市華星光電技術有限公司 | Ｉｐｓ型ｔｆｔ−ｌｃｄアレイ基板の製造方法及びｉｐｓ型ｔｆｔ−ｌｃｄアレイ基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11284195A (ja) | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 | |
| JPH0744278B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6180438B1 (en) | Thin film transistors and electronic devices comprising such | |
| US6861300B2 (en) | Fabricating method of polysilicon thin film transistor having a space and a plurality of channels | |
| US5696387A (en) | Thin film transistor in a liquid crystal display having a microcrystalline and amorphous active layers with an intrinsic semiconductor layer attached to same | |
| JPH07162003A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP2659976B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPH10213815A (ja) | 液晶表示装置の製法 | |
| JPH02310932A (ja) | 逆スタガー型薄膜トランジスタの製造方法 | |
| US6057182A (en) | Hydrogenation of polysilicon thin film transistors | |
| JP2001284600A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3125345B2 (ja) | 薄膜トランジスタ素子アレイ及びその製造方法 | |
| JPH07115205A (ja) | 多結晶ＳｉＴＦＴの製造方法 | |
| JPH0982982A (ja) | 薄膜トランジスタ及びアクティブマトリクス表示装置 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JPH10135474A (ja) | 絶縁ゲイト型電界効果トランジスタ及びその作製方法 | |
| JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0822029A (ja) | 液晶表示装置及びその製造方法 | |
| JPH06252172A (ja) | 薄膜半導体装置及びその製造方法 | |
| KR100380140B1 (ko) | 액정표시장치용 패널 및 그의 제조방법 | |
| JP2837473B2 (ja) | シリコン薄膜トランジスタ | |
| JPH0622244B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH05100249A (ja) | アクテイブマトリクスパネルおよびその製造方法 | |
| JPH0341774A (ja) | 薄膜トランジスタ |