JPH10213808A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH10213808A
JPH10213808A JP1801797A JP1801797A JPH10213808A JP H10213808 A JPH10213808 A JP H10213808A JP 1801797 A JP1801797 A JP 1801797A JP 1801797 A JP1801797 A JP 1801797A JP H10213808 A JPH10213808 A JP H10213808A
Authority
JP
Japan
Prior art keywords
wiring
signal
liquid crystal
source
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1801797A
Other languages
English (en)
Inventor
Yoichi Hiraishi
洋一 平石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1801797A priority Critical patent/JPH10213808A/ja
Publication of JPH10213808A publication Critical patent/JPH10213808A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 ソース配線と画素電極間の寄生容量による画
素電圧の変動を抑制して、表示品位の向上を図る。 【解決手段】 ソース配線4と平行して寄生容量抑制用
配線23を設け、ソース配線4と逆極性の信号を印加し
て画素電圧の変動を完全にキャンセルする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばコンピュー
タやテレビジョン装置などのディスプレイに利用され、
薄膜トランジスタ(以下TFTという)などのスイッチ
ング素子を備えた液晶表示装置に関する。
【0002】
【従来の技術】液晶表示装置の高開口率化を図り、低消
費電力化を図る技術が各種提案されている。その技術の
一つに、配線と画素電極を絶縁膜を介して重ね合わせる
方法がある。しかし、この方法は配線と画素電極間に寄
生容量が発生しクロストークなど表示品位の低下を落と
しやすかった。
【0003】上記問題を解決するための方法として、特
開平6−230422号で図7に示すような方法が提案
されている。この方法によれば、アクティブマトリクス
基板上には複数の画素電極54がマトリクス状に設けら
れており、これらの画素電極54の周辺を通り、互いに
直交差するように、各ゲート配線52とソース配線53
とが設けられている。そして、ゲート配線52とソース
配線53の交差部分には、前記画素電極54に接続され
たスイッチング素子としてTFT51が設けられてい
る。このTFT51のゲート電極には前記ゲート配線5
2が接続され、ゲート電極に入力される信号によってT
FT51が駆動制御され、また、TFT51のソース電
極には前記ソース配線53が接続され、TFT51のソ
ース電極にデータ信号が入力される。また、画素電極5
4と付加容量用配線55とが図示しないゲート絶縁膜を
間に介して付加容量を形成している。そして、図示しな
い対向電極を備えた対向基板との間に液晶を挟持し、印
加する電圧によって液晶の透過率が変化し表示を行う。
【0004】このとき、紙面向かって左側のソース配線
53aと画素電極54の重なり面積(図7中のW1×
1)と、右側のソース配線53bと画素電極54の重
なり面積(図7中のW2×H2)とを等しくし、かつ、左
右ソース配線53a、53bそれぞれに、互いに逆極性
の信号を印加する事により寄生容量による表示への不具
合を抑制している。
【0005】
【発明が解決しようとする課題】しかしながら、上記方
法を用いてもソース配線53と画素電極54との間に生
じる寄生容量による影響を抑制するには不十分であっ
た。つまり、左右のソース配線53に同じ信号が印加さ
れた場合には左右で逆極性になっているため寄生容量に
よる画素電圧の変動を完全にキャンセルする事ができる
が、画像表示において必ずしも左右同じ信号が印加され
るとは限らないからである。特に、隣り合うソース配線
53に対して、黒表示を行うための信号と白表示を行う
ための信号とがそれぞれ印加された場合には、電圧値が
近くなりほとんどキャンセルする事はできなくなる。
【0006】本発明は、上記の問題を解決するためにな
されたものであり、ソース配線と画素電極との間に生じ
る寄生容量による画素電圧の変動を抑制し、表示品位を
向上させるためになされたものである。
【0007】
【課題を解決するための手段】本発明の液晶表示装置
は、走査配線と信号配線との交差部近傍にスイッチング
素子が設けられ、前記走査配線または信号配線の何れか
と画素電極とが層間絶縁膜を介して重ね合わされた液晶
表示装置において、画素内部に、前記画素電極と信号配
線との間に生じる寄生容量を抑えるための、前記配線と
は別の信号が入力される第三の配線が設けられているこ
とにより上記目的が達成される。
【0008】前記第三の配線に入力される信号は、前記
信号配線に入力される信号の極性を反転した信号である
ことが好ましい。
【0009】また、前記第三の配線が、透明導電膜で形
成されていることが好ましい。
【0010】あるいは、前記第三の配線が、該信号配線
よりも幅狭に形成されていることが好ましい。
【0011】さらに、前記寄生容量と信号電圧との積
と、前記第三の配線と画素電極との重なり部に生ずる容
量と該第三の配線に入力される信号との積が略等しいこ
とが好ましい。
【0012】以下、上記構成による作用を説明する。
【0013】請求項1の発明によれば、画素内部に、前
記配線とは別の信号が入力される第三の配線が設けられ
ているので、画素電極と信号配線間に生じる寄生容量に
よる画素電圧の変動を抑制し、表示品位の向上を図るこ
とができる。
【0014】請求項2の発明によれば、前記第三の配線
に入力される信号が、前記信号配線に入力される信号の
極性を反転した信号であるので、画素電極と信号配線間
に生じる寄生容量による画素電圧の変動をキャンセル
し、表示品位の向上を図ることができる。
【0015】請求項3の発明によれば、第三の配線が透
明導電膜によって形成されるので、透過型の液晶表示装
置とした場合に開口率の低下なく表示品位の向上を図る
ことができる。
【0016】請求項4の発明によれば、前記第三の配線
が、該信号配線よりも幅狭に形成されているので、透過
型の液晶表示装置とした場合に開口率の低下を最小限に
抑えることができる。
【0017】請求項5の発明によれば、前記寄生容量と
信号電圧との積と、前記第三の配線と画素電極との重な
り部に生ずる容量と該第三の配線に入力される信号との
積が略等しいので、画素電極と信号配線間に生じる寄生
容量による画素電圧の変動をキャンセルし、表示品位の
向上を図ることができる。
【0018】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
【0019】(実施形態1)図1は、本発明の実施形態
1の液晶表示装置のアクティブマトリクス基板の部分平
面図で、図2は、図1のA−A’間断面図である。
【0020】図1および2において、アクティブマトリ
クス基板10には、ガラスなどの絶縁基板上に複数の画
素電極4がマトリクス状にそれぞれ配置され、これら画
素電極4とオーバーラップするように周辺を通り、互い
に直交差するように、アルミ、タンタルなどで各ゲート
配線2とソース配線3とが設けられている。また、画素
電極4の材料としては、透過型の場合はITOなどの透
明導電膜、反射型の場合はアルミなどの光反射性の金属
が用いられる。
【0021】尚、本実施形態では、画素電極4は片側の
ソース配線3のみと重畳している。
【0022】また、上記アクティブマトリクス基板10
には、上記ソース配線3と平行に寄生容量抑制用配線2
3が形成されている。このとき、画素電極4とソース配
線3の重畳面積(S1)と、画素電極4と寄生容量抑制
用配線23の重畳面積(S2)が等しいことが望まし
い。
【0023】そして、ゲート配線2とソース配線3の交
差部分にはスイッチング素子としてTFT1が設けられ
ている。このTFT1は前記画素電極4に感光性アクリ
ル樹脂などで形成された層間絶縁膜8に設けられたコン
タクトホール9aを介して接続されている。また、TF
T1のゲート電極には前記ゲート配線2が接続され、ゲ
ート電極に入力される信号によってTFT1が駆動制御
され、また、TFT1のソース電極には前記ソース配線
3が接続され、TFT1のソース電極にデータ信号が入
力される。そして、画素電極4と付加容量用電極6とが
コンタクトホール9bを介して接続され、ゲート絶縁膜
7を間に介して付加容量用配線5との間で付加容量を形
成している。
【0024】尚、ここで用いた層間絶縁膜8を構成する
感光性アクリル樹脂は比誘電率が3.4〜3.5と無機
膜(チッ化シリコンの比誘電率7.4)に比べて低く、
また、その透明度も高くスピン塗布法などにより容易に
3μmという厚い膜厚にすることができるので、ゲート
配線2と画素電極4との間の容量および、ソース配線3
と画素電極4との間の容量を低くすることができ、各配
線2、3と画素電極4との間の容量成分が表示に与える
クロストークなどの影響をより低減することができて良
好で明るい表示を得ることができる。
【0025】さらに、感光性のアクリル樹脂を用いるこ
とにより、スピン塗布法などを用いて厚膜が形成できる
ので、数μmという膜厚の薄膜を容易に形成でき、しか
も、パターニング時にフォトレジスト工程が不要である
ので、生産性の点で有利である。尚、層間絶縁膜8とし
て用いた感光性アクリル樹脂は、塗布前に着色している
ものであるが、パターニング後に全面露光処理を施して
より透明化することで透過型として使用する場合、着色
のない美しい表示を得ることができる。このような樹脂
の透明化処理は、光学的のみならず、化学的にも行うこ
とができる。
【0026】また、層間絶縁膜8としては感光性アクリ
ル樹脂以外にも、透過型の表示装置に用いる場合には、
比誘電率が低く透明度の高いもの、具体的には可視光領
域の透過率90%以上のものを用いることが好ましく、
例えば、ポリアミドイミド、ポリアリレート、ポリエー
テルイミド、エポキシ、透明度の高いポリイミド(例え
ばヘキサフルオロプロピレンを含む酸二無水物とジアミ
ンとの組合わせ)等を用いることができる。このとき、
人の視感度は青の領域(400〜500nm)では若干
劣るため、分光透過率が緑色や赤色といった人の目の視
感度が高い部分で劣るようなものではなく、青部分で若
干劣るようなものを使用することが着色が目立たないた
め望ましい。
【0027】さらに、本実施形態のアクティブマトリク
ス基板10には、層間絶縁膜8および画素電極4の上部
に、配向膜23が被覆されている。
【0028】そして、このアクティブマトリクス基板1
0と、ガラス基板上にカラーフィルタ19、対向電極2
0、配向膜23を備えた対向基板11とを、互いに電極
が形成された面を対向させ、両基板間に液晶21を挟持
することにより、本実施形態の液晶表示装置が構成され
ている。
【0029】本実施形態の液晶表示装置においては、S
1とS2とが等しく、さらに、それぞれの重畳部で誘電体
となる層間絶縁膜の厚みおよび誘電率が共に等しくなっ
ている。このため、寄生容量抑制用配線23には、図3
(b)に示す様なソース配線3に印加する信号(図3
(a))の逆極性の信号を印加する。例えば、共通信号
が0Vのとき、ソース信号が3Vの時には寄生容量抑制
用配線23に−3Vの信号を印加する。このことによ
り、寄生容量による画素電圧の変動を完全にキャンセル
することができ、高い表示品位を得ることが可能とな
る。
【0030】尚、寄生容量抑制用配線23を透明導電膜
で形成した場合、開口率の低下を防ぐことができる。
【0031】(実施形態2)上記実施形態1において
は、S1=S2の場合に関して説明を行ったが、本実施形
態2においては、S1≠S2の場合について簡単に説明を
行う。
【0032】図4は、本発明の実施形態2の液晶表示装
置の部分断面図であり、図5(a)はソース配線3に印
加する信号であり、図5(b)は寄生容量抑制用配線2
3に印加する信号である。尚、実施形態1と同じ部分の
説明は省略する。
【0033】本実施形態では、ソース配線3と比較して
寄生容量抑制用配線23が幅狭に形成され、透過型液晶
表示装置とした場合に開口率の低下を最小限になる様に
形成した。
【0034】但し、この構成だとソース信号を単に反転
させただけでは寄生容量が完全にはキャンセルされな
い。そのため、図5に示すように寄生容量抑制用配線2
3にはソース信号の極性を反転し、かつ、重畳面積の比
率に合わせてソース信号電圧値を増幅した信号を印加す
る。
【0035】寄生容量抑制用配線23に印加する電圧値
は、次のようにして決定できる。
【0036】まず、発生する寄生容量Qは、Cを層間絶
縁膜の容量、Vを印加電圧(但し、極性を無視する)と
すると、 Q=CV (式1) と表される。さらに、εを層間絶縁膜の比誘電率、dを
層間絶縁膜の厚みとし、添字1、2をそれぞれ、画素電
極4とソース配線3との重畳部、画素電極4と寄生容量
抑制用配線23との重畳部を示すものとすると、S1
分に発生する寄生容量をS2部分に発生する容量によっ
てキャンセルするためには次式の関係が成立すべきであ
る。
【0037】 V1ε11/d1=−V2ε22/d2 (式2) 本実施形態の液晶表示装置では、それぞれの重畳部での
層間絶縁膜8の誘電率および厚みが等しく、すなわち、
ε1=ε2、d1=d2である。また、重畳部の面積比S1
/S2をkとおくと、式2は次のように表すことができ
る。
【0038】V2=−k・V1 (式3) すなわち、寄生容量抑制用配線23に印加する電圧値は
ソース信号の電圧値と面積比との積により導かれる。図
5に示すように、ソース信号の電圧値が+V11、+
12、−V13、−V14のとき、寄生容量抑制用配線23
にはそれぞれ、−kV11、−kV12、+kV13、+kV
14の電圧値を印加すればよい。
【0039】例えば、S1部における重畳幅が4μm、
2部における重畳幅が2μm、共に重畳長さが等しい
場合(すなわち、k=2)、ある画素におけるソース信
号が2Vであれば、同じ画素内の寄生容量抑制用配線2
3に−4Vの電圧を印加することにより、ソース配線3
上の寄生容量をキャンセルできる。
【0040】以上、本実施形態では、S1部およびS2
での層間絶縁膜8の比誘電率と厚みとが等しい場合につ
いて説明をしたが、これに限らず、各重畳部で層間絶縁
膜8の材料または厚みが異なるような場合にも、寄生容
量抑制用配線23に印加する信号電圧値を同様の方法に
て決定すればよい。
【0041】ε1≠ε2、S1≠S2、d1=d2の場合、例
えば、ソース配線3上の層間絶縁膜8が感光性アクリル
(ε2=3.5)で形成され、寄生容量抑制用配線23
上の層間絶縁膜8がチッ化シリコン(ε1=7.4)で
形成され、上記の例と同様にS1部における重畳幅が4
μm、S2部における重畳幅が2μm、共に重畳長さが
等しい場合、上記式2を適用することにより、寄生容量
抑制用配線23に印加する電圧値は、ソース配線3に印
加する電圧の96%(絶対値)となる。つまり、S
1部、S2部における層間絶縁膜の材質および重畳面積が
異なる場合にも、ソース配線3、寄生容量抑制用配線2
3に印加する電圧の絶対値を略等しくできることにな
る。
【0042】他方、ε1=ε2、S1=S2、d1≠d2の場
合にも同様に上記式2を用いることにより、寄生容量を
キャンセルするための印加電圧値を計算することができ
る。
【0043】尚、比誘電率、重畳面積、層間絶縁膜の厚
みのうち、いずれか2つ以上が異なる場合にも、同様の
方法により印加電圧値を導くことが可能である。
【0044】(実施形態3)本実施形態3では、画素電
極を両側のソース配線と重畳させた構成の液晶表示装置
に関して図面に基づき説明を行う。
【0045】図6は、本実施形態の液晶表示装置のアク
ティブマトリクス基板の部分平面図である。
【0046】図6において、紙面向かって左側のソース
配線3と画素電極4との重畳部の面積をS1、右側のソ
ース配線3と画素電極との重畳部の面積をS3、寄生容
量抑制用配線23と画素電極4との重畳部の面積をS2
とする。ここで、S1=S3、かつ、S1+S3=S2であ
るとする。
【0047】このとき、寄生容量抑制用配線23には、
両側のソース信号電圧値の平均値の逆極性の信号を印加
する。例えば、共通信号が0Vであり、左側のソース配
線に1V、右側のソース配線に3Vの信号がそれぞれ印
加されている時には、寄生容量抑制用配線23には−2
Vの信号を印加する。このような構成とすることによ
り、ソース配線3上に形成される寄生容量を効果的にキ
ャンセルすることができる。
【0048】尚、他の実施形態として、例えばリバース
チルトドメイン対策やラビング方向との兼ね合いからS
1≠S3とする場合、寄生容量抑制用配線23には大きく
重畳させた側のソース配線3に印加する信号の逆極性の
信号を入力することが好ましい。またこのとき、S1
3=S2とすることによって、ソース配線3上に形成さ
れる寄生容量を最も効果的にキャンセルすることが可能
となる。
【0049】例えば、S1の重畳幅が3μm、S3の重畳
幅が1μmの時、S2を4μmとし、さらに両側のソー
ス配線2に同じ極性の信号を印加した場合を考える。こ
のとき、S1及びS3部での寄生容量とS2部に形成され
る容量との差は、最大でも25%程度と小さく、表示品
位の観点からは十分に許容範囲内となる。
【0050】さらに別の実施形態として、全ての寄生容
量抑制用配線23に対し、全てのソース配線3への印加
電圧の平均値、または、駆動電圧範囲の中央値を印加す
るものであってもよい。すなわち、このような構成によ
って液晶パネル周辺の回路構成が簡単になるという効果
がある。
【0051】例えば、駆動電圧範囲が0〜5Vであると
き、その中央値である−2.5Vを印加すれば、S1
びS3部での寄生容量と、S2部で生じる容量との差は最
大でも50%となる。上記実施形態の場合よりも差は増
大するが、中間電位の多いAV用として使用する場合に
は電位の絶対値の違いは殆ど生じないため表示品位の低
下は殆ど生じない。他方、OA用においては、文字が少
ない場合、すなわち、白表示が多い場合には寄生容量抑
制用配線23に印加する電圧値を−1.5Vくらいにし
ておき、黒表示(ノーマリーホワイトモードの場合に最
も大きな階調電圧)が或る一定のライン数に達したら−
2.5V、さらにこの後−3.5V、等という様に段階
的に切り替えて行くことが好ましい。または、回路の繁
雑化を回避するために、電圧値を白表示側に固定しても
よい。
【0052】
【発明の効果】請求項1の発明によれば、画素内部に、
前記配線とは別の信号が入力される第三の配線が設けら
れているので、画素電極と信号配線間に生じる寄生容量
による画素電圧の変動を抑制し、表示品位の向上を図る
ことができる。
【0053】請求項2の発明によれば、前記第三の配線
に入力される信号が、前記信号配線に入力される信号の
極性を反転した信号であるので、画素電極と信号配線間
に生じる寄生容量による画素電圧の変動をキャンセル
し、表示品位の向上を図ることができる。
【0054】請求項3の発明によれば、第三の配線が透
明導電膜によって形成されるので、透過型の液晶表示装
置とした場合に開口率の低下なく表示品位の向上を図る
ことができる。
【0055】請求項4の発明によれば、前記第三の配線
が、該信号配線よりも幅狭に形成されているので、透過
型の液晶表示装置とした場合に開口率の低下を最小限に
抑えることができる。
【0056】請求項5の発明によれば、前記寄生容量と
信号電圧との積と、前記第三の配線と画素電極との重な
り部に生ずる容量と該第三の配線に入力される信号との
積が略等しいので、画素電極と信号配線間に生じる寄生
容量による画素電圧の変動をキャンセルし、表示品位の
向上を図ることができる。
【図面の簡単な説明】
【図1】実施形態1の液晶表示装置におけるアクティブ
マトリクス基板の部分平面図である。
【図2】図1の液晶表示装置のA−A´線断面図であ
る。
【図3】実施形態1のソース配線と寄生容量抑制用配線
に印加する信号である。
【図4】本発明の実施形態2の液晶表示装置の断面図で
ある。
【図5】実施形態2のソース配線と寄生容量抑制用配線
に印加する信号である。
【図6】実施形態3の液晶表示装置におけるアクティブ
マトリクス基板の部分上面図である。
【図7】従来の液晶表示装置におけるアクティブマトリ
クス基板の1画素部分の平面図である。
【符号の説明】
1 TFT 2 ゲート配線 3 ソース配線 4 画素電極 8 層間絶縁膜 23 寄生容量抑制用配線

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 走査配線と信号配線との交差部近傍にス
    イッチング素子が設けられ、前記走査配線または信号配
    線の何れかと画素電極とが層間絶縁膜を介して重ね合わ
    された液晶表示装置において、 画素内部に、前記画素電極と信号配線との間に生じる寄
    生容量を抑えるための、前記配線とは別の信号が入力さ
    れる第三の配線が設けられていることを特徴とする液晶
    表示装置。
  2. 【請求項2】 前記第三の配線に入力される信号は、前
    記信号配線に入力される信号の極性を反転した信号であ
    ることを特徴とする請求項1記載の液晶表示装置。
  3. 【請求項3】 前記第三の配線が、透明導電膜で形成さ
    れていることを特徴とする請求項1記載の液晶表示装
    置。
  4. 【請求項4】 前記第三の配線が、該信号配線よりも幅
    狭に形成されていることを特徴とする請求項1に記載の
    液晶表示装置。
  5. 【請求項5】 前記寄生容量と信号電圧との積と、前記
    第三の配線と画素電極との重なり部に生ずる容量と該第
    三の配線に入力される信号との積が略等しいことを特徴
    とする請求項1から4記載の液晶表示装置。
JP1801797A 1997-01-31 1997-01-31 液晶表示装置 Pending JPH10213808A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1801797A JPH10213808A (ja) 1997-01-31 1997-01-31 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1801797A JPH10213808A (ja) 1997-01-31 1997-01-31 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH10213808A true JPH10213808A (ja) 1998-08-11

Family

ID=11959912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1801797A Pending JPH10213808A (ja) 1997-01-31 1997-01-31 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH10213808A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524110A (ja) * 2002-04-24 2005-08-11 イー−インク コーポレイション 電子表示装置
US8421968B2 (en) 2006-09-06 2013-04-16 Sony Corporation Liquid crystal display apparatus and electronic apparatus
WO2014192762A1 (ja) * 2013-05-29 2014-12-04 堺ディスプレイプロダクト株式会社 表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524110A (ja) * 2002-04-24 2005-08-11 イー−インク コーポレイション 電子表示装置
JP2009211088A (ja) * 2002-04-24 2009-09-17 E Ink Corp 電子表示装置
US8421968B2 (en) 2006-09-06 2013-04-16 Sony Corporation Liquid crystal display apparatus and electronic apparatus
WO2014192762A1 (ja) * 2013-05-29 2014-12-04 堺ディスプレイプロダクト株式会社 表示装置

Similar Documents

Publication Publication Date Title
JP5853419B2 (ja) 電気光学装置、電子機器、及び電気光学装置用基板
KR100498255B1 (ko) 액정표시장치 및 그 제조방법
KR100246980B1 (ko) 액티브 매트릭스형 액정표시소자
JP2701698B2 (ja) 液晶表示装置
JP2701832B2 (ja) 液晶表示装置
JP2007226175A (ja) 液晶装置及び電子機器
JPH0990404A (ja) 透過型液晶表示装置およびその製造方法
JPH08220511A (ja) 液晶表示装置
JP2002202736A (ja) 表示装置及びその駆動方法
JP2007139948A (ja) 電気光学装置及び電子機器
KR100430376B1 (ko) 액정디스플레이
JPH10274783A (ja) 液晶表示装置
JP4708303B2 (ja) Ocbモードの複屈折光学補償式液晶ディスプレイ・パネル
JP3199221B2 (ja) 液晶表示装置およびその製造方法
US10564502B1 (en) Display device
JP7191596B2 (ja) 液晶表示装置
JPH10221715A (ja) 液晶表示装置及びその駆動方法
JPH10213808A (ja) 液晶表示装置
JP2005316338A (ja) 液晶装置及び電子機器
JP2004004725A (ja) 液晶装置及び電子機器
JP3468645B2 (ja) 液晶表示装置
JP2001033809A (ja) 液晶表示素子
JPH08179278A (ja) アクティブマトリックス型液晶表示素子
JP3282542B2 (ja) アクティブマトリックス型液晶表示装置
JP2001033814A (ja) 液晶パネル