JP2005316338A - 液晶装置及び電子機器 - Google Patents

Abstract

【課題】 画素電極とそれに接続されている信号線の間隔を、その画素電極とそれに接続されていない隣接する信号線の間隔よりも狭くすることにより、縦クロストークを低減する。
【解決手段】 液晶装置において、相互に対向する２枚の基板のうちカラーフィルタ基板に複数の走査線が、素子基板に複数のデータ線及び画素電極が形成され、両基板間に液晶が封入されている。そして、素子基板には、電流−電圧特性が非線形な複数のＴＦＤ素子が設けられ、各ＴＦＤ素子は対応する各画素電極及び各信号線に夫々接続されている。各画素電極はそれに接続されたデータ線側にできる限り近づけられた状態で形成される。このため、各画素電極とそれに接続されていない隣接するデータ線の間隔Ｄ２は、各画素電極とそれに接続されたデータ線の間隔Ｄ１より広くなっている。これにより、その各画素電極とそれに接続されていない隣接するデータ線との間に生じる寄生容量Ｃ２をできる限り小さくすることができる。これにより、寄生容量による画素電極の電圧変化を抑制し、縦クロストークを低減することができる。
【選択図】 図８

Description

本発明は、各種情報の表示に用いて好適な液晶装置および電子機器に関する。

二端子素子型アクティブ・マトリクス、あるいはＴＦＤ(Thin Film Diode)と呼ばれる液晶表示装置においては、相互に対向する２枚の基板のうち一方の基板に走査線が、他方の基板に信号線（データ線）及び画素電極が形成され、両基板間に液晶が封入されている。そして、画素電極が形成された基板には、電流−電圧特性が非線形な素子が設けられ、その素子は画素電極及び信号線に夫々接続されている。また、そのような液晶表示装置において、画素電極はその両側の信号線の略中央位置に形成されている。

しかしながら、そのようなアクティブ・マトリクス型の液晶表示装置では、画素電極とその両側の各信号線との間隔が夫々狭いため、特に、画素電極とそれに接続されていない隣接する信号線との間に生じる寄生容量の影響により、いわゆる縦クロストークが生じ、表示品位が低下してしまうという問題があった。この縦クロストークは、灰色などを背景色として、赤、青、緑などの単色、或いは赤、青、緑の各色に対して補色の関係にある、シアン、マゼンタ、イエローなどの色を矩形状に表示したときに、矩形表示領域の上下方向に位置する領域が、本来表示されるべき背景色より明るく表示されてしまい、かつ、微妙に色づいて表示されてしまう現象をいう。

なお、この種の液晶表示装置として、例えば、各画素電極の寄生容量が各画素毎に均等化されることにより、スジムラを目立たなくして、表示画像の高品位化を図った液晶表示装置が提案されている（例えば、特許文献１を参照）。

また、画素電極とこれに近接する走査線や信号線との間の寄生容量を低減して、表示画像の輝度むらやクロストークを解消し良好な画像表示を実現する液晶表示装置が提案されている（例えば、特許文献２を参照）。特許文献２では、画素電極の周縁部の少なくとも一部に重なり、かつ走査線及び信号線のうち少なくとも一部に重なるように配設した静電遮蔽性を有するシールド電極により、寄生容量を解消して、輝度むらやクロストークの発生を避け高品位な画像表示を実現するようにしている。

特開２００１−５１２８６号公報 特開平５−２０３９９４号公報

本発明は、以上の点に鑑みてなされたものであり、縦クロストークを低減することにより表示品位の低下を抑制することを課題とする。

本発明の１つの観点では、液晶表示装置は、複数の信号線と、複数の画素電極と、前記信号線の各々と前記画素電極の各々とに接続された複数のスイッチング素子とを有する基板を備え、各画素電極と当該各画素電極に接続されていない隣接する信号線との間隔は、前記各画素電極と当該各画素電極に接続された隣接する信号線との間隔より広い。

上記の液晶表示装置は、データ信号を供給する複数の信号線と、複数の画素電極とが、例えばＴＦＤ素子やＴＦＴ素子などのスイッチング素子により接続されて構成される。画素電極に対しては、その両側に隣接して２つの信号線が配置される。画素電極と、隣接する信号線との間には寄生容量が生じるが、隣接する２つの信号線のうち、スイッチング素子を介して画素電極と接続されていない方の信号線との間の寄生容量により、画素電極の電位が変化し、いわゆる縦クロストークが発生して画質が低下する。そこで、画素電極と当該画素電極に接続されていない信号線との間隔を、画素電極と当該画素電極に接続された隣接する信号線との間隔より広くする。これにより、画素電極に接続されていない方の信号線との間の寄生容量の影響を抑制し、画質の低下を防止することができる。

上記の液晶表示装置の一態様では、前記複数の信号線、前記複数の画素電極及び前記複数のスイッチング素子は前記基板の同一面上に形成されている。この態様では、基板の同一面上に画素電極と信号線が形成されているため、両者間の寄生容量を低減するために、上記のように信号線と画素電極との距離を調整する。

上記の液晶表示装置の一態様では、前記基板は、前記複数の信号線及び前記複数のスイッチング素子を覆う絶縁層を備え、前記画素電極の各々は前記絶縁層上に形成されており、当該画素電極の各々の一部は、前記絶縁層に形成された各開口を通じて、対応する前記スイッチング素子の各々に接続されている。

この態様では、信号線及びスイッチング素子を基板上に形成し、その上に絶縁層を形成し、絶縁層上に画素電極を形成する。画素電極と信号線との間に絶縁層が介在するので、画素電極をそれが接続されていない方の隣接する信号線に接近させても、画素電極と信号線とが導通するという問題が発生しない。よって、画素電極を移動させ、それが接続されていない方の信号線との間隔をより大きくとることができる。

上記の液晶表示装置の好適な実施例では、前記基板を垂直方向から見た平面において、前記各画素電極と、当該画素電極に接続された信号線との間隔は略零とする。また、他の好適な実施例では、前記基板を垂直方向から見た平面において、前記画素電極の当該画素電極に接続された信号線側の端部位置と、当該信号線の前記画素電極側の端部位置とは一致している。これにより、画素電極と、それが接続されていない方の隣接する信号線との距離を限りなく大きくすることができ、その間の寄生容量を低減することができる。

上記の液晶表示装置の好適な実施例は、前記基板と対向配置され、前記基板側に対向電極を有する対向基板を備え、前記対向電極は、前記画素電極に対向する領域に開口又は突起を有し、前記基板と前記対向基板との間には負の誘電率異方性を有する液晶層が挟持されている。このように、オーバーレイヤー構造を採用する垂直配向方式の液晶表示装置にも本発明を好適に適用することができる。

上記の液晶表示装置は、表示部を備える電子機器に好適に適用することができる。

以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の実施形態は、本発明を液晶表示装置に適用したものである。本実施形態は、画素電極とそれに接続されていない信号線の間隔を、その画素電極とそれに接続されている隣接信号線との間隔よりも広くすることにより、縦クロストークの発生を低減して高品位な表示画像を得る。

[第１実施形態]
まず、本発明の実施形態に係る液晶表示装置の構成について説明する。図１は、本発明の液晶表示装置１００の概略構成を模式的に示す平面図である。図１では、主として、液晶表示装置１００の電極及び配線の構成を平面図として示している。ここに、本発明の液晶表示装置１００は、ＴＦＤ素子を用いたアクティブ・マトリクス駆動方式であって、半透過反射型の液晶表示装置である。図２は、図１の液晶表示装置１００における切断線Ａ−Ａ’に沿った概略断面図を示す。

まず、図２を参照して、切断線Ａ−Ａ’に沿った液晶表示装置１００の断面構成について説明し、その後、液晶表示装置１００の電極及び配線の構成について説明する。

図２において、液晶表示装置１００は、素子基板９２と、その素子基板９２に対向して配置されるカラーフィルタ基板９１とが枠状のシール部材３を介して貼り合わされ、内部に液晶が封入されて液晶層４が形成されてなる。この枠状のシール部材３には、複数の金粒子などの導通部材７が混入されている。素子基板９２はガラスなどの透明基板１（以下、「上側基板」とも呼ぶ。）を備え、カラーフィルタ基板９１は同じくガラスなどの透明基板２（以下、「下側基板」とも呼ぶ。）を備える。

下側基板２の内面上には、表面上に細かい凹凸が形成された散乱層９が形成されている。散乱層６の内面上は、サブ画素ＳＧ毎に、所定の厚みを有する反射層５が形成されている。各反射層５には、矩形状の開口部２０（以下、「透明領域」とも呼ぶ。）が複数形成されている。各反射層５は、アルミニウム、アルミニウム合金、銀合金等の薄膜により形成することができる。開口部２０は、カラーフィルタ基板９１の内面上に縦横にマトリクス状に配列されたサブ画素ＳＧ毎に、当該サブ画素ＳＧの全面積を基準として所定割合の面積を有するように形成されている。

反射層５上であって且つ各サブ画素ＳＧの間には、隣接するサブ画素ＳＧ間を隔て、一方のサブ画素から他方のサブ画素への光の混入を防止するため、黒色遮光層ＢＭが形成されている。この黒色遮光層ＢＭは、黒色の樹脂材料、例えば黒色の顔料を樹脂中に分散させたもの等を用いることが可能である。なお、これに代えて、Ｒ、Ｇ、Ｂの着色層が相互に重ね合わされて形成された重ね遮光層（図示略）を用いてもよい。

また、反射層５上及び開口部２０上には、サブ画素ＳＧ毎にＲ、Ｇ、Ｂの三色のいずれかからなる着色層６Ｒ、６Ｇ、及び６Ｂが形成されている。着色層６Ｒ、６Ｇ及び６Ｂによりカラーフィルタが構成される。画素Ｇは、Ｒ、Ｇ、Ｂのサブ画素ＳＧから構成されるカラー１画素分の領域を示している。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層６」と記し、色を区別して着色層を指す場合は「着色層６Ｒ」などと記す。また、図２に示すように、開口部２０上に形成された着色層６の厚さは、反射層５上に形成された着色層６の厚さよりも厚く形成されている。これにより、着色層６は、反射型表示モードと透過型表示モードとにおいて夫々所望の色相及び明るさを呈するように設計されている。

着色層６及び黒色遮光層ＢＭの上には、透明樹脂等からなる保護層１８が形成されている。この保護層１８は、カラーフィルタ基板９１及び液晶表示装置１００の製造工程中に使用される薬剤等による腐食や汚染から、着色層６を保護する機能を有する。保護層１８の表面上には、ストライプ状のＩＴＯ（Indium-Tin Oxide）などの透明電極（走査電極）８（以下、「下側基板２の走査線」とも呼ぶ）が形成されている。この透明電極８の一端はシール部材３内に延在しており、そのシール部材３内の導通部材７と電気的に接続されている。

一方、上側基板１の内面上には、サブ画素毎に、ＴＦＤ素子２１及び画素電極１０が形成されている。ＴＦＤ素子２１及び画素電極１０の内面上には、透明樹脂等からなる保護層１９が形成されている。上側基板１及び保護層１９の内面上の左右周縁部には、走査線３１が形成されている。走査線３１の一端部はシール部材３内まで延在しており、その走査線３１は、シール部材３内の導通部材７と電気的に接続されている。

下側基板２の透明電極８の内面上、及び上側基板１の保護層１９の内面上には、それぞれ図示しない配向膜が形成されている。それらの配向膜の間には、液晶層４の厚さを均一に保持するために粒子状のスペーサ（図示略）がランダムに配置されている。スペーサの材料としては、シリカや樹脂などを主成分とするものが好ましい。

下側基板２の外面上には、位相差板（１／４波長板）１１及び偏光板１２が配置されており、上側基板１の外面上には、位相差板（１／４波長板）１３及び偏光板１４が配置されている。また、偏光板１２の下側には、バックライト１５が配置されている。バックライト１５は、例えば、ＬＥＤ（Light Emitting Diode）等といった点状光源や、冷陰極蛍光管等といった線状光源などが好適である。

下側基板２の透明電極８、即ち下側基板２の走査線と、上側基板１の走査線３１とは、シール部材３内に混入された導通部材７を介して上下導通している。

さて、本実施形態の液晶表示装置１００において反射型表示がなされる場合、液晶表示装置１００に入射した外光は、図１に示す経路Ｒに沿って進行する。つまり、液晶表示装置１００に入射した外光は、反射層５によって反射され観察者に至る。この場合、その外光は、着色層６が形成されている領域を通過して、その着色層６の下側にある反射層５により反射され、再度着色層６を通過することによって所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。

一方、透過型表示がなされる場合、バックライト１５から出射した照明光は、図１に示す経路Ｔに沿って進行し、透過領域、即ち、開口部２０上の着色層６を通過して観察者に至る。この場合、その照明光は、着色層６を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。

次に、図１、図３及び図４を参照して、本発明の素子基板９２及びカラーフィルタ基板９１の電極及び配線の構成について説明する。図３は、素子基板９２を背面方向（即ち、図２における下方）から観察したときの素子基板９２の電極及び配線などの構成を平面図として示す。図４は、カラーフィルタ基板９１を正面方向（即ち、図２における上方）から観察したときのカラーフィルタ基板９１の電極の構成を平面図として示す。なお、図３において電極や配線は観察方向の背面側に形成されるものであるが、説明の便宜上、実線で表すこととしている。また、図３及び図４において、電極や配線以外のその他の要素は説明の便宜上図示を省略している。

図１において、素子基板９２の画素電極１０と、カラーフィルタ基板９１の透明電極８との交差する領域が表示の最小単位であるサブ画素ＳＧを構成する。そして、このサブ画素ＳＧが紙面縦方向及び紙面横方向に複数個、マトリクス状に並べられた領域が表示領域Ｖ（２点鎖線により囲まれる領域）である。この表示領域Ｖに、文字、数字、図形等の画像が表示される。また、図１において、液晶表示装置１００の外形と、表示領域Ｖとによって区画された領域は、画像表示に寄与しない額縁領域３８である。

先ず、図３を参照して、素子基板９２の電極及び配線の構成などについて説明する。素子基板９２は、ＴＦＤ素子２１、画素電極１０、複数の走査線３１、複数のデータ線３２、ＹドライバＩＣ３３、ＸドライバＩＣ３４、及び複数の外部接続用端子３５を備えている。

素子基板９２の張り出し領域３６上には、ＹドライバＩＣ３３及びＸドライバＩＣ３４が例えばＡＣＦ（Anisotropic Conductive Film：異方性導電膜）を介して、それぞれ実装されている。なお、図３において、素子基板９２の張り出し領域３６側の辺９２ａから反対側の辺９２ｃへ向かう方向をＸ方向とし、辺９２ｄから辺９２ｂへ向かう方向をＹ方向とする。

張り出し領域３６上には、複数の外部接続用端子３５が形成されている。ＹドライバＩＣ３３及びＸドライバＩＣ３４の各入力端子（図示略）は、導電性を有するバンプを介して、その複数の外部用接続端子３５にそれぞれ接続されている。外部接続用端子３５は、ＡＣＦや半田などを介して、図示しない配線基板、例えばフレキシブルプリント基板に接続されている。これにより、例えば携帯電話や情報端末などの電子機器から液晶表示装置１００へ信号や電力が供給される。

ＸドライバＩＣ３４の出力端子（図示略）は、導電性を有するバンプを介して、複数のデータ線３２に接続されている。一方、各ＹドライバＩＣ３３の出力端子（図示略）は、導電性を有するバンプを介して、複数の走査線３１に接続されている。これにより、各ＹドライバＩＣ３３は複数の走査線３１に走査信号を、ＸドライバＩＣ３４は複数のデータ線３２にデータ信号をそれぞれ出力する。

複数のデータ線３２は、紙面縦方向に延在する直線状の配線であり、張り出し領域３６から表示領域ＶにかけてＸ方向に形成されている。各データ線３２は一定の間隔を隔てて形成されている。また、各データ線３２は、適宜の間隔をおいて複数のＴＦＤ素子２１に接続されており、各ＴＦＤ素子２１は対応する各画素電極１０に接続されている。

複数の走査線３１は、本線部分３１ａと、その本線部分３１ａに対して略直角に折れ曲がる折れ曲がり部分３１ｂとにより構成されている。各本線部分３１ａは、額縁領域３８内を張り出し領域３６からＸ方向に形成されている。また、各本線部分３１ａは、各データ線３２に対して略平行で、且つ、一定の間隔を隔てて形成されている。各折れ曲がり部分３１ｂは、額縁領域３８内において、左右に位置するシール部材３内までＹ方向に延在している。そして、その折れ曲がり部分３１ｂの終端部は、シール部材３内で導通部材７に接続されている。

次に、カラーフィルタ基板９１の電極の構成について説明する。カラーフィルタ基板９１は、Ｙ方向にストライプ状の透明電極（走査電極）８が形成されている。各透明電極８の左端部或いは右端部は、図１及び図４に示すように、シール部材３内まで延在しており、且つ、シール部材３内の導通部材７に接続されている。

以上に述べた、カラーフィルタ基板９１と素子基板９２とをシール部材３を介して貼り合わせた状態が図１に示されている。図示のように、カラーフィルタ基板９１の各透明電極８は、素子基板９２の各データ線３２に対して直交しており、且つ、横列をなす複数の画素電極１０と平面的に重なり合っている。このように、透明電極８と画素電極１０とが重なり合う領域がサブ画素ＳＧを構成する。

また、カラーフィルタ基板９１の透明電極８（即ち、カラーフィルタ基板９１側の走査線）と、素子基板９２の走査線３１とは、図示のように左辺側と右辺側との間で交互に重なり合っており、その透明電極８と走査線３１とは、シール部材３内の導通部材７を介して上下導通している。つまり、透明電極８たるカラーフィルタ基板９１の各走査線と、素子基板９２の各走査線３１との導通は、図示のように左辺側と右辺側との間で交互に実現されている。これにより、カラーフィルタ基板９１の透明電極８は、素子基板９２の走査線３１を介して、紙面左右に夫々位置する各ＹドライバＩＣ３３に電気的に接続されている。

次に、図５を参照して、液晶表示装置１００における階調表示の方法について説明する。なお、本例ではノーマリーホワイトの液晶パネルであるとする。図５（ａ）は、ＹドライバＩＣ３３から走査線３１を介して走査電極８に印加される走査電位ＶAの駆動波形を示す。図５（ｂ）は、ＸドライバＩＣ３４からデータ線３２に印加される信号電位ＶBの駆動波形を示す。図５（ｃ）は、走査電極８及びデータ線３２の電極間電圧ＶABの駆動波形を示す。

ＹドライバＩＣ３３は、走査線３１を介して走査電極８に対して走査電位ＶAを印加する。一方、ＸドライバＩＣ３４は、データ線３２に対して信号電位ＶBを印加する。電位ＶA及びＶBについて説明する。まず、走査電極８には、図５（ａ）に示すような走査電位ＶAが印加される。ライン選択期間Ｔ毎に、各走査線３１を介して各走査電極８は順次選択され、ある共通電位ＶGNDに対して±Ｖselなる電位差、即ち電圧を持ついずれかの電位が印加される。なお、この電圧Ｖselを選択電圧と呼ぶ。そして、ライン選択期間Ｔ後には、共通電位ＶGNDに対して±Ｖhldなる電圧を持ついずれかの電位が印加される。保持期間Ｔｈにおいては、選択時の電位がＶGND＋ＶselのときにはＶGND＋Ｖhldの電位が印加され、選択時の電位がＶGND−ＶselのときにはＶGND−Ｖhldの電位が印加される。なお、この電圧Ｖhldを保持電圧と呼ぶ。また、全ての走査電極８が一巡して選択され終わる期間をフィールド期間といい、次のフィールド期間では、先のフィールド期間とは逆特性の選択電圧を用いて順次、走査電極を選択していく。

一方、データ線３２に対しては、図５（ｂ）に示すように、共通電位ＶGNDに対して±Ｖsigなる電圧を持ついずれかの電位が印加される。ここで、ある選択期間に選択された走査電極８に印加する電位がＶGND＋Ｖselの場合に、ＶGND−Ｖsigをオン電位Ｖon、ＶGND＋Ｖsigをオフ電位Ｖoffとして用いる。また、ある選択期間に選択された走査電極８に印加する電位がＶGND−Ｖselの場合に、ＶGND＋Ｖsigをオン電位Ｖon、ＶGND−Ｖsigをオフ電位Ｖoffとして用いる。

即ち、信号電位ＶBの各ライン選択期間Ｔ内の波形は、当該データ線３２に係る列における各画素の階調に応じて設定されるが、まず、信号電位ＶBは、各ライン選択期間Ｔ毎にオン区間とオフ区間に分割され、オン区間においてはオン電位Ｖonに、オフ区間においてはオフ電位Ｖoffに設定される。即ち、信号電位ＶBは、階調値に応じてパルス幅変調される。そして、画素に与えるべき階調が高くなるほど（ノーマリーホワイトモードでは暗くなるほど）、オン区間の占める割合が大きく設定される。

次に、走査電極８及びデータ線３２の電極間電圧ＶABを図５（ｃ）の実線で示す。この電極間電位ＶABが液晶層４に対して印加される。図示のように、電極間電圧ＶABの絶対値は、当該画素の選択期間において高くなることがわかる。また、液晶層４に印加される液晶層電圧ＶLCは、図５（ｃ）のハッチングで示すようになる。液層層電圧ＶLCが変化する際には、液晶層４が形成する容量を充放電しなければならないため、液晶層電圧ＶLCは電極間電圧ＶABに対して過渡応答的に変化する。なお、図５（ｃ）において電圧ＶNLは電極間電圧ＶABと液層層電圧ＶLCとの差、即ちＴＦＤ素子２１の端子電圧である。以上のように、液晶表示装置１００では、液晶層４に印加する駆動電圧をパルス幅変調することにより階調表示が行われる。

[縦クロストークの発生原理]
まず、図６を参照して、縦クロストークについて説明する。図６は、液晶表示装置１００における表示領域Ｖのみを拡大した平面図であり、その表示領域Ｖに縦クロストークが発生した状態を模式的に示している。

液晶表示装置１００に対しては、背景となるエリアＢ及びエリアＣをそれぞれ同一のグレーレベルとなるように走査線電圧及びデータ線電圧を印加している。また、エリアＡにおいては、規定の明るさの単色或いは補色の矩形表示となるように走査線電圧及びデータ線電圧を印加している。しかし、実際には縦クロストークの発生により同一階調レベルであるはずのエリアＢとエリアＣでは表示画像上のグレーレベルが異なってしまっている。即ち、エリアＡの上下方向に位置するエリアＣは、エリアＢよりも幾分明るく表示されており、尚且つ微妙に色づいて表示されている。また、エリアＡは、規定の明るさよりも暗く表示されている。このような、縦クロストークは、灰色などを背景にして単色或いは補色の矩形表示をしたときに発生する。

次に、図７を参照して、この縦クロストークの発生原理について説明する。図７は、液晶表示装置１００における１画素（ＲＧＢ３つのサブ画素）分を拡大した部分拡大平面図を示す。

画素電極１０は、通常、一対のデータ線３２の略中央位置に形成される。これは、画素電極１０を隣接する各データ線３２に近づけすぎない範囲で、その画素の開口率を大きくするという設計上の理由によるものである。また、各データ線３２ａ、３２ｂ、３２ｃは、ＴＦＤ素子２１を介して画素電極１０ａ、１０ｂ、１０ｃに接続されている。例えば、画素電極１０ｂに注目すると、データ線３２ａは、画素電極１０ｂに隣接しているが、画素電極１０ｂには接続されていない。画素電極１０ｂと、隣接する２つのデータ線３２ａ及び３２ｂとの間には寄生容量Ｃ２、Ｃ１がそれぞれ存在する。

液晶表示装置１００において、所望する画像を表示するためには、ライン選択期間Ｔに、各画素電極１０ａ〜１０ｃに所望の電圧が印加される。図７の例では、画素電極１０ｂに対しては、データ線３２ｂからＴＦＤ素子２１を介して所望の電圧Ｖｌｃが印加される。

ところが、画素電極１０ｂに対しては、それと隣接するデータ線３２ａとの間の寄生容量Ｃ２が存在することにより、データ線３２ａから寄生容量Ｃ２に対応する電圧が印加されてしまい、その結果、画素電極１０ｂの電位Ｖｌｃが所望の電位から変化してしまう。即ち、ある画素電極の電位が、それと隣接するデータ線との間の寄生容量に起因して変化してしまう。これにより、当該画素の透過率が変化し、縦クロストークが生じる。

いま、図６においてエリアＡに青を表示し、エリアＢ及びＣにグレーを表示したとする。図７において、データ線３２ａに対応する画素電極１０ａが青に対応するサブ画素であり、画素電極１０ｂが赤に対応するサブ画素であり、最も右の画素電極１０ｃが緑に対応するサブ画素であるとする。

これら３色のサブ画素が図６におけるエリアＢに存在する場合には、そのエリアがグレー表示されるので、３つのデータ線３２ａ、３２ｂ、３２に印加される電圧はほぼ等しく、寄生容量Ｃ２が画素電極１０ｂに与える影響は少ない。

一方、エリアＡに青が表示されているので、エリアＣにおいてもデータ線３２ａのみが低電位（白に対応する電位）であり、データ線３２ｂ及び３２ｃは高電位（黒に対応する電位）になる。よって、エリアＣでは、保持期間においてデータ線３２ａと画素電極１０ｂとに電位差が生じ、寄生容量Ｃ２により画素電極１０ｂの電位が下がる。その結果、画素電極１０ｂにより構成される赤のサブ画素の透過率が上がり、エリアＣの部分は明るくなるとともに、いくぶん赤みを帯びて見えるようになる。これが、縦クロストークの発生する原理である。つまり、縦クロストークは、寄生容量Ｃ２の影響によって、隣接する画素電極の電位が所望の電位から変化することにより生じる。

[縦クロストークの低減方法]
次に、図８及び図９を参照して、縦クロストークの低減方法について述べる。図８及び図９は、図７の一部に対応し、本発明の第１実施形態に係る縦クロストークを低減する方法を説明する図である。なお、以下では、説明の便宜上、図８及び図９に示される、１つの画素電極１０ｂと、その両側に位置するデータ線３２ａ、３２ｂとに着目して説明する。

上記のように、縦クロストークは、隣接するデータ線との間の寄生容量Ｃ２の影響により、画素電極の電圧Ｖｌｃが変化するために生じる。したがって、縦クロストークを低減するには、寄生容量Ｃ２を小さくし、寄生容量Ｃ２による影響を低減すればよい。

一般に、ある物質の静電容量Ｃは、
Ｃ＝ε0・ε（Ｓ／ｄ） （式１）
で表される。なお、Ｃ＝静電容量、ε0＝真空の誘電率、ε＝比誘電率、Ｓ＝面積、ｄ＝間隔である。よって、上記の式１に従えば、寄生容量Ｃ２を小さくするためには、ｄの値、即ち、データ線３２ａと画素電極１０ｂとの距離Ｄ２を大きくすればよい。

そこで、本発明では、寄生容量Ｃ２を小さくするために、画素電極１０ｂとそれに接続されたデータ線３２ｂとの間隔Ｄ１よりも、画素電極１０ｂとそれに接続されていない隣接するデータ線３２ａとの間隔Ｄ２を広くする。つまり、Ｄ１＜Ｄ２の関係が成り立つようにする。これにより、上記の式１において、間隔ｄ、即ち間隔Ｄ２が大きくなるので、寄生容量Ｃ２を小さくすることができる。なお、本実施形態において、画素電極１０ｂと、それに接続されたデータ線３２ｂとの間隔Ｄ１は好ましくは２．５μｍ程度である。また、画素電極１０ｂはデータ線３２ｂ側に近づくため寄生容量Ｃ１は大きくなるがこの寄生容量Ｃ１は、ＴＦＤ素子２１を介して画素電極１０ｂに接続されたデータ線３２ｂ側に生じるので、寄生容量Ｃ２と比べて表示画像に与える影響は小さい。

以上のようにして、寄生容量Ｃ２を小さくすることにより縦クロストークを効果的に低減することができる。よって、液晶表示装置１００において、灰色などを背景色に、単色或いは補色などの矩形表示をした場合でも高品位な表示画像が得られる。

なお、画素電極１０ｂとそれに接続されたデータ線３２ｂとの間隔Ｄ１を狭くするのには、設計上の理由などによりある程度限界がある。この場合には、図９に示すように、画素の開口率は若干下がるが、画素電極１０ｂを、データ線３２ａに対向する側の領域の一部、即ち、領域Ｅ２に相当する部分だけ小さく形成することとしてもよい。これにより、間隔Ｄ１をある程度保ちつつ、画素電極１０ｂとそれに接続されていないデータ線３２ａとの間隔Ｄ２を大きくすることができる。

[第２実施形態]
上記の第１実施形態に係る液晶表示装置１００では、素子基板９２の上側基板１上にデータ線３２及び画素電極１０等を夫々形成して、画素電極１０とそれに接続されていないデータ線３２との間隔を大きくして寄生容量を小さくし、縦クロストークを低減するようにした。第２実施形態では、素子基板９２の構成を変え、画素電極１０とデータ線３２とを絶縁層で絶縁する。これに加え、第１実施形態と同様に、画素電極１０と、それが接続されていない隣接するデータ線との間隔Ｄ２を、接続されているデータ線との間隔Ｄ１より大きくする。これにより、画素電極１０とそれに接続されていないデータ線３２ａとの寄生容量を減少させ縦クロストークを低減する。

以下、図１０を参照して、第２実施形態による縦クロストークを低減する方法について説明する。図１０（ａ）は、第２実施形態の素子基板９２’の局部平面図を示す。図１０（ｂ）は、図１０（ａ）における切断線Ｂ−Ｂ’に沿った断面図を示す。なお、以下では、説明の便宜上、図１０（ａ）に示される、１つの画素電極１０ｂと、その両側のデータ線３２ａ及び３２ｂとに着目して説明する。

まず、素子基板９２’の構成について述べる。素子基板９２’を構成する上側基板１の内面上には、複数のデータ線３２が形成されている。一方、上側基板１の外面上には、位相差板（１／４波長板）１３及び偏光板１４が配置されている。

また、図１０（ａ）に示すように、各データ線３２は、ＸドライバＩＣ３４に接続された帯状の本線３２ｆと、その本線３２ｆから引き出された引き出し線３２ｇとを有する。引き出し線３２ｇは、サブ画素毎に、画素電極１０ｂ側に延び出るように形成されている。この引き出し線３２ｇの一部及びそれに近接する上側基板１の各内面上には、Ｔａ_２Ｏ_５などからなる絶縁層５０が積層されている。そして、その絶縁層５０及びそれに近接する上側基板１の各内面上には、ＴＦＤ素子２１が形成されている。また、上側基板１の内面上には、絶縁層１７が積層されている。これにより、ＴＦＤ素子２１及びデータ線３２は絶縁層１７により覆われている。なお、このようにデータ線３２及びＴＦＤ素子２１と画素電極１０ｂとの間に絶縁層１７を設ける構造はオーバーレイヤー構造とも呼ばれ、絶縁層１７はオーバーレイヤー層とも呼ばれる。なお、絶縁層１７の表面は平坦であり、絶縁層１７の膜厚は好ましくは１〜３μｍ、最適には２μｍである。

絶縁層１７は、画素電極１０ｂの一部とＴＦＤ素子２１とが対向する位置にコンタクトホール１７ａ、即ち開口を有する。画素電極１０ｂの一部は、コンタクトホール１７ａを通じてＴＦＤ素子２１と接続されている。このため、画素電極１０ｂは、ＴＦＤ素子２１を介して、データ線３２に接続されている。

図１０（ａ）において、画素電極１０ｂとそれが接続されていないデータ線３２ａとの間隔Ｄ２は、それが接続されているデータ線３２ｂとの間隔Ｄ１より大きくする。これは、第１実施形態と同様である。よって、画素電極１０ｂとそれに接続されていないデータ線３２ａとの間の寄生容量を低減することができる。これにより、縦クロストークを効果的に低減することができ、第１実施形態の液晶表示装置と同様に高品位な表示画像が得られる。

図１０（ａ）における切断線Ｃ−Ｃ’に沿った断面図を図１０（ｃ）に示す。本実施形態では、図１０（ｃ）に示すようにデータ線３２上に樹脂などにより絶縁層１７が形成され、その上に画素電極１０ｂが形成されている。従って、第１実施形態のようにデータ線３２と画素電極１０とが同一面上に形成される場合と比較して、画素電極１０ｂと、それが接続されていない方の隣接するデータ線３２ａとの距離Ｄ３は、絶縁層１７の厚さ分だけさらに大きくなる。即ち、図１０（ｃ）に示すように、右側の画素電極１０ｂは図１０（ａ）に示す平面上で隣接するデータ線３２ａと間隔Ｄ２だけ離れて形成されるが、実際には図１０（ｃ）に示すように絶縁層１７の厚さがあるので、画素電極１０ｂとデータ線３２ａとの距離はＤ３（＞Ｄ２）となる。よって、隣接するデータ線との間の寄生容量をより小さくすることができる。即ち、第２実施形態では、絶縁層１７の厚さ分だけ、画素電極を当該画素電極が接続されていない方の隣接するデータ線からさらに遠ざけることができ、それによりそのデータ線からの寄生容量をさらに低減できる利点がある。

また、第１実施形態では、データ線３２と画素電極１０とは同一面上に形成され、両者の間には液晶が介在する。これに対し、第２実施形態では図１０（ｃ）に示すように、データ線３２ａと画素電極１０ｂとの間には絶縁層１７が介在する。一般的に絶縁層１７を形成する樹脂の誘電率は液晶の誘電率より小さい。よって、上記の式１から理解されるように、データ線３２ａと画素電極１０ｂとの間に誘電率の小さい絶縁層１７が存在する方が、より寄生容量を低減することができるという利点がある。
また、第２実施形態では、画素電極１０ｂとデータ線３２ａとは絶縁層１７により絶縁されている。よって、間隔Ｄ２を大きくするために画素電極１０ｂを図１０（ａ）における右方向、即ちデータ線３２ｂの方向にデータ線３２ｂのかなり近傍まで移動させたとしても、画素電極１０ｂとデータ線３２ｂとが導通してしまうことはない。即ち、第１実施形態と比較すると、データ線３２ｂとの導通という問題がないので、画素電極１０ｂとデータ線３２ａとの間隔Ｄ２を増大させる自由度が大きくなるという利点を有する。

この点について、図１１を参照して説明する。図１１（ａ）は、絶縁層１７を有するオーバーレイヤー構造の液晶表示装置において、基板に垂直な方向から平面視した場合に、画素電極１０ｂの端部をそれが接続されているデータ線３２ｂの端部と一致する位置に形成した例を示す。即ち、図１１（ａ）に示すように、右側の画素電極１０ｂの信号線３２ｂとの間隔Ｄ１はほぼ零（０）である。

また、図１１（ｂ）は図１１（ａ）の切断線Ｃ−Ｃ’における断面図であり、画素電極１０ｂの信号線３２ｂ側の端部と、信号線３２ｂの画素電極１０ｂ側の端部はラインＦ上において一致している。このように、第２実施形態では、画素電極１０ｂとデータ線３２ｂとの間に絶縁層１７が形成されており導通の恐れがないので、両者を十分に接近させることができる。これにより、画素電極１０ｂと、それが接続されていない方の隣接するデータ線３２ａとの間隔を十分に確保することができ、その間の寄生容量を十分に低減することが可能となる。なお、画素電極１０ｂをデータ線３２ｂの上方に配置し、画素電極１０ｂとデータ線３２ｂを重ねてしまっても絶縁層１７が介在しているので導通の恐れはないが、データ線３２ｂを重ねた領域分だけ表示領域が狭くなり開口率が下がる。よって、開口率の低下を招かないためには、両者を重ねずにできる限り両者を近接させることが望ましい。本実施形態において、画素電極１０ｂと、それに接続されたデータ線３２ｂとの平面的に見た間隔Ｄ１は好ましくは０〜２．５μｍである。

［第３実施形態］
第３実施形態は、本発明をいわゆる垂直配向方式の液晶表示装置に適用したものである。液晶分子の配向を制御することにより視野角依存性を改善し、広視野角化を図った垂直配向方式の液晶装置が知られている。垂直配向方式の液晶装置では、負の誘電率異方性を有する液晶を使用し、素子基板と対向基板との間に電圧が印加されていない状態では、液晶分子は基板に対して略垂直の方向に配向する。スイッチング素子としてＴＦＴやＴＦＤが設けられた素子基板には、略円形又は多角形の複数のサブ画素電極を含んでなる画素電極が形成される。また、対向基板には、各サブ画素電極の略中央に対向する位置にスリット又は凸部（突起）などが形成される。素子基板と対向基板との間に電圧を印加すると、基板間の液晶層には電圧に応じた電界が形成されるが、サブ画素電極が略円形又は多角形などに形成されており、かつ、それと対向する対向基板側の電極にはスリットや凸部などが形成されているため、液晶分子はサブ画素電極の略中央を中心として放射状に配向状態が制御される。これにより、視野角依存性が抑制され、広視野角化が可能となる。

図１２（ａ）は垂直配向方式を採用した第３実施形態による液晶表示装置の素子基板９２ｖの一部を示す。図１２（ｂ）は、図１２（ａ）の切断面Ｃ−Ｃ’における素子基板９２ｖの断面図であり、図１３（ａ）は同じく図１２（ａ）の切断面Ｃ−Ｃ’における素子基板９２ｖ及びそれに対向するカラーフィルタ基板９１の断面図である。

第２実施形態と比較して説明すると、第３実施形態の素子基板９２ｖでは、画素電極１０ｖは複数の円形又は多角形の画素電極を接続して構成される。１つの画素電極１０ｖを複数の多角形の電極により構成する理由は、個々の円形又は多角形の電極がある程度小さいほうが、液晶分子の配向状態を制御し易いからである。なお、説明の便宜上、図１２（ａ）及び（ｂ）において、画素電極１０ｖのうち左側の列の画素電極を１０ｖａとし、右側の列の画素電極を１０ｖｂとする。また、以下の説明は主に画素電極１０ｖｂに着目して行う。

図１２（ａ）に示すように、各データ線３２は、ＸドライバＩＣ３４に接続された帯状の本線３２ｆと、その本線３２ｆから引き出された引き出し線３２ｇとを有する。引き出し線３２ｇは、画素電極１０ｖ側に延び出るように形成されている。この引き出し線３２ｇの一部及びそれに近接する上側基板１の各内面上には、Ｔａ_２Ｏ_５などからなる絶縁層が積層されている。そして、その絶縁層及びそれに近接する上側基板１の各内面上には、ＴＦＤ素子２１が形成されている。また、上側基板１の内面上には、絶縁層１７が積層されている。これにより、ＴＦＤ素子２１及びデータ線３２は絶縁層１７により覆われている。即ち、第３実施形態の液晶表示装置もいわゆるオーバーレイヤー構造を採用している。

絶縁層１７は、画素電極１０ｖの一部とＴＦＤ素子２１とが対向する位置にコンタクトホール（図示略）を有し、画素電極１０ｖの一部（図１２（ａ）における下端部）は、コンタクトホールを通じてＴＦＤ素子２１と接続されている。このため、画素電極１０ｖは、ＴＦＤ素子２１を介して、データ線３２に接続されている。

第１及び第２実施形態と同様に、図１２（ａ）において、画素電極１０ｖｂとそれが接続されていないデータ線３２ａとの間隔Ｄ２は、それが接続されているデータ線３２ｂとの間隔Ｄ１より大きい。よって、画素電極１０ｖｂとそれに接続されていないデータ線３２ａとの間の寄生容量を低減することができる。これにより、縦クロストークを効果的に低減することができ、高品位な表示画像が得られる。また、第３実施形態においても、第２実施形態と同様に、データ線３２ａと画素電極１０ｖとの間に絶縁層１７が存在するので、両者の距離を絶縁層１７の厚さ分だけさらに遠ざけることができること、及び、絶縁層１７の誘電率が液晶の誘電率よりも小さいことにより、さらにデータ線３２ａと画素電極１０ｖｂとの間の寄生容量を低減することが可能となる。

次に、図１３を参照して、１つの画素電極１０ｖ付近の断面構成について説明する。なお、図１３では、対向するカラーフィルタ基板９１側の構成も示されている。

図１３（ａ）は、図１２（ａ）におけるＣ−Ｃ’に沿った模式断面図である。図示のように、素子基板９２ｖの基板１の内面上にはデータ線３２が形成される。また、基板１の内面上及びデータ線３２上にはオーバーレイヤー層としての絶縁層１７が形成され、その絶縁層１７上に画素電極１０ｖが形成される。なお、絶縁層１７上及び画素電極１０ｖ上には垂直配向膜が形成される（図示略）。

一方、対向側の基板２の内面上には樹脂散乱膜９が形成され、その樹脂散乱膜９上には反射膜５が形成される。また、反射膜５の内面上には、カラーフィルタ６及び黒色遮光膜ＢＭが形成される。また、カラーフィルタ６及び黒色遮光膜ＢＭの内面上には平坦化膜１８が形成され、その平坦化膜１８上には走査線８が形成される。

ここで、走査線８には、各画素電極１０ｖを構成する複数の多角形電極の略中心に対応する位置に開口８ｓが形成されている。基板間に電圧が印加されると、開口８ｓと画素電極１０ｖの相互作用により、その部分に斜め電界が生じ（図中の矢印を参照）、液晶分子４ｖの傾倒方向が規定される。このため、基板間に印加する電圧の大きさに応じて液晶分子４ｖの配向状態を放射状に制御することができる。よって、液晶分子４ｖが放射状に配向した領域が形成される。

図１３（ｂ）に対向基板２側の他の構造例を示す。この例では、走査線８上には、各画素電極１０の多角形電極の略中心に対応する位置に樹脂などからなる突起、即ち凸部Ｔが形成されている。これにより、液晶の初期配向状態において、液晶分子４ｖは、その凸部Ｔの傾斜面に沿って配向される。これにより、液晶分子４ｖの傾倒方向が規定される。

また、本実施形態では、第２実施形態と同様にオーバーレイヤー構造を採用しているので、第２実施形態において図１１を参照して説明したのと同様に、画素電極１０ｖとそれが接続される側のデータ線３２ｂとを限りなく近づけることができる。この例を図１４（ａ）及び（ｂ）に示す。図１４（ａ）は素子基板の平面図であり、図１４（ｂ）はその切断面Ｃ−Ｃ’における断面図である。なお、本実施形態は、第２実施形態と同様に、画素電極１０ｖとデータ線３２ｂを重ねると開口率が下がるので、両者を重ならない範囲で近接させるのが望ましい。本実施形態において、画素電極１０ｖｂと、それに接続されたデータ線３２ｂとの平面的に見た間隔Ｄ１は好ましくは０〜２．５μｍである。

以上のように、第３実施形態によれば、オーバーレイヤー構造を備える垂直配向方式の液晶表示装置においても、本発明を適用することができる。

（変形例）
上記の実施形態では、半透過反射型の液晶表示装置１００に本発明を適用したが、これに限らず、反射型又は透過型の液晶表示装置にも本発明を適用できる。また、上記実施形態では、ノーマリーホワイト型の液晶表示装置１００に本発明を適用したが、これに限らず、ノーマリーブラック型の液晶表示装置にも本発明を適用できる。

また、上記の各実施形態では、スイッチング素子として薄膜トランジスタ（ＴＦＤ）素子を用いた例について説明したが、本発明の適用はこれには限定されない。スイッチング素子の他の例としてアモルファスＴＦＴの断面図を図１５に示す。図１５において、ＴＦＴ４５０は、図示しないゲート線から分岐したゲート電極４０２の上に、それを覆うようにゲート絶縁膜４０３が設けられている。ゲート絶縁膜４０３の上には、ゲート電極４０２に重なるようにａ−Ｓｉ層４０５が設けられている。ａ−Ｓｉ層４０５の上には、２つに分断されたｎ^＋−ａ−Ｓｉ層４０６ａ、４０６ｂが設けられている。さらに、ｎ^＋−ａ−Ｓｉ層４０６ａの上には図示しないソース線から分岐したソース電極４０８が設けられ、ｎ^＋−ａ−Ｓｉ層４０６ｂの上にはドレイン電極４０９が設けられている。ドレイン電極４０９の上には、画素電極４１０が部分的に重なるように設けられている。そして、それらの層を覆うように保護膜４１１が設けられている。

本発明は、スイッチング素子として、上記のようなアモルファスＴＦＴのドレイン電極４０９と画素電極４１０との接続部分にも適用することができる。

［電子機器］
次に、本発明による液晶表示装置１００を電子機器の表示装置として用いる場合の実施形態について説明する。

図１６は、第１及び第２実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶表示装置１００と、これを制御する制御手段４１０とを有する。ここでは、液晶表示装置１００を、パネル構造体４０３と、半導体ＩＣなどで構成される駆動回路４０２とに概念的に分けて描いてある。また、制御手段４１０は、表示情報出力源４１１と、表示情報処理回路４１２と、電源回路４１３と、タイミングジェネレータ４１４と、を有する。

表示情報出力源４１１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ４１４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路４１２に供給するように構成されている。

表示情報処理回路４１２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫとともに駆動回路４０２へ供給する。駆動回路４０２は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路４１３は、上述の各構成要素にそれぞれ所定の電圧を供給する。

次に、本発明に係る液晶表示装置１００を適用可能な電子機器の具体例について図１７を参照して説明する。

まず、本発明に係る液晶表示装置１００を、可搬型のパーソナルコンピュータ（いわゆるノート型パソコン）の表示部に適用した例について説明する。図１７（ａ）は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ７１０は、キーボード７１１を備えた本体部７１２と、本発明に係る液晶表示パネルを適用した表示部７１３とを備えている。

続いて、本発明に係る液晶表示装置１００を、携帯電話機の表示部に適用した例について説明する。図１７（ｂ）は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機７２０は、複数の操作ボタン７２１のほか、受話口７２２、送話口７２３とともに、本発明に係る液晶表示装置１００を適用した表示部７２４を備える。

なお、本発明に係る液晶表示装置１００を適用可能な電子機器としては、図１７（ａ）に示したパーソナルコンピュータや図１７（ｂ）に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。

第１実施形態に係る液晶表示装置の電極及び配線の構成を示す平面図。 第１実施形態に係る液晶表示装置の断面構成を示す。 第１実施形態に係る素子基板の電極及び配線の構成等を示す平面図。 第１実施形態に係るカラーフィルタ基板の電極の構成を示す。 第１実施形態に係る信号電位ＶＡ、ＶＢ及びＶＡＢの波形図である。 縦クロストークを説明する図である。 縦クロストークの発生原理を説明する図である。 第１実施形態に係る縦クロストークの低減方法を説明する図である。 第１実施形態に係る縦クロストークの低減方法を説明する図である。 第２実施形態に係る縦クロストークの低減方法を説明する図である。 第２実施形態に係る縦クロストークの低減方法を説明する他の図である。 第３実施形態に係る縦クロストークの低減方法を説明する図である。 第３実施形態に液晶表示装置の断面構造を示す図である。 第３実施形態に係る縦クロストークの低減方法を説明する他の図である。 スイッチング素子の他の例を示す断面図である。 本発明の液晶表示装置を適用した電子機器の回路ブロック図である。 本発明の液晶表示装置を適用した電子機器の例である。

符号の説明

１ 上側基板、 ２ 下側基板、 ３ シール部材、 ６ 着色層、 ７ 導通部材、 ８ 走査電極、 １０、１０ａ〜１０ｃ 画素電極、 ３１ 走査線、 ３２、３２ａ、３２ｂ データ線、 ２１ ＴＦＤ素子、 ９１ カラーフィルタ基板、 ９２、９２’ 素子基板、 １００ 液晶表示装置

Claims (7)

1. 複数の信号線と、複数の画素電極と、前記信号線の各々と前記画素電極の各々とに接続された複数のスイッチング素子とを有する基板を備え、
   各画素電極と当該各画素電極に接続されていない隣接する信号線との間隔は、前記各画素電極と当該各画素電極に接続された隣接する信号線との間隔より広いことを特徴とする液晶表示装置。
2. 前記複数の信号線、前記複数の画素電極及び前記複数のスイッチング素子は前記基板の同一面上に形成されていることを特徴とする請求項１に記載の液晶表示装置。
3. 前記基板は、前記複数の信号線及び前記複数のスイッチング素子を覆う絶縁層を備え、
   前記画素電極の各々は前記絶縁層上に形成されており、当該画素電極の各々の一部は、前記絶縁層に形成された各開口を通じて、対応する前記スイッチング素子の各々に接続されていることを特徴とする請求項１に記載の液晶表示装置。
4. 前記基板を垂直方向から見た平面において、前記各画素電極と、当該画素電極に接続された信号線との間隔は略零であることを特徴とする請求項３に記載の液晶表示装置。
5. 前記基板を垂直方向から見た平面において、前記画素電極の当該画素電極に接続された信号線側の端部位置と、当該信号線の前記画素電極側の端部位置とは一致していることを特徴とする請求項３に記載の液晶表示装置。
6. 前記基板と対向配置され、前記基板側に対向電極を有する対向基板を備え、
   前記対向電極は、前記画素電極に対向する領域に開口又は突起を有し、
   前記基板と前記対向基板との間には負の誘電率異方性を有する液晶層が挟持されていることを特徴とする請求項１乃至５のいずれか一項に記載の液晶表示装置。
7. 請求項１乃至６のいずれか一項に記載の液晶表示装置を備えることを特徴とする電子機器。
   

Images