JPH10210749A

JPH10210749A - 電源回路

Info

Publication number: JPH10210749A
Application number: JP720297A
Authority: JP
Inventors: Mitsuo Sato; 光男佐藤
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 1997-01-20
Filing date: 1997-01-20
Publication date: 1998-08-07

Abstract

(57)【要約】【課題】電圧安定化回路の電力損失を減らし、小型の
素子を使用可能にし、電源回路を小型化する。【解決手段】端子１よりDC８〜40ＶまたはAC６〜30Ｖ
を入力し、ACはブリッジ回路２で整流しコンデンサC1で
平滑し一次電圧を出力する。第１電圧安定化回路３で
約７Ｖに安定化し、昇圧回路４で昇圧しダイオード５で
整流し約14Ｖを出力する。一次電圧を第２電圧安定化
回路６で約15Ｖにし、ダイオード７を介し出力する。こ
れにより、制御回路８は一次電圧が14Ｖ以下ならダイ
オード５よりの電流、一次電圧が15Ｖ以上ならダイオ
ード７よりの電流で動作し、ＦＥＴ９のオン・オフ駆動
に必要な約10Ｖのスイッチングパルスを生成しＦＥＴを
駆動する。ＦＥＴでトランス10に印加される一次電圧
をスイッチングし、二次巻線の誘起電圧をダイオード11
で整流し負荷に供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電源回路に係り、Ｃ
ＣＤ（電荷結合素子）を用いたテレビジョンカメラ等の
装置に内蔵され、入力電圧が高いときの電力損失を低減
するものに関する。

【０００２】

【従来の技術】ＣＣＤを用いたテレビジョンカメラ等の
電源回路には、例えば、ＤＣ８Ｖ〜40ＶまたはＡＣ６Ｖ
〜30Ｖを整流した電圧をスイッチング式電源回路で12Ｖ
の定電圧にし、負荷回路に供給するようにしたものがあ
り、スイッチング素子にスイッチングロスの小さいＦＥ
Ｔ（電界効果トランジスタ）を使用し、このＦＥＴをＤ
Ｃ約3.5 Ｖ〜20Ｖで動作する制御回路（ＩＣ）で制御す
るように構成したものがある。しかし、ＦＥＴはスイッ
チングロスが少ないという利点を有する反面、駆動電圧
に約10Ｖが必要なため、10Ｖ以下でも使用できるように
昇圧回路を内蔵した制御回路（ＩＣ）が用いられる。し
かし、制御回路の動作電圧は上述のように約3.5 Ｖ〜20
Ｖのため、前段に電圧安定化回路を設け、電源電圧を20
Ｖ以下の電圧に安定化して供給している。

【０００３】

【発明が解決しようとする課題】しかし、上記電圧安定
化回路は、上述のように入力電圧が40Ｖにもなる場合が
あり、出力電圧との差が大きくなるため、比較的大型の
素子を用いる必要があり、放熱に留意しなければなら
ず、小型化する上での難点となっていた。本発明はこの
ような点に鑑み、制御回路（ＩＣ）の前段に設ける電圧
安定化回路の消費電力を小さくし、電源回路の小型化を
容易にすることにある。

【０００４】

【課題を解決するための手段】本発明は上述の課題を解
決するため、制御回路よりの信号でスイッチング素子を
駆動し、一次電圧をスイッチングしてトランスの一次巻
線に印加し、二次巻線に発生する電圧を整流して直流電
圧を出力するものにおいて、前記一次電圧を所要の電圧
に安定化する第１電圧安定化回路と、第１電圧安定化回
路よりの電圧を昇圧し、前記制御回路をスイッチング素
子を駆動するように作動させるに必要な第１の電圧と
し、第１ダイオードを介し前記制御回路に供給する昇圧
回路と、前記一次電圧を第１の電圧より高い第２の電圧
に安定化し第２ダイオードを介し制御回路に供給する第
２電圧安定化回路とを設け、前記一次電圧が所要の電圧
より低い場合は昇圧回路よりの電圧で制御回路を作動さ
せ、一次電圧が所要の電圧より高い場合は第２電圧安定
化回路よりの電圧で制御回路を作動させるようにした電
源回路を提供するものである。

【０００５】

【発明の実施の形態】本発明による電源回路では、一次
電圧を第１電圧安定化回路で所要の電圧に安定化し、こ
の電圧を昇圧回路で昇圧して第１の電圧とし、第１ダイ
オードを介して制御回路に供給し、また、前記一次電圧
を第１電圧安定化回路で第１の電圧より高い第２の電圧
に安定化し、第２ダイオードを介して前記制御回路に供
給し、制御回路よりの信号でＦＥＴ等をオン・オフ駆動
し、一次電圧をスイッチングしてトランスの一次巻線に
印加し、二次巻線に発生する電圧を整流して直流電圧を
出力する。これにより、制御回路は、前記一次電圧が所
要の電圧より低い場合は昇圧回路よりの電圧で動作し、
一次電圧が所要の電圧より高い場合は第２電圧安定化回
路よりの電圧で動作する。

【０００６】

【実施例】以下、図面に基づいて本発明による電源回路
の実施例を詳細に説明する。図１は本発明による電源回
路の一実施例の要部接続図である。図において、１は入
力端子で、例えば、ＡＣ６Ｖ〜30Ｖ、またはＤＣ８Ｖ〜
40Ｖを入力する。２は４本のダイオードで構成したブリ
ッジ整流回路で、端子１に接続された電源が直流の場合
は２本のダイオードを介して通過させ、交流の場合は全
波（ブリッジ）整流し、コンデンサC1で平滑して出力す
る（一次電圧）。３は第１電圧安定化回路で、ブリッ
ジ整流回路２よりの電圧を、例えば、７Ｖに安定化して
出力する。４は昇圧回路で、第１電圧安定化回路３より
の電圧を、例えば、前記７Ｖを基に交流電圧を発生せし
め、ダイオード５で整流し、約14Ｖの直流電圧を得る。
６は第２電圧安定化回路で、ブリッジ整流回路２よりの
電圧を、例えば、15Ｖに安定化し、逆流防止用のダイオ
ード７を介して出力する。８は制御回路で、ＩＣ（集積
回路）等で構成され、一次電圧が約14以下の場合はダ
イオード５を介して供給される電圧、また、一次電圧
が約15Ｖ以上の場合はダイオード７を介し第２電圧安定
化回路６より供給される電圧で動作し、スイッチング素
子９、例えば、ＦＥＴをオン・オフ駆動するためのスイ
ッチングパルスを生成する。ＦＥＴ９は、制御回路８よ
り抵抗器R1を介しゲート電極に印加されるスイッチング
パルスでオン・オフ動作し、トランス10の一次巻線に印
加される一次電圧をスイッチングし、二次巻線に交流
電圧を誘起する。11はダイオードで、トランス10の二次
巻線の電圧を整流し、コンデンサC2で平滑し、ＤＣ約12
Ｖを出力する。12は過電圧保護用トランジスタで、ＦＥ
Ｔ９のソース電極〜接地間に介挿された抵抗器R3に生じ
る電圧を抵抗器R4を介して入力し、増幅し、抵抗器R5を
介し制御回路８に帰還し、抵抗器R3の電圧が所要電圧以
上に上昇した場合に制御回路８の動作を停止させる。

【０００７】次に、本発明による電源回路の動作を説明
する。図２は図１にブロックで示した部分を具体化した
ものであり、この図を用いて説明する。なお、図３およ
び図４は共に図１の第２電圧安定化回路６の他の実施例
である。

【０００８】図２において、ＮＰＮ型トランジスタ21、
抵抗器22、ツェナダイオード23およびコンデンサ24で図
１の第１電圧安定化回路３を構成する。一次電圧はト
ランジスタ21のコレクタおよび抵抗器22の一端に印加さ
れ、抵抗器22の他端はトランジスタ21のベースおよびツ
ェナダイオード23のカソードに接続される。トランジス
タ21のベース電圧はツェナダイオード23のツェナ電圧
（約7.7 Ｖ）となり、このツェナ電圧からベース・エミ
ッタ電圧（Ｖbe）を差し引いた電圧（約７Ｖ）がエミッ
タより出力される。従って、一次電圧が約７Ｖまで低
下しても安定した電圧（約７Ｖ）される。コンデンサ24
はツェナダイオード23の電圧を安定にする。

【０００９】コイル25は制御回路８内の回路とで図１の
昇圧回路４を構成する。トランジスタ21よりの電圧は制
御回路８およびコイル25に印加され、トランジスタ21よ
りの電圧（約７Ｖ）を基に所要の交流電圧を発生せし
め、ダイオード５で整流し、約14Ｖの直流電圧とし制御
回路８のスイッチングパルス生成回路に供給する。ま
た、抵抗器26とツェナダイオード27とで図１の第２電圧
安定化回路６を構成する。一次電圧は抵抗器26を介し
ツェナダイオード27（ツェナ電圧約15Ｖ）に印加され、
一次電圧が約15Ｖ以上ある場合に安定化した電圧15Ｖ
を出力し、逆流阻止用ダイオード７を介し制御回路８の
スイッチングパルス生成回路に供給する。

【００１０】これにより、一次電圧が約14Ｖより低い
場合、ダイオード７よりの電圧（一次電圧から抵抗器
26のドロップ分（α）を差し引いた電圧、＝14Ｖ−α）
はダイオード５からの電圧（約14Ｖ）より低くなり、ダ
イオード７には電流が流れず、制御回路８はダイオード
５からの電流で動作するものとなる。すなわち、第２電
圧安定化回路６は動作を停止する。そして、一次電圧
が約15Ｖより高い場合、ダイオード５よりの電圧（約14
Ｖ）に比べてダイオード７よりの電圧（約15Ｖ）が高い
のでダイオード５には電流が流れず、制御回路８はダイ
オード７からの電流で動作するものとなり、昇圧回路４
は動作を停止し、第１電圧安定化回路３の出力電流が約
２分の１に低減する。従って、第１電圧安定化回路３の
消費電力は一次電圧が約14Ｖのとき最大で、これ以上
の入力電圧を考慮する必要がなく、トランジスタ21に消
費電力の大きいものを使用する必要がなくなり、あるい
は放熱装置を小型化できる。

【００１１】図３は図１の第２電圧安定化回路６をＮＰ
Ｎ型トランジスタ31、抵抗器32、ツェナダイオード33お
よびコンデンサ34で構成した例で、ツェナダイオード33
にツェナ電圧が約15Ｖのものを使用する。この回路の動
作は図２のトランジスタ21〜コンデンサ24で構成した回
路の動作と同じであるので説明を省く。また、図４は第
２電圧安定化回路６を電圧安定化集積回路（ＩＣ）41で
構成した例で、一次電圧を約15Ｖに安定化して出力す
る。なお、上記では第１電圧安定化回路３は図２のトラ
ンジスタ21〜コンデンサ24で構成した回路例のみを示し
たが、第２電圧安定化回路６と同様の構成で実施可能で
あることは言うまでもない。

【００１２】

【発明の効果】以上に説明したように、本発明による電
源回路によれば、制御回路（ＩＣ）の前段に設ける電圧
安定化回路の消費電力を小さくできるので、電圧安定化
回路の主素子に小型のものを使用することが可能とな
り、電源回路の小型化が容易になり、放熱装置も小型に
できる有用なものである。

【図面の簡単な説明】

【図１】本発明による電源回路の一実施例の要部ブロッ
ク図である。

【図２】本発明による電源回路の一実施例の要部接続図
である。

【図３】本発明による電源回路の他の実施例の部分接続
図である。

【図４】本発明による電源回路の他の実施例の部分接続
図である。

【符号の説明】

１入力端子２ブリッジ整流回路３第１電圧安定化回路４昇圧回路５、７、11 ダイオード６第２電圧安定化回路８制御回路９ＦＥＴ 10 トランス 12、21、31 トランジスタ 23、27、33 ツェナダイオード 25 コイル R1〜R6、22、26、32 抵抗器 C1、C2、24、34 コンデンサ 41 電圧安定化集積回路一次電圧

Claims

【特許請求の範囲】

【請求項１】制御回路よりの信号でスイッチング素子
を駆動し、一次電圧をスイッチングしてトランスの一次
巻線に印加し、二次巻線に発生する電圧を整流して直流
電圧を出力するものにおいて、前記一次電圧を所要の電
圧に安定化する第１電圧安定化回路と、第１電圧安定化
回路よりの電圧を昇圧して第１の電圧とし第１ダイオー
ドを介し前記制御回路に供給する昇圧回路と、前記一次
電圧を第１の電圧より高い第２の電圧に安定化し第２ダ
イオードを介し制御回路に供給する第２電圧安定化回路
とを設け、前記一次電圧が所要の電圧より低い場合は昇
圧回路よりの電圧で制御回路を作動させ、一次電圧が所
要の電圧より高い場合は第２電圧安定化回路よりの電圧
で制御回路を作動させるようにした電源回路。
【請求項２】前記スイッチング素子は第１電界効果ト
ランジスタで構成され、前記第１の電圧を、前記制御回
路を第１電界効果トランジスタを駆動するように作動さ
せるに必要な電圧に設定した請求項１記載の電源回路。
【請求項３】前記第２電圧安定化回路は、前記一次電
圧源および第２ダイオードの間に接続した第１抵抗器
と、第１抵抗器と第２ダイオードとの接続点および接地
の間に接続した第１ツェナダイオードとから構成した請
求項１または請求項２記載の電源回路。
【請求項４】前記第２電圧安定化回路は、前記一次電
圧源および第２ダイオードの間にトランジスタのコレク
タ電極およびエミッタ電極を接続し、一次電圧源および
接地の間に第２抵抗器および第２ツェナダイオードを直
列に接続し、第２抵抗器と第２ツェナダイオードとの接
続点に前記トランジスタのベース電極を接続してなる請
求項１または請求項２記載の電源回路。
【請求項５】前記第２電圧安定化回路は、電圧安定化
回路を形成した集積回路の入力端子を前記一次電圧源に
接続し、出力端子を第２ダイオードに接続し、接地端子
を接地に接続してなる請求項１または請求項２記載の電
源回路。