JPH10207649A - プリンタインターフェースシステム - Google Patents

Abstract

(57)【要約】 【課題】 ホストコンピュータはプリンタのステータス
をチェックする毎に、印字データの転送を中断する必要
があり、さらにフェーズの移行によってＦｏｒｗａｒｄ
ｔｏ Ｒｅｖｅｒｓｅ期間のＤＡＴＡの変化点からＰ
ｅｒｒｏｒの立ち上がりまでの遅延時間とＲｅｖｅｒｓ
ｅ ｔｏ Ｆｏｒｗａｒｄ期間のＩｎｉｔの立ち上がり
からＤＡＴＡの変化点までの遅延時間を必要とする。そ
の結果、データの転送効率が下がり、ダムプリンタのよ
うな１ページ分のメモリを持たないプリンタでは、印字
中に印字データがなくなるというアンダーランエラーが
発生するという問題がある。 【解決手段】 ホストコンピュータ１Ａとプリンタ１Ｂ
との間に設けられるパラレルインターフェース１Ｈ，１
Ｎに、ホストコンピュータ１Ａからプリンタ１Ｂにデー
タを送信するフェーズ中に、プリンタ１Ｂのステータス
データを制御信号を介してシリアル転送する処理手段を
設けている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は主制御機器（ホスト
コンピュータ）とプリンタとの間に設けられるプリンタ
インターフェースシステムに関するものである。

【０００２】

【従来の技術】従来、ホストコンピュータとプリンタと
を接続する標準インターフェースとして普及しているも
のは、ホストコンピュータからプリンタに複数バイトの
データを転送する場合、１バイト毎にＢＵＳＹ信号をチ
ェックし、もし、ＢＵＳＹならば一定時間待って再度Ｂ
ＵＳＹ信号をチェックし、ＢＵＳＹでなくなるとデータ
をセットし、ＳＴＲＯＢＥ信号を送出して１バイトのデ
ータ送信を行うように動作していた。このため、プリン
タがＢＵＳＹの場合には、ホストコンピュータは無駄な
待ち時間が発生し、効率的なデータ転送が行えないとい
った問題があった。また、片方向通信方式であるため、
エラーステータスを送信するための送信線が少なく、エ
ラーステータスの種類が限られてしまうという問題もあ
った。

【０００３】この問題を解決すべく、特開平１−３０２
４５３号公報では、制御信号線を用いてシリアル通信す
る手段を設けることによって、プリンタの様々なエラー
ステータスの詳細を知ることを可能とするインターフェ
ースシステムが開示されている。

【０００４】しかしながら、特開平１−３０２４５３号
公報に開示された方式では、エラー発生後にシリアル転
送を行うためエラーのステータスしか転送できず、非エ
ラーのステータスは転送できないという問題がある。

【０００５】ところで、米国電気電子学会（ＩＥＥＥ）
では、従来のプリンタインターフェースの問題を改善す
るために、ホストコンピュータと周辺機器（プリンタ）
との信号の制御方式を定め、Ｐ１２８４規格として標準
化した。このＩＥＥＥ−Ｐ１２８４規格は上記従来の標
準インターフェースを高速化しただけでなく、データバ
スを双方向として扱えるようになったため、今日のプリ
ンタインターフェースシステムの標準ともなっている。
ＩＥＥＥ−Ｐ１２８４規格に準拠したプリンタインター
フェースシステムは、図２に示すようないくつかのフェ
ーズをもっている。

【０００６】各フェーズの内容を説明すると、２ＡのＣ
ｏｍｐａｔｉｂｉｌｉｔｙフェーズは、従来の標準イン
ターフェースと互換可能ということである。このフェー
ズでは従来の標準インターフェースのデータの通信方式
でホストコンピュータからプリンタにデータを転送する
ことができる。ＩＥＥＥ−Ｐ１２８４規格はこのフェー
ズからスタートする。

【０００７】そして、２ＢのＮｅｇｏｔｉａｔｉｏｎフ
ェーズで、ＩＥＥＥ−Ｐ１２８４規格で定められたいく
つかの動作モードのうち一つに入り、交渉が成功すれ
ば、２ＣのＳｅｔｕｐフェーズに移行する。その後、２
ＤのＦｏｒｗａｒｄ Ｉｄｌｅフェーズで待機する。

【０００８】ホストコンピュータは、プリンタに対して
送出すべきデータがあれば、２ＤのＦｏｒｗａｒｄ Ｉ
ｄｌｅフェーズから２ＥのＦｏｒｗａｒｄフェーズに移
行して、データを送出する。そして、転送が終了すると
再び２ＤのＦｏｒｗａｒｄＩｄｌｅフェーズに戻る。

【０００９】また、逆にプリンタからホストコンピュー
タへステータス情報などのデータを転送する場合は、２
ＤのＦｏｒｗａｒｄ Ｉｄｌｅフェーズから２ＦのＦｏ
ｒｗａｒｄ ｔｏ Ｒｅｖｅｒｓｅフェーズに移行し
て、データバスの入出力を切り替えた後、２ＧのＲｅｖ
ｅｒｓｅ Ｉｄｌｅフェーズへ移行する。そして、２Ｈ
のＲｅｖｅｒｓｅフェーズでプリンタからホストコンピ
ュータへデータを転送する。

【００１０】１バイトの転送が終了し、さらに転送を行
う場合は、２ＧのＲｅｖｅｒｓｅＩｄｌｅと２ＨのＲｅ
ｖｅｒｓｅフェーズを任意バイト数分ループする。そし
て、ホストコンピュータへのデータの転送を終了したい
ときは、２ＩのＲｅｖｅｒｓｅ ｔｏ Ｆｏｒｗａｒｄ
フェーズで、バスの入出力を切り替えた後、２ＤのＦｏ
ｒｗａｒｄ Ｉｄｌｅフェーズに戻る。また、終了時に
は、この２ＤのＦｏｒｗａｒｄ Ｉｄｌｅフェーズから
２ＪのＴｅｒｍｉｎａｔｉｏｎフェーズを通して、２Ａ
のＣｏｍｐａｔｉｂｉｌｉｔｙフェーズへ移行して終了
となる。

【００１１】図３はホストコンピュータとプリンタとの
間のデータ処理を示したフローチャートである。この処
理内容をＩＥＥＥ−Ｐ１２８４規格のフェーズの遷移と
して考えると、図４のようなフローチャートとなる。図
３のステップ３Ｃ，３Ｄはそれぞれ図４のステップ４
Ｃ，４Ｄに相当する。ステップ３Ｃはホストコンピュー
タからプリンタにデータを送信するということであるか
ら、フェーズはステップ４ＣのようにＦｏｒｗａｒｄ
ＩｄｌｅフェーズとＦｏｒｗａｒｄフェーズの移行を繰
り返す。

【００１２】また、ステップ３Ｄはプリンタからホスト
コンピュータにデータを送信するということであるか
ら、フェーズはステップ４ＤのようにＦｏｒｗａｒｄ
ｔｏＲｅｖｅｒｓｅ、Ｒｅｖｅｒｓｅ Ｉｄｌｅ、Ｒｅ
ｖｅｒｓｅフェーズへと移行する。そして、ホストコン
ピュータに未転送データが存在する間、ステップ３Ｃ，
３Ｄを繰り返す。これはステップ４Ｃ，４Ｄのフェーズ
を繰り返し移行し続けるということを意味する。

【００１３】

【発明が解決しようとする課題】このように、ＩＥＥＥ
−Ｐ１２８４規格ではＦｏｒｗａｒｄフェーズでホスト
コンピュータからプリンタへデータを転送中、プリンタ
のステータスデータを受信したい場合、一旦、データの
転送を中断して、Ｆｏｒｗａｒｄ ｔｏ Ｒｅｖｅｒｓ
ｅフェーズに移行し、データバスを切り替えた後、Ｒｅ
ｖｅｒｓｅフェーズでステータスデータを受信する。そ
して再び、Ｒｅｖｅｒｓｅ ｔｏ Ｆｏｒｗａｒｄフェ
ーズでデータバスを切り替え、Ｆｏｒｗａｒｄフェーズ
に移行してデータバス転送を再開するといった処理が必
要である。

【００１４】従って、ホストコンピュータはプリンタの
ステータスをチェックする毎に、印字データの転送を中
断する必要があり、さらにフェーズの移行によって図６
に示すＦｏｒｗａｒｄ ｔｏ Ｒｅｖｅｒｓｅ期間のＤ
ＡＴＡの変化点からＰｅｒｒｏｒの立ち上がりまでの遅
延時間とＲｅｖｅｒｓｅ ｔｏ Ｆｏｒｗａｒｄ期間の
Ｉｎｉｔの立ち上がりからＤＡＴＡの変化点までの遅延
時間を必要とする。

【００１５】その結果、データの転送効率が下がり、ダ
ムプリンタのような１ページ分のメモリを持たないプリ
ンタでは、印字中に印字データがなくなるというアンダ
ーランエラーが発生するという問題がある。

【００１６】このアンダーランエラーを回避するにはプ
リンタのメモリを増設するか、ホストコンピュータの負
荷を下げる必要がある。メモリの増設はプリンタのコス
トアップを招き、ホストコンピュータの負荷を下げると
いうことは、実行中のプロセスを終了させる必要があ
り、ユーザーにとって不都合が生じる。

【００１７】また、ホストコンピュータへプリンタから
のステータスを伝達する手段として、シリアル転送をす
る場合、プリンタ側にシリアル転送手段を設ける必要が
あるため回路が複雑化するという不都合が生じる。

【００１８】

【課題を解決するための手段】本発明のプリンタインタ
ーフェースシステムは、主制御機器とプリンタとの間に
設けられるパラレルインターフェースに、前記主制御機
器からプリンタにデータを送信するフェーズ中に、前記
プリンタのステータスデータを制御信号を介してシリア
ル転送する処理手段を設けている。

【００１９】また、前記処理手段は、制御信号を介して
主制御機器に転送するステータスデータをシリアル転送
ではなく、直接ステータス信号とし転送する。

【００２０】

【発明の実施の形態】以下、図面を参照して本発明のプ
リンタインターフェースシステムの実施形態を説明す
る。

【００２１】図１は、本発明のプリンタインターフェー
スシステムの実施形態であり、ホストコンピュータとプ
リンタとからなるプリンタインターフェースシステムの
ブロック図である。

【００２２】１Ａはホストコンピュータ、１Ｂはプリン
タである。ホストコンピュータ１Ａの内部は、システム
全体の制御を司るＣＰＵ１Ｃ、システム全体の処理手順
を格納するＲＯＭ１Ｄ、ＣＰＵ１Ｃの作業領域として記
憶領域を有するＲＡＭ１Ｅ、プリンタ１Ｄとの間のデー
タ授受のためのインターフェイス１Ｈ、処理結果等を表
示する表示装置１Ｆ、及びキーボード、マウス等の入力
装置１Ｇから構成される。

【００２３】また、プリンタ１Ｂの内部も同様にＣＰＵ
１Ｉ、ＲＯＭ１Ｊ、ＲＡＭ１Ｋ、パラレルインターフェ
イス１Ｎ、ホストコンピュータ１Ａから送られてくる印
字データを一時記憶するＤＲＡＭ１Ｍ及び紙送り機構等
からなる印字機構１Ｌから構成される。

【００２４】図３は図１に示したシステム構成に基づく
ホストコンピュータ１Ａの印字プロセス時のデータ処理
フローチャートである。ホストコンピュータ１Ａはアプ
リケーションから印字要求を受けると、ステップ３Ａの
印字起動で、アプリケーションのデータをプリンタが処
理できるデータフォーマットに変換する。ホストコンピ
ュータ１Ａはプリンタ１Ｂに印字データを転送する前
に、ステップ３Ｂで、まずプリンタ１Ｂが現在使用中で
あるかチェックする。プリンタ１Ｂが印字中の場合や、
エラーが発生している場合等、使用不可の状態であれば
印字可能状態になるまで一時待機する。

【００２５】そして、プリンタ１Ｂが印字可能状態であ
ることを確認できたら、ステップ３Ｃのデータ転送に
て、ホストコンピュータ１Ａからプリンタ１Ｂへ印字デ
ータの転送を開始する。プリンタ１Ｂは受信した印字デ
ータを一時ＤＲＡＭ１Ｍに格納し、印字機構１Ｌからの
印字データ要求に応じて、ＤＲＡＭ１Ｍからデータを読
み出して、印字機構１Ｌに送出する。印字機構１Ｌでは
受信した印字データを紙面上に形成していく。ホストコ
ンピュータ１Ａは印字データを転送している間にも、プ
リンタ１Ｂに紙詰まり等のエラーが発生していないかス
テータスをチェックする必要がある。

【００２６】プリンタ１Ｂのステータス情報には、例え
ば紙詰まり、紙切れ、アンダーランエラー、オーバーラ
ンエラー等のエラーに関するものから、現在のＤＲＡＭ
１Ｍの空き容量、印字紙の通過位置等の非エラーに関す
るものまで、プリンタによって様々なステータス情報を
持っている。アンダーランエラーとは、印字中にメモリ
のデータが空になり、メモリから読み出すべきデータが
なくなってしまったことを示すエラーである。また、オ
ーバーランエラーとは印字中にメモリの容量をオーバー
してデータが転送され、データが溢れ出したことを示す
エラーである。

【００２７】ホストコンピュータ１Ａがプリンタ１Ｂの
ステータス情報をチェックする手段として本実施形態１
では、図８に示すようにパラレルインターフェースの制
御信号線を使用してシリアル通信手段を具備した構成と
なっている。また、使用する制御信号線は図７に示すよ
うにＳｅｌｅｃｔ信号とＡｃｋ信号で、この例では、Ｓ
ｅｌｅｃｔ信号をステータスデータとして、またはＡｃ
ｋ信号をクロックとして構成されている。具体的にはス
テータスデータのビット幅を例えば４ビットと決めてお
き、それぞれのビットにステータスデータ情報を定義し
ておく。例えば、１ビット目は、ＤＲＡＭの空き容量、
２ビット目はエンジンエラー、３ビット目はアンダーラ
ンエラー、４ビット目はオーバーランエラーというよう
に定義しておく。この４ビットを１ビットずつＳｅｌｅ
ｃｔ信号にのせ、ホストコンピュータ１ＡはＡｃｋ信号
の立ち上がりエッジでデータを受信していく。ホストコ
ンピュータ１Ａは受信したシリアルデータを解析してプ
リンタ１Ｂのステータスを判別する。ステップ３Ｄのス
テータス受信の処理はこのようにして行う。

【００２８】そして、判別結果が、もしエラーでなけれ
ば、さらに次のステップ３Ｆで未転送の印字データがあ
るかどうかを判別し、もし未転送データが存在するなら
ば、ステップ３Ｃに戻る。そして再びデータ転送を行
い、ステップ３Ｄのステータス受信を行い判別するとい
う処理を、未転送データがなくなるまで繰り返す。

【００２９】また、もしエラーが発生したと判断した場
合は、ホストコンピュータ１Ａは印字データの転送を中
止してステップ３Ｇのエラー処理で、エラーの内容をデ
ィスプレイに表示してユーザーに表示してユーザーに告
知する等の処理を行って終了する。

【００３０】上述した処理内容をＩＥＥＥ−Ｐ１２８４
規格のフェーズ遷移に注目すると図５のようなフローチ
ャートとなる。図３のステップ３Ｃ，３Ｄは図５の５Ｂ
に相当する。ステップ３Ｃのデータ転送ではホストコン
ピュータからプリンタにデータを転送するということな
ので、フェーズはステップ５ＢのようにＦｏｒｗａｒｄ
ＩｄｌｅとＦｏｒｗａｒｄフェーズを繰り返す。ま
た、ステップ３Ｄのステータス受信では、プリンタから
ホストコンピュータにデータを転送するということであ
るが、本実施形態１ではパラレルインターフェースの制
御信号線を用いてシリアル通信を行ってステータスデー
タの転送を行っているため、図４のステップ４Ｄに示す
ようなリバースフェーズへの移行を必要としない。

【００３１】つまり、印字データの転送も、ステータス
の転送も同一のフェーズで行うことができる。また、ス
テータスの転送で使用する制御信号線も、印字データの
転送時には使用しない信号線を使用するために、ステー
タスの受信中でも、印字データの転送を中断する必要は
ない。

【００３２】次に、本実施形態２としてのステータスデ
ータのチェック手段としてシリアル通信ではなく、図９
に示すようにパラレルインターフェースの制御信号線を
ステータス信号線として代用する場合を説明する。

【００３３】図８では、Ａｃｋ信号とＳｅｌｅｃｔ信号
をステータス伝達信号として構成している。この２本の
信号線を組み合わせることにより、例えば以下の表１に
示すようなステータス情報を表すことができる。

【００３４】

【表１】

【００３５】ＲＥＡＤＹというのは、プリンタにエラー
が発生していない状態で、印字可能であることを表すス
テータスである。このときの信号線はＡｃｋ、Ｓｅｌｅ
ｃｔ共にＨｉｇｈレベルである。ＤＲＡＭＥＭＰＴＹは
ＤＲＡＭ１Ｍに格納されているデータ量が全容量の１／
５の状態のときに、Ｓｅｌｅｃｔ信号のみがアクティブ
（Ｌｏｗレベル）となるように設計されてあり、ＤＲＡ
ＭＦＵＬＬはＤＲＡＭ１Ｍにデータが４／５まで格納さ
れたときにＡｃｋ信号のみがアクティブ（Ｌｏｗレベ
ル）となるように設計されてある。また、ＥＲＲＯＲと
いうのはプリンタ１Ｂのエラー状態を表す信号で、紙詰
まりや、エンジンエラー等、プリンタ１Ｂのもつエラー
情報の内、一つでも発生した場合にアクティブ（Ｌｏｗ
レベル）となるように設計されてある。

【００３６】ホストコンピュータ１Ａは、まず、プリン
タ１Ｂが印字可能状態かを確認する必要がある。その為
にＡｃｋ信号とＳｅｌｅｃｔ信号のレベルをチェックす
る。もしＡｃｋ、Ｓｅｌｅｃｔ信号が共にアクティブ
（Ｌｏｗレベル）ならばエラーが発生していることを表
しているので、ホストコンピュータ１Ａはエラーである
旨を表示する。プリンタ１Ｂにステータスレジスタを有
する場合は、ステータスレジスタを読み出して、エラー
の内容を解析し、ディスプレイに表示するなどしてエラ
ーの詳細をユーザーに告知する。

【００３７】また、Ａｃｋ、Ｓｅｌｅｃｔ信号が非アク
ティブ（Ｈｉｇｈレベル）ならば、プリンタ１ＢはＲＥ
ＤＹ、つまり、印字可能状態であることを表すので、印
字データの転送が行えるということである。ホストコン
ピュータ１Ａは印字データの転送を開始したら、ＤＲＡ
Ｍ１Ｍにデータが格納されていくので、ＤＲＡＭ１Ｍの
空き容量が減少する。そこで、ホストコンピュータ１Ａ
はプリンタ１ＢのＤＲＡＭ１Ｍの空き容量をチェックす
るために、Ａｃｋ信号のレベルをチェックする。もし、
非アクティブ（Ｈｉｇｈレベル）ならば、まだＤＲＡＭ
１Ｍに空き容量があることを表しているので、引き続き
転送すべきデータがあれば、転送を続行する。もし、ア
クティブ（Ｌｏｗレベル）ならばＤＲＡＭ１Ｍには空き
容量が残りわずかであるということなので、ホストコン
ピュータはデータの転送を一時中断する。

【００３８】一方、プリンタ１Ｂは、印字機構１Ｌから
の印字データ要求に応じてＤＲＡＭ１Ｍからデータを読
み出して印字機構１Ｌに送出する。ＤＲＡＭ１Ｍからデ
ータが読み出されるとＤＲＡＭ１Ｍの空き容量が増加す
るので、Ａｃｋ信号は再び非アクティブ（Ｈｉｇｈレベ
ル）となる。そしてＤＲＡＭ１Ｍに格納されているデー
タ量が全容量の１／５になるとこ今度はＳｅｌｅｃｔ信
号がアクティブ（Ｌｏｗレベル）となり、ホストコンピ
ュータ１ＡはＳｅｌｅｃｔ信号のアクティブ（Ｌｏｗレ
ベル）になったことを確認した後、印字データの転送を
再開する。これらのサイクルを未転送データがなくなる
まで繰り返し行い、プリンタ１Ｂから紙面上に形成され
た印字結果を得る。

【００３９】実施形態２では必要最小限のステータス情
報だけをホストコンピュータに伝達したい場合や、シリ
アル通信手段の回路の追加によるコストアップが問題と
なる場合に適している。

【００４０】なお、本実施形態２では、シリアル通信手
段としてＳｅｌｅｃｔ信号とＡｃｋ信号をデータとクロ
ックとして用いたが、これら信号線の組み合わせや、通
信方式などは限定されるものではない。

【００４１】

【発明の効果】本発明のプリンタインターフェースシス
テムは上記のような構成であるから、ＩＥＥＥ−Ｐ１２
８４規格に準拠したプリンタインターフェースシステム
において、主制御機器からプリンタにデータを転送する
フェーズ中に、制御信号を用いてプリンタから主制御機
器へのステータスを送出することにより、印字データの
転送を中断することなく、また、フェーズ移行時の遅延
時間による待ち時間も発生しないので、データの転送効
率が向上し、アンダーランエラーの発生を抑えることが
できる。

【００４２】また、ステータス情報を多く持たない簡易
プリンタなどに用いることにより、ステータスデータを
シリアル転送する回路を必要とせず、容易にフェーズ移
行時の遅延時間による待ち時間の発生を防止することが
でき、データの転送効率が向上し、アンダーランエラー
の発生を抑えることができる。

【図面の簡単な説明】

【図１】本発明のプリンタインターフェースシステムの
実施形態１に基づくシステムブロック図である。

【図２】ＩＥＥＥ−Ｐ１２８４規格に基づくフェーズ移
行を説明する説明図である。

【図３】実施形態１のプリンタインターフェースシステ
ムの処理内容を示したフローチャートである。

【図４】従来のインターフェースシステムにおけるＩＥ
ＥＥ−Ｐ１２８４規格に基づくフェーズ移行を説明する
説明図である。

【図５】本発明にて使用されるＩＥＥＥ−Ｐ１２８４規
格に基づくフェーズ移行を説明する説明図である。

【図６】ＩＥＥＥ−Ｐ１２８４規格のリバースフェーズ
におけるタイミングを示す説明図である。

【図７】本発明の実施形態１におけるタイミングを示す
説明図である。

【図８】本発明の実施形態１における構成図である。

【図９】本発明の実施形態２における構成図である。

【符号の説明】

１Ａ ホストコンピュータ １Ｂ プリンタ １Ｃ ＣＰＵ １Ｄ ＲＯＭ １Ｅ ＲＡＭ １Ｆ 表示装置 １Ｇ 入力装置 １Ｈ パラレルインターフェース １Ｉ ＣＰＵ １Ｊ ＲＯＭ １Ｋ ＲＡＭ １Ｌ 印字機構 １Ｍ ＤＲＡＭ １Ｎ パラレルインターフェース

Claims (2)

【特許請求の範囲】
1. 【請求項１】 主制御機器とプリンタとの間に設けられ
   るパラレルインターフェースに、前記主制御機器からプ
   リンタにデータを送信するフェーズ中に、前記プリンタ
   のステータスデータを制御信号を介してシリアル転送す
   る処理手段を設けたことを特徴とするプリンタインター
   フェースシステム。
2. 【請求項２】 前記処理手段は、制御信号を介して主制
   御機器に転送するステータスデータをシリアル転送では
   なく、直接ステータス信号とし転送することを特徴とす
   る請求項１記載のプリンタインターフェースシステム。