JPH10199880A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10199880A JPH10199880A JP211897A JP211897A JPH10199880A JP H10199880 A JPH10199880 A JP H10199880A JP 211897 A JP211897 A JP 211897A JP 211897 A JP211897 A JP 211897A JP H10199880 A JPH10199880 A JP H10199880A
- Authority
- JP
- Japan
- Prior art keywords
- film
- bpsg
- substrate
- bpsg film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】層間膜をＣＭＰ法により平坦化した場合、多く
の傷が発生する。 【解決手段】ＢＰＳＧ膜４を成膜し、熱処理を行ったＳ
ｉ基板１を温純水５中に３０〜６０分間浸漬することに
より、ＢＰＳＧ膜４の表面硬度を高くし、また、傷の発
生原因となる析出物、パーティクルを除去する。
の傷が発生する。 【解決手段】ＢＰＳＧ膜４を成膜し、熱処理を行ったＳ
ｉ基板１を温純水５中に３０〜６０分間浸漬することに
より、ＢＰＳＧ膜４の表面硬度を高くし、また、傷の発
生原因となる析出物、パーティクルを除去する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にＣＭＰ法による層間膜の平坦化方法に
関する。
方法に関し、特にＣＭＰ法による層間膜の平坦化方法に
関する。
【０００２】
【従来の技術】半導体装置の微細化に伴い、層間膜の平
坦化に化学機械的研磨（ＣＭＰ）法が多く用いられてき
ている。次に従来の層間膜としてのＢＰＳＧ膜のＣＭＰ
法による平坦化方法を図２の断面図を用いて説明する。
坦化に化学機械的研磨（ＣＭＰ）法が多く用いられてき
ている。次に従来の層間膜としてのＢＰＳＧ膜のＣＭＰ
法による平坦化方法を図２の断面図を用いて説明する。
【０００３】まず、図２（ａ）に示すように、Ｓｉ基板
１上にフィールド酸化膜２、ソース・ドレインの拡散層
及びゲート電極３を形成した後、ＣＶＤ法によりＢＰＳ
Ｇ膜４を成膜する。
１上にフィールド酸化膜２、ソース・ドレインの拡散層
及びゲート電極３を形成した後、ＣＶＤ法によりＢＰＳ
Ｇ膜４を成膜する。
【０００４】その後、熱処理を行ったのち、ＣＭＰ法に
より、ＢＰＳＧ膜４の表面を研磨する。その結果、図２
（ｂ）に示すような平坦化された表面形状のＢＰＳＧ膜
４が得られる。この従来の方法では、研磨後、微小な傷
６が発生する。
より、ＢＰＳＧ膜４の表面を研磨する。その結果、図２
（ｂ）に示すような平坦化された表面形状のＢＰＳＧ膜
４が得られる。この従来の方法では、研磨後、微小な傷
６が発生する。
【０００５】
【発明が解決しようとする課題】第１の問題点は、従来
の技術において、研磨中に層間膜表面に微小な傷が多く
発生し、層間膜上に配線を形成した場合、層間膜表面の
傷の内部に残った配線材料により、配線間がショート
し、半導体装置の歩留りが低下する事である。
の技術において、研磨中に層間膜表面に微小な傷が多く
発生し、層間膜上に配線を形成した場合、層間膜表面の
傷の内部に残った配線材料により、配線間がショート
し、半導体装置の歩留りが低下する事である。
【０００６】その理由は、研磨に使用する研磨パッド、
研磨中にＢＰＳＧ膜表面から剥離したパーティクル及び
析出物等により、ＢＰＳＧ膜の表面が擦られる為であ
る。
研磨中にＢＰＳＧ膜表面から剥離したパーティクル及び
析出物等により、ＢＰＳＧ膜の表面が擦られる為であ
る。
【０００７】本発明は、層間膜としてのシリコン酸化膜
系絶縁膜のＣＭＰ法による平坦化を行う際の傷の発生を
抑制し、歩留を向上させることにより、生産性を向上さ
せ、さらに、半導体装置の信頼性を向上させることを目
的とする。
系絶縁膜のＣＭＰ法による平坦化を行う際の傷の発生を
抑制し、歩留を向上させることにより、生産性を向上さ
せ、さらに、半導体装置の信頼性を向上させることを目
的とする。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、層間膜としてＢＰＳＧ膜等のシリコン酸化膜
を成膜し、熱処理を行った後、半導体基板の薬液処理を
行う。より具体的には、薬液処理として、６０℃以上の
温純水、あるいは１００℃以上のリン酸溶液を用いる。
造方法は、層間膜としてＢＰＳＧ膜等のシリコン酸化膜
を成膜し、熱処理を行った後、半導体基板の薬液処理を
行う。より具体的には、薬液処理として、６０℃以上の
温純水、あるいは１００℃以上のリン酸溶液を用いる。
【０００９】
【作用】層間膜として、例えばＢＰＳＧ膜中には、ボロ
ン及びリンが含有されている。このボロン及びリンは、
ＢＰＳＧ膜中から外方拡散し、大気中の水分と反応して
ボロン酸化物及びリン酸化物となり、析出物としてＢＰ
ＳＧ膜表面に生成する。この半導体基板を６０℃以上の
温純水によって処理を行うことで、ボロン酸化物及びリ
ン酸化物は容易に溶解し、除去される。また、同時にＢ
ＰＳＧ膜中のボロン及びリンが温純水中に溶け出し、Ｂ
ＰＳＧ膜中のボロン及びリンの含有率が低下し、ＢＰＳ
Ｇ膜の硬度が高くなる。
ン及びリンが含有されている。このボロン及びリンは、
ＢＰＳＧ膜中から外方拡散し、大気中の水分と反応して
ボロン酸化物及びリン酸化物となり、析出物としてＢＰ
ＳＧ膜表面に生成する。この半導体基板を６０℃以上の
温純水によって処理を行うことで、ボロン酸化物及びリ
ン酸化物は容易に溶解し、除去される。また、同時にＢ
ＰＳＧ膜中のボロン及びリンが温純水中に溶け出し、Ｂ
ＰＳＧ膜中のボロン及びリンの含有率が低下し、ＢＰＳ
Ｇ膜の硬度が高くなる。
【００１０】さらに、１００℃以上のリン酸で処理を行
った場合、前記の作用とともに、ＢＰＳＧ膜の表面が数
十ｎｍエッチングされ、ＢＰＳＧ膜表面に付着したパー
ティクルが除去される。尚、６０℃以下の純水及び１０
０℃以下のリン酸を用いた場合、酸化物等の溶解に長時
間を要する為好ましくない。
った場合、前記の作用とともに、ＢＰＳＧ膜の表面が数
十ｎｍエッチングされ、ＢＰＳＧ膜表面に付着したパー
ティクルが除去される。尚、６０℃以下の純水及び１０
０℃以下のリン酸を用いた場合、酸化物等の溶解に長時
間を要する為好ましくない。
【００１１】これらの作用により、ＢＰＳＧ膜研磨時の
傷の原因物質がＢＰＳＧ膜表面から除去され、かつＢＰ
ＳＧ膜の硬度が高くなることにより、傷の発生が抑制さ
れる。
傷の原因物質がＢＰＳＧ膜表面から除去され、かつＢＰ
ＳＧ膜の硬度が高くなることにより、傷の発生が抑制さ
れる。
【００１２】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。図１（ａ）〜（ｃ）は本発明の第１の実施
の形態を説明する為の半導体チップの断面図である。
て説明する。図１（ａ）〜（ｃ）は本発明の第１の実施
の形態を説明する為の半導体チップの断面図である。
【００１３】まず図１（ａ）に示すように、Ｓｉ基板１
に厚さ約０．４μｍのフィールド酸化膜２を形成したの
ち、ゲート酸化膜を介してポリシリコン膜等からなるゲ
ート電極３を形成する。次でソース・ドレインとなる不
純物を導入したのち、ＣＶＤ法により層間膜として厚さ
１．３μｍのＢＰＳＧ膜４を全面に成膜する。次にトラ
ンジスタの活性化とリフローの為に、高速加熱（ＲＴ
Ａ）法により窒素雰囲気中で７５０〜８５０℃の熱処理
を行う。
に厚さ約０．４μｍのフィールド酸化膜２を形成したの
ち、ゲート酸化膜を介してポリシリコン膜等からなるゲ
ート電極３を形成する。次でソース・ドレインとなる不
純物を導入したのち、ＣＶＤ法により層間膜として厚さ
１．３μｍのＢＰＳＧ膜４を全面に成膜する。次にトラ
ンジスタの活性化とリフローの為に、高速加熱（ＲＴ
Ａ）法により窒素雰囲気中で７５０〜８５０℃の熱処理
を行う。
【００１４】次に図１（ｂ）に示すように、Ｓｉ基板１
を６０〜９０℃の温純水中に３０〜６０分間浸漬したの
ち乾燥させる。この処理によりＢＰＳＧ膜４表面上のＢ
とＰの酸化物は溶解し、更にＢＰＳＧ膜表面のＢとＰが
溶け出し、乾燥後のＢＰＳＧ膜４の硬度は高くなる。
を６０〜９０℃の温純水中に３０〜６０分間浸漬したの
ち乾燥させる。この処理によりＢＰＳＧ膜４表面上のＢ
とＰの酸化物は溶解し、更にＢＰＳＧ膜表面のＢとＰが
溶け出し、乾燥後のＢＰＳＧ膜４の硬度は高くなる。
【００１５】次に図１（ｃ）に示すように、表面が硬く
なったＢＰＳＧ膜４の表面をシリカ系の研磨剤を用いる
ＣＭＰ法により約０．３μｍ研磨し、平坦化する。
なったＢＰＳＧ膜４の表面をシリカ系の研磨剤を用いる
ＣＭＰ法により約０．３μｍ研磨し、平坦化する。
【００１６】このＣＭＰ工程で発生した傷は、温純水処
理を行なわない従来例に比べ約１／５に減少した。
理を行なわない従来例に比べ約１／５に減少した。
【００１７】次に本発明の第２の実施の形態について説
明する。この第２の実施の形態は、第１の実施の形態に
おける温純水の代りに、１００℃以上のリン酸溶液を用
いるものであり、その他の工程は第１の実施の形態とほ
ぼ同じである。
明する。この第２の実施の形態は、第１の実施の形態に
おける温純水の代りに、１００℃以上のリン酸溶液を用
いるものであり、その他の工程は第１の実施の形態とほ
ぼ同じである。
【００１８】まず図１（ａ）に示したように、第１の実
施の形態と同様に、Ｓｉ基板１上にフィールド酸化膜
２，ゲート酸化膜３等を形成したのち、ＣＶＤ法により
厚さ１．３μｍのＢＰＳＧ膜４を形成する。次で窒素雰
囲気中で７５０〜８５０℃の熱処理を行う。
施の形態と同様に、Ｓｉ基板１上にフィールド酸化膜
２，ゲート酸化膜３等を形成したのち、ＣＶＤ法により
厚さ１．３μｍのＢＰＳＧ膜４を形成する。次で窒素雰
囲気中で７５０〜８５０℃の熱処理を行う。
【００１９】次に、表面をＢＰＳＧ膜４で覆われたＳｉ
基板を、１００〜１４０℃で濃度が８０〜９０％のリン
酸溶液中に１０〜３０分浸漬し、純水によるリンスを行
った後乾燥させる。この処理により、ＢＰＳＧ膜４の表
面からボロン、リンがリン酸溶液中へ溶出し、ＢＰＳＧ
膜４の硬度が高くなる。また、ＢＰＳＧ膜４の表面上に
析出したボロン酸化物、リン酸化物がリン酸溶液中へ溶
解する。さらに、ＢＰＳＧ膜４の表面が０．０５〜０．
１μｍエッチングされ、ＢＰＳＧ膜４の表面に付着した
パーティクルが除去される。
基板を、１００〜１４０℃で濃度が８０〜９０％のリン
酸溶液中に１０〜３０分浸漬し、純水によるリンスを行
った後乾燥させる。この処理により、ＢＰＳＧ膜４の表
面からボロン、リンがリン酸溶液中へ溶出し、ＢＰＳＧ
膜４の硬度が高くなる。また、ＢＰＳＧ膜４の表面上に
析出したボロン酸化物、リン酸化物がリン酸溶液中へ溶
解する。さらに、ＢＰＳＧ膜４の表面が０．０５〜０．
１μｍエッチングされ、ＢＰＳＧ膜４の表面に付着した
パーティクルが除去される。
【００２０】次に図１（ｃ）に示したように、ＢＰＳＧ
膜４の表面をＣＭＰ法により約０．３μｍ研磨して平坦
化する。この結果、ＣＭＰ工程において発生した傷は、
従来例に比べ約１／１０に減少した。
膜４の表面をＣＭＰ法により約０．３μｍ研磨して平坦
化する。この結果、ＣＭＰ工程において発生した傷は、
従来例に比べ約１／１０に減少した。
【００２１】尚、上記実施の形態では層間膜としてＢＰ
ＳＧ膜を用いた場合について説明したが、ＰＳＧ膜であ
ってもよい。
ＳＧ膜を用いた場合について説明したが、ＰＳＧ膜であ
ってもよい。
【００２２】
【発明の効果】第１の効果は、シリコン酸化膜系の絶縁
膜表面の硬度が高くなり、ＣＭＰ工程時の傷の発生量が
抑制されることである。その理由は、薬液中に、ボロ
ン、リンが溶出すると共に、絶縁膜の表面上に析出した
ボロン酸化物、リン酸化物が薬液中へ溶解する為であ
る。
膜表面の硬度が高くなり、ＣＭＰ工程時の傷の発生量が
抑制されることである。その理由は、薬液中に、ボロ
ン、リンが溶出すると共に、絶縁膜の表面上に析出した
ボロン酸化物、リン酸化物が薬液中へ溶解する為であ
る。
【００２３】第２の効果は、絶縁膜の表面に付着したパ
ーティクルが除去され、ＣＭＰ時の傷の発生量が抑制さ
れることである。その理由は、薬液としてリン酸を用い
た場合、シリコン酸化膜系絶縁膜表面がエッチングされ
るためである。
ーティクルが除去され、ＣＭＰ時の傷の発生量が抑制さ
れることである。その理由は、薬液としてリン酸を用い
た場合、シリコン酸化膜系絶縁膜表面がエッチングされ
るためである。
【００２４】これらの効果により、半導体装置の歩留り
及び信頼性は向上する。
及び信頼性は向上する。
【図１】本発明の第１の実施の形態を説明する為の半導
体基板の断面図。
体基板の断面図。
【図２】従来の技術を説明する為の半導体基板の断面
図。
図。
１ Ｓｉ基板 ２ フィールド酸化膜 ３ ゲート電極 ４ ＢＰＳＧ膜 ５ 温純水 ６ 傷
Claims (4)
- 【請求項１】 半導体基板上に層間膜としてシリコン酸
化膜系絶縁膜を形成したのち熱処理する工程と、前記シ
リコン酸化膜系絶縁膜の表面を薬液処理したのち、ＣＭ
Ｐ法により平坦化を行う工程とを有することを特徴とす
る半導体装置の製造方法。 - 【請求項２】 シリコン酸化膜系絶縁膜はＢＰＳＧ膜又
はＰＳＧ膜である請求項１記載の半導体装置の製造方
法。 - 【請求項３】 薬液処理に用いる薬液が６０℃以上の温
純水である請求項１又は請求項２記載の半導体装置の製
造方法。 - 【請求項４】 薬液処理に用いる薬液が１００℃以上の
リン酸溶液である請求項１又は請求項２記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9002118A JP3013797B2 (ja) | 1997-01-09 | 1997-01-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9002118A JP3013797B2 (ja) | 1997-01-09 | 1997-01-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10199880A true JPH10199880A (ja) | 1998-07-31 |
| JP3013797B2 JP3013797B2 (ja) | 2000-02-28 |
Family
ID=11520446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9002118A Expired - Fee Related JP3013797B2 (ja) | 1997-01-09 | 1997-01-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3013797B2 (ja) |
-
1997
- 1997-01-09 JP JP9002118A patent/JP3013797B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3013797B2 (ja) | 2000-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3514908B2 (ja) | 研磨剤 | |
| JP2876470B2 (ja) | 半導体装置の製造方法 | |
| JP3303544B2 (ja) | 半導体装置の製造方法および配線層表面研磨用のスラリーおよび配線層表面研磨用のスラリーの製造方法 | |
| WO2001083638A1 (en) | Polishing slurries for copper and associated materials | |
| JP2980052B2 (ja) | 半導体装置の製造方法 | |
| US20060261041A1 (en) | Method for manufacturing metal line contact plug of semiconductor device | |
| US8088673B2 (en) | Semiconductor chip having island dispersion structure and method for manufacturing the same | |
| WO2002101821A1 (fr) | Procede de fabrication de dispositif de circuit integre semi-conducteur | |
| JPH10214809A (ja) | 半導体装置の製造方法 | |
| JPH11297972A (ja) | 半導体装置の製造方法 | |
| JP3013797B2 (ja) | 半導体装置の製造方法 | |
| JP2005064314A (ja) | 半導体装置及びその製造方法 | |
| US8288280B2 (en) | Conductor removal process | |
| JPH02183531A (ja) | 半導体ウエーハの洗浄方法 | |
| JP2008200771A (ja) | 基体研磨方法、半導体装置及びその製造方法 | |
| TWI744079B (zh) | 鉑的圖案化方法 | |
| JPH07226433A (ja) | 半導体装置の製造方法 | |
| JP4955264B2 (ja) | 多孔質単結晶層を備えた半導体チップおよびその製造方法 | |
| TW592890B (en) | Copper process chemical mechanical polishing method | |
| JPH08191138A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2001053257A (ja) | 張り合わせｓｏｉ基板の作製方法 | |
| JPH09270398A (ja) | Ｓｏｉ基板の形成方法 | |
| KR100693785B1 (ko) | 반도체 메모리 소자의 층간절연막 형성 방법 | |
| JP2001144093A (ja) | 絶縁膜平坦化法 | |
| JP2004235286A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991116 |
|
| LAPS | Cancellation because of no payment of annual fees |