JPH10189812A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH10189812A
JPH10189812A JP8347639A JP34763996A JPH10189812A JP H10189812 A JPH10189812 A JP H10189812A JP 8347639 A JP8347639 A JP 8347639A JP 34763996 A JP34763996 A JP 34763996A JP H10189812 A JPH10189812 A JP H10189812A
Authority
JP
Japan
Prior art keywords
conductive metal
semiconductor device
metal member
substrate
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8347639A
Other languages
English (en)
Inventor
Hiroshi Kondo
浩史 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP8347639A priority Critical patent/JPH10189812A/ja
Publication of JPH10189812A publication Critical patent/JPH10189812A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 多ピンで小型の半導体装置であってもプリン
ト基板への安定した接合性が得られるように、接合面と
なる複数の突起電極の頂部で形成される面の平面性が優
れた半導体装置及びその容易な製造方法を実現する。 【解決手段】 基板2の電極部に配置された導電性金属
部材7を加熱溶融させて前記基板2の配線パターンの電
極部と接合する工程において、前記導電性金属部材と金
属化あるいは合金化しない材料からなる平板9を、少な
くとも1以上の前記導電性金属部材7と接した状態で、
前記導電性金属部材7を加熱し、溶融させることによ
り、前記導電性金属部材7の前記平板9と接する部分に
平坦部11を設けることを特徴とし、また、少なくとも
1つ以上の前記平坦部により略同一平面を形成する半導
体装置の製造方法、及びこれによる半導体装置。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多端子の半導体素
子を格納した半導体装置とその製造方法に関し、特に、
半導体装置の多数の外部接続端子の形成に関するもので
ある。
【0002】
【従来の技術】従来、Siチップに代表される半導体素
子は、リードフレームのダイパッド上に搭載され、半導
体素子の電極部とリードフレームのリードとをワイヤー
ボンダーによりφ20〜100μmの極細の金線等を用
いて接続された後、トランスファーモールドによって樹
脂封止され、半導体装置である半導体パッケージにされ
ていた。
【0003】そして、半導体素子への回路素子の高集積
化が進むにつれ、電極部の数が近年急速に増大し、半導
体パッケージとしては、多ピン化していく一方であっ
た。
【0004】一方、半導体パッケージを使用する機器
は、より小型薄型化が求められたり、あるいは、より高
機能な性能を要求されることから、機器メーカとして
は、半導体パッケージをより高密度に実装するため、小
型の半導体パッケージを求めてきた。
【0005】その結果、代表的な半導体パッケージであ
るQFP(クワッドフラットパッケージ)のリードピッ
チは、0.65mmからより挟ピッチへと進んでおり、
現在では、0.3〜0.5mmピッチで、300ピン前
後のものが、使用あるいは検討されている。
【0006】ところが、この様な挟ピッチ多ピンの半導
体パッケージをプリント基板へ実装するにあたっては、
以下のような問題点が発生してきた。
【0007】1つには、基板へ微細なクリームハンダを
印刷することが難しくなり、安定したハンダ付けが行い
にくくなってきたという点である。
【0008】2つめには、リードが微細化したことによ
りリード強度が低下し、容易に変形してしまうため、ハ
ンダ付けした際にショートやオープンといった不良を発
生させやすくなってきたという点である。
【0009】そこで、1991年にモトローラ社より、
上記の問題点を解決する新しい半導体パッケージとし
て、OMPAC(オーバーモールデッドプラスチックア
レイキャリア)が提案された。
【0010】これは、図4(a)に示す様に、プリント
基板2上に半導体チップ1をマウントし、プリント基板
2の配線パターンと半導体素子1の電極部とをワイヤー
ボンディングした後、図4(b)に示す様に、半導体素
子がマウントされたプリント基板上面部をトランスファ
ーモールドによりモールドすることにより半導体素子を
気密封止し、図4(c)に示すように、プリント基板2
裏面にマトリックス状に設けられた電極ランドに治具4
を用いて粘着性フラックス5を転写し、その後、図4
(d)に示すように、治具(図示せず)によりランド位
置と同一の位置になるように配置されたハンダボール7
を治具6を用いて吸着し、粘着性フラックス5が設けら
れたランド上に配置し、その後、図4(e)に示すこの
基板2をリフロー炉を通すことによりハンダボール7を
溶融させ基板のランドと接合させるとともに、溶融した
ハンダの表面張力を用いることで、図4(f)に示すよ
うな突出したハンダボール7の電極部を形成するもので
あった。
【0011】このようにして得られたOMPACは、基
板裏面にマトリックス状に電極が形成できることから
1.0〜1.5mmという緩いピッチであっても多ピン
化が可能であった。
【0012】そのため、機器ユーザが、実装する際に
は、微細なクリームハンダ印刷を必要とせず、また、強
度のあるハンダボールがパッケージとしての電極となる
ため、取り扱いも容易となり多ピンなパッケージであり
ながら接合性をより高める新しいパッケージとして、B
GA(ボールグリッドアレイ)としてJEDEC等によ
り規格化された。
【0013】また、BGAの基板としても、近年ではプ
リント基板だけでなくセラミック基板、テープ基板等に
ついても使用されるにいたってきた。
【0014】この様なBGAは、特殊な工程を新たに設
けることなく、通常の他の電子部品と一緒に、印刷工
程、搭載工程、リフロー工程を経てプリント基板に実装
される。
【0015】その際、リフロー工程では、溶融したハン
ダボールの表面張力と、BGA基板とSiチップと封止
樹脂の合計の重量とが釣り合うようにハンダボールが変
形しつつ、BGA基板をプリント基板表面より持ち上げ
て接合される。
【0016】
【発明が解決しようとする課題】しかしながら、上記従
来例にあるBGAでは、以下の2つの理由から、更なる
多ピン化やパッケージサイズの小型化が難しいといった
問題点がある。
【0017】1つめの理由は、熱膨張係数の異なる基
板、Siチップ、封止樹脂等からなる複合材をリフロー
炉という、常温から200〜240℃へ急激に昇温、冷
却させる炉の中に通して、ハンダボールを接合させるた
めに、図4(f)に示すように、熱膨張係数の差により
基板の端部がA=0.05〜0.2mmも反ってしま
い、そのため、同じハンダ量からなるハンダボールで
は、接合後のハンダボールの頂点の高さが均一になら
ず、BGAをプリント基板へ実装する際に、ハンダボー
ルの中にランドと接してぬれることができないものが生
じ、そのハンダボールは、接合が不安定になるといった
問題である。
【0018】BGA基板の反りがボール高さの不均一化
の主な原因であることから、当然のことながら1つのサ
イズのBGA基板についてみれば、BGA基板の中心部
と端部との反り量と、BGA基板の端部近傍と端部との
反り量とでは、前者の方がより大きな値となる。
【0019】また異なるサイズのBGA基板についてみ
れば、BGA基板が大型化すれば、反り量も大きくな
る。
【0020】そのため、1つのサイズのBGAについて
みれば、全面にハンダボールを配置したフルマトリック
ス型のBGAと、外周部の数列のみにハンダボールを配
置したペリフェラル型のBGAとでは、前者の方がハン
ダボールの高さの差がより大きくなる。
【0021】また一方、異なるサイズのBGAについて
みれば、BGA基板サイズが大きいものと小さいもので
は、大きいものの方がハンダボールの高さの差は、より
大きくなる。
【0022】したがって、プリント基板へのBGAの接
合安定性を上げるには、BGA基板の1部のみを使用す
るペリフェラル型のBGAということになり、多ピン化
するには、BGA基板のサイズを大型化させなければな
らなくなる。ところが、サイズを大型化させると、反り
量としても大きくなるため、より多ピン化した際には、
接合性を不安定にするハンダボールの高さばらつきを解
消することが、困難となる。
【0023】2つめの理由は、同じサイズのBGAであ
れば、ハンダボールの数が増えるに伴い、1つのハンダ
ボールにかかるBGA基板、チップ、封止樹脂の重量
は、小さくなることから、プリント基板にBGAを接合
する際のハンダボールの変形量は、小さくなる。
【0024】一方、同じハンダボールの数でパッケージ
サイズを小型化すれば、1つのハンダボールにかかるB
GA基板、チップ、封止樹脂の重量は小さくなり、ハン
ダボールの変形量は小さくなる。
【0025】したがって、多ピン化した時や、フルマト
リックス化によるパッケージサイズの小型化をした時
は、ハンダボールのリフロー時の変形によるハンダボー
ルの高さばらつきの吸収が困難になり、プリント基板に
接合する際の安定性が損なわれてしまう。
【0026】[発明の目的]本発明の目的は、より多ピ
ンで小型の半導体装置であってもプリント基板への安定
した接合性が得られるように、複数の突起電極の頂上部
で形成される平面の平面性に優れた半導体装置を実現す
ることにある。
【0027】また、本発明の目的は、複数の突起電極の
頂上部で形成される平面において、その平面性が優れた
半導体装置を、容易に製造できる製造方法を実現するこ
とにある。
【0028】
【課題を解決するための手段及び作用】本発明は、上記
課題を解決するための手段として、半導体素子の格納容
器の構成面上に突出して形成した複数の外部電極を有す
る半導体装置において、前記突出した電極部の少なくと
も1つは、その突出した頂上部が平坦化されていること
を特徴とする半導体装置を提供する。
【0029】また、前記突出した電極部の少なくとも1
つの頂上部に平坦部を有し、この少なくとも1つ以上の
平坦部が成す面が、略同一平面であることを特徴とす
る。
【0030】また、前記略同一平面は、平面度0〜0.
10mmの平面性であることを特徴とする。
【0031】また、前記突出した電極部は、ハンダボー
ル電極であることを特徴とする。
【0032】また、前記格納容器は、半導体素子を載置
して電気的に接続するための配線基板と、該半導体素子
を封止する封止樹脂で構成されることを特徴とする。
【0033】また、半導体素子の外部電極を該半導体素
子の格納容器の構成面上に複数の突出電極として形成す
る半導体装置の製造方法において、少なくとも1以上の
前記突出電極となる導電性金属部材の頂上部を、平面部
材の該平面と接した状態で加熱溶融させることにより、
前記突出電極の頂上部に平坦部を形成する工程を有する
ことを特徴とする半導体装置の製造方法を提供する。
【0034】また、基板に設けられた複数の配線パター
ンの一端の各々と、半導体素子に設けられた複数の電極
部の各々とを接続する工程と、前記半導体素子を封止材
により外界から封止する工程と、前記基板に設けられた
複数の配線パターンの他端の各々に設けられた電極部に
導電性金属部材を突出して配置する工程と、前記基板の
電極部に突出して配置された導電性金属部材を加熱溶融
させて前記基板の配線パターンの電極部と接合する工程
と、有し、前記導電性金属部材と基板の配線パターンの
電極とを接合する工程において、少なくとも1以上の前
記導電性金属部材を、平面を有する部材の該平面と接し
た状態で、前記導電性金属部材を加熱し、溶融させるこ
とにより、前記導電性金属部材の前記平面と接する部分
に平坦部を設けることを特徴とする。
【0035】また、前記平面を有する部材は、前記導電
性金属部材と金属化あるいは合金化しない材料からなる
平板であることを特徴とする。
【0036】また、少なくとも前記半導体素子の重さ
が、前記導電性金属部材にかかるように、前記導電性金
属部材を前記平面を有する部材の該平面と接することを
特徴とする。
【0037】また、少なくとも前記平面を有する部材の
重さが、前記導電性金属部材にかかるように、前記導電
性金属部材を前記平面を有する部材の該平面と接するこ
とを特徴とする。
【0038】また、前記導電性金属部材は、ハンダボー
ルであることを特徴とする。すなわち、上記目的を達成
するため、本発明は、基板上にマトリックス状に配置さ
れた複数の突起電極をもつ半導体装置において、少なく
とも1以上の突起する電極の頂点に平坦部を有すること
を特徴とする。
【0039】上記構成における半導体素子としては、S
iあるいは、GaAsに素子回路が形成されたIC、L
SIといった集積回路である。これらの半導体素子は、
その表面に外部との電気的接続を行なうために、複数の
電極部を有している。
【0040】これらの電極部は、φ20〜100μmの
極細の金または、アルミからなる金属線を超音波併用の
熱圧着または、超音波によるワイヤーボンディングによ
り外部の基板に設けられた配線またはリードと接続され
る。
【0041】また、半導体素子の電極部と外部の基板の
配線または、リードと接続する方法としては、半導体素
子の電極上に金属バンプを設け、TAB(テープオート
メーテッドボンディング)法により接続する方法や、C
CB(コントロールコラプスボンディング)法により接
続する方法もある。
【0042】そして、半導体素子が接続された後に、半
導体素子の信頼性を確保する目的で、樹脂やキャップ材
により半導体素子を外界より気密封止する。
【0043】上記のような接続方法により半導体素子と
接続される配線パターンをもつ基板としては、ガラスエ
ポキシ基板、BTレジン基板、ポリイミド基板、セラミ
ック基板などがある。
【0044】これら基板には、さらに半導体素子の電極
部と接続された配線パターンの途中あるいは、端部にさ
らに外部と電気的に接続するための電極部をもってい
る。この電極部は、通常円形でφ0.3〜1.0mm程
度の大きさをもっているが、円形以外の楕円形や四角形
であってもかまわない。
【0045】そして、基板に設けられた外部接続用の電
極部には、例えば、PbSn、PbSnAg、PbSn
Bi、InSn、InAg、InAgPb等を主成分と
するハンダ材からなるボールが配置された後、加熱され
ることにより基板電極部と接合される。その際にハンダ
材が接合される電極面積に対して、ハンダ量が多いた
め、電極部にぬれることのできなかったハンダ材は、表
面張力により略球形状となり、電極部と接合された後に
は、基板面より突出した電極部を形成する。
【0046】また、電極部上に適量のはんだ材を印刷あ
るいは、転写法により設け、その上に、銅や銅合金から
なる金属ボールを配置し、加熱してハンダ材が基板電極
部と金属ボールのそれぞれを接合することにより、基板
電極部上に基板面より突出した電極部を形成する方法も
ある。
【0047】以上の様にして形成された半導体装置は、
ハンダボールや金属ボールのサイズのばらつきや、接合
時の加熱冷却工程による基板の反りにより、突出する電
極部の頂点の高さは、不均一となる。
【0048】そこで、平面度としては、JEDEC等の
BGAの端子コプラナリティの規格である0.15mm
より高い0〜0.10mmの平板上に上記半導体素子を
突出した電極部が平板と接する様に置く。そして、半導
体素子を加圧することにより、平板と接している突出高
さの高いハンダボールあるいは金属ボールをその頂点が
平板にならう様に変形させる。
【0049】また、加圧する際に平板や半導体装置をボ
ール材の融点近傍まで加熱することによりボール材が軟
化し、より低い加圧力で変形させることが可能となる。
【0050】このようにすることで、突出高さの高いボ
ールは、その頂点部が平板にならう形で平坦化され、高
さが下がり、ボール頂点部の高さが均一化される。当然
のことながら、使用する平板の平面度が高ければ高いほ
ど、ボール頂点部の高さは均一化される。
【0051】そのため、プリント基板へ搭載する際に
は、ほとんど全てのボールが基板ランドと接することに
なり、接合の安定性を大幅に向上させる。
【0052】また、本発明は、半導体装置の基板の電極
部に導電性金属部材を加熱し接合する際に、導電性金属
部材と金属化あるいは合金化しない材料からなる平面を
有する部材を導電性金属部材と接した状態で加熱し、導
電性金属部材の重量を除いた半導体装置の重量か平板の
重量が導電性金属部材にかかる様にすることで、平板と
接している導電性金属部材に平坦部を形成することを特
徴とする。
【0053】上記構成において、導電性金属部材として
は、前述のハンダボール、金属ボールである。
【0054】平面を有する部材の材料としては、ガラ
ス、石英、ダイヤモンド、アルミ、酸化アルミ等の加熱
した際にハンダ材と金属化あるいは合金化しない材料が
用いられる。
【0055】あるいは、金属化あるいは合金化するもの
でもその表面に上記の材料でコーティングされたもので
あれば、使用することは可能である。
【0056】また、平面部材の平面度としては、JED
EC等のBGAの端子コプラナリティの規格である0.
15mmより高い0〜0.10mmのものを用いること
により、ボールの高さをより均一にすることが可能とな
る。
【0057】このような平板を導電性金属部材と接する
様にして、基板の電極部と導電性金属部材とを加熱して
接合させるには、2通りのやり方がある。
【0058】1つは、平板上に、導電性金属部材が接す
る様に配置し、加熱して導電性金属部材を溶融させ接合
する方法であり、2つめは、基板の電極部に導電性金属
部材が配置された中間段階の半導体装置上に平板を導電
性金属部材と接する様に配置し、加熱して導電性金属部
材を溶融させ接合する方法である。
【0059】いずれの方法であっても、導電性金属部材
と平板は接合されないため、電極部と導電性金属の接合
が終わり冷却された際には、導電性金属部材の平板と接
したところに平坦部が形成された形で容易に分離でき
る。
【0060】まず、最初の方法では、導電性金属部材で
あるハンダボールが溶融した際、ハンダボールにボール
分をのぞく半導体装置の重量がかかることにより、ハン
ダボールが沈み込むと共に平板面にならって変形し平坦
部が形成される。ただし、この方式では、半導体装置の
重量しかハンダボールに加えられないため、変形させる
量は限られたものになる。
【0061】2番目の方法では、平板の重量がハンダボ
ールに加わることになるため、半導体装置の重量より重
い任意の重量をハンダボールに加えることが可能であ
り、変形の自由度が大きい。そのため、ハンダボールの
高さは、より均一化される。
【0062】この方法で用いられる平板の重量として
は、導電性金属部材を除く半導体装置の重量の1倍から
20倍の重量が好ましい。なぜならば、導電性金属部材
を除く半導体装置の重量の1倍以下では、1番目の方法
より変形量が小さくなり、ボール高さの均一化が難しく
なる。一方、20倍以上では、変形量が大きくなりす
ぎ、溶融したハンダボールがつぶれて基板の電極部より
動いてしまったり、隣接するハンダボール同士がショー
トしたりする。
【0063】
【発明の実施の形態】
(第1の実施形態)図1は、本発明の実施形態の半導体
装置の製造工程を示す模式的側面図である。同図におい
て、2はBTレジンからなるBGA基板、3は封止樹
脂、7はハンダボール、8は半導体素子の格納容器であ
り、電子回路装置であるBGAパッケージ、9は平板、
10は加圧用平板、11は突出した電極部であるハンダ
ボール7に設けられた平坦部である。
【0064】図1(a)に示すように、BGA基板2の
裏面には、ハンダボール7がマトリックス状に配置され
ているが、BGA基板2のランドとハンダボール7を接
続する際のリフロー工程での150〜300℃の加熱に
よりBGA基板2が反ってしまい、各ハンダボール7の
頂点部の平面性としては、Aのばらつきが発生してい
る。Aの大きさとしては、0〜0.15mmがJEDE
C等の規格により定められているが、本発明では、それ
以上の大きさであっても問題ない。
【0065】つぎに、図1(b)に示すように、表面を
アルマイト処理した平面度が0〜0.10mmのアルミ
平板9上に、上述の図1(a)に示すBGAパッケージ
8をおき、このBGAパッケージ8をアルミ平板9と平
行を保った加圧用平板10により加圧する。
【0066】また、平板8の材質としては、ハンダが拡
散しづらく平坦性を確保しやすい材質であればよく、そ
の他として石英やガラス、ジュラルミン、ステンレス等
が使用できる。
【0067】加圧する力としては、BGAパッケージ8
に設けられているハンダボール数をnとしたとき、0.
1×n〜1.17×n[kgf]の大きさで加圧する。
【0068】また、ハンダボール7がPbSnの共晶ハ
ンダからなるときには、アルミ平板9を50〜180℃
に加熱することにより、ハンダボール7を軟化させ室温
で加圧する場合より加圧力を下げることができる。ま
た、ハンダボールが共晶ハンダでない場合でもその融点
近傍まで加熱する事により加圧する力を小さくすること
ができる。
【0069】この様に、BGAパッケージ8を平面度の
高いアルミ平板9に対して加圧することにより、図1
(c)に示すように突出していたハンダボール7は、ア
ルミ平板9にならうようにその頂点部が平坦に変形す
る。
【0070】そして、加圧して押し込む量としては、当
初の平面性のばらつき量Aと同程度かやや大きい方が、
変形後のハンダボール7の平坦部11の平面性として好
ましい。
【0071】この様にして製作された半導体装置である
BGAパッケージ8は、図1(d)に示すように、その
ハンダボール7の頂点部に平坦部11をもつことによ
り、各ハンダボール7の頂点がなす平面は、平面度0〜
0.10mmといった極めて高い平面性をもっている。
【0072】このようにして製作された半導体装置であ
るBGAパッケージは、PCB基板に0.1〜0.15
mmの版厚を持つ印刷版を用いて各ランド上に印刷され
た版厚以下の高さを持つクリームハンダを介してPCB
基板に搭載された際に、全てのハンダボールがPCB基
板に設けられたランド上のクリームハンダに接すること
が可能となり、リフロー時に安定してランドとぬれるこ
とが可能となり、接合性を大幅に安定させる。
【0073】(第2の実施形態)図2は、本発明の第2
の実施形態の特徴を表す模式的側面図であり、同図にお
いて、2はアルミナからなるBGA基板、5は粘着性フ
ラックス、7はハンダボール、12はアルミナからなる
平板である。
【0074】本実施形態は、従来の半導体装置であるB
GAパッケージの製造工程内で、ハンダボール7の頂点
部に平坦部11を設け、各ハンダボールの頂点がなす平
面の平面性を高める製造方法を示すものである。
【0075】図2(a)は、従来のBGAパッケージの
製造方法を示した図4(e)と同じであり、BGA基板
2の各ランド上にハンダボール7を配置するここまでの
工程は、従来と同じである。
【0076】つぎに、本発明では、図2(b)に示すよ
うにAl2 3 (アルミナ)からなるBGA基板2上の
各ランド上に粘着性フラックス5(例えばデルタラック
ス:千住金属工業(株)製)で仮に固定されたハンダボ
ール7(例えばスパークルボール:千住金属工業(株)
製)を下向きにして、平板度が0〜0.1に研磨された
90〜96%のアルミナ基板12上に置く。
【0077】そして、アルミナ基板12上に載せられた
状態でリフロー炉に入れられ、ハンダボール7の融点以
上に加熱しハンダボール7を溶融させる。
【0078】その際にBGA基板2は各コーナー部が反
り上がるが、BGA基板2及び樹脂モールド3の重量に
より、溶融したハンダボールを押し潰すように沈み込
む。この沈み込みは、溶融したハンダボール7の表面張
力と上記BGA基板2及び樹脂モールド3の重量とが釣
り合う位置にて止まる。
【0079】なお、これは、溶融温度制御や、溶融時間
制御によっても、任意の平坦部の形成制御が可能であ
る。
【0080】このとき、図2(c)に示すように、BG
A基板2の端部では基板が反り上がることにより、当初
この部分のハンダボール7は、それにつれてアルミナ基
板12より持ち上がってしまうか、または、反り上げる
力がBGA基板2及びモールド樹脂3重量による押し下
げる力を弱め、ハンダボール7に非常に小さい押し下げ
力しか加わらない状態になる。一方、中心部のハンダボ
ール7は、端部のハンダボールにかかるはずであった重
量までかかってくるため、より大きく変形するようにな
る。
【0081】この中心部のハンダボール7はアルミナ基
板12にならうように変形し、その頂点部に平坦部11
が形成されるとともに、各ハンダボール7は、アルミナ
基板12との接触部にならうようになる。また、アルミ
ナに対してハンダはぬれず、接合されることがないた
め、リフロー後、容易にアルミナ基板12からハンダボ
ール7と分離できる。
【0082】この様にして製造されたBGAパッケージ
は、従来の製造工程に、わずか1枚の平板を追加するだ
けで、図2(d)に示すようにハンダボール7の頂点部
に平坦部11をもち、各ハンダボール7の平坦部11と
頂点部がなす平面の平面度が0〜0.10mmと極めて
高いものを容易に製造することが可能となる。
【0083】このBGAパッケージを用いた効果は、第
1の実施形態に述べたのと同じである。
【0084】(第3の実施形態)図3は、本発明の第3
の実施形態を示す模式的側面図である。同図において、
2はBTレジンからなるBGA基板、5は粘着性フラッ
クス、7はハンダボール、13はステンレスからなる平
板である。
【0085】本実施形態においては、図3(a)に示す
工程までは、第2実施形態と同様に従来のBGAの製造
工程と同じである。
【0086】そして、BGA基板2のランド上に配置さ
れたハンダボール7上に、図3(b)に示すように、ス
テンレスからなる平坦度0〜0.10の平板13をのせ
る。
【0087】その際、この平板13の重量としては、B
GA基板2及びモールド3の重量より大きいものであれ
ば、材質に関しては、第1実施形態や第2実施形態で用
いたアルミや、セラミックであってもかまわない。
【0088】そして、平板13を載せた状態でリフロー
炉に投入し、ハンダボール7を溶融させるとともに、B
GA基板2のランドと接合させる。
【0089】その際、溶融したハンダボールには平板1
3の自重が加わることによりハンダボール7は、平板1
3にならって押し潰され、ハンダボール7の頂点に平坦
部が形成される。
【0090】本実施形態では、ハンダボール7にかかる
重量が、第2実施形態のようなBGA基板2及びモール
ド3の重量より大きいため、ハンダボール7をより大き
く変形させることが可能となる。
【0091】そのため、BGA基板2の反り量が大きい
場合や、ハンダボール7の数が増大し、1つのハンダボ
ール7にかかるBGA基板2及びモールド3の重量が小
さくなるような場合に、特に有効となる。
【0092】そして、この様にして製造された半導体装
置であるBGAパッケージは、図3(d)に示すように
ハンダボールの平坦部及び頂点部のなす平面が第2実施
形態より高い平面性をもつものとなる。
【0093】このBGAパッケージを用いた効果は、第
1、2の実施形態に述べたのと同じである。
【0094】
【発明の効果】以上説明したように、本発明によれば、
より多ピンな突起電極を有する半導体装置において、突
起電極の高さばらつきによる接合性の不安定化を防ぎ、
安定した接合性をもつ半導体装置を提供することができ
る。
【0095】また、従来の製造方法に、わずかな修正を
加えるだけで、安定した接合特性をもつ半導体装置を安
定して製造可能となり、コストもかからない。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の半導体装置の製造工
程を示す模式側面図である。
【図2】本発明の第2の実施形態の半導体装置の製造工
程を示す模式側面図である。
【図3】本発明の第3の実施形態の半導体装置の製造工
程を示す模式側面図である。
【図4】従来の製造方法を示す模式的側面図である。
【符号の説明】
1 半導体チップ 2 BGA基板 3 モールド樹脂 4 治具 5 粘着性フラックス 6 治具 7 ハンダボール(導電性金属部材) 8 半導体装置であるBGAパッケージ 9 平板 10 加圧用平板 11 平坦部 12 平板 13 平板

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子の格納容器の構成面上に突出
    して形成した複数の外部電極を有する半導体装置におい
    て、 前記突出した電極部の少なくとも1つは、その突出した
    頂上部が平坦化されていることを特徴とする半導体装
    置。
  2. 【請求項2】 前記突出した電極部の少なくとも1つの
    頂上部に平坦部を有し、この少なくとも1つ以上の平坦
    部が成す面が、略同一平面であることを特徴とする請求
    項1記載の半導体装置。
  3. 【請求項3】 前記略同一平面は、平面度0〜0.10
    mmの平面性であることを特徴とする請求項1又は2記
    載の半導体装置。
  4. 【請求項4】 前記突出した電極部は、ハンダボール電
    極であることを特徴とする請求項1〜3のいずれかに記
    載の半導体装置。
  5. 【請求項5】 前記格納容器は、半導体素子を載置して
    電気的に接続するための配線基板と、該半導体素子を封
    止する封止樹脂で構成されることを特徴とする請求項1
    〜4のいずれかに記載の半導体装置。
  6. 【請求項6】 半導体素子の外部電極を該半導体素子の
    格納容器の構成面上に複数の突出電極として形成する半
    導体装置の製造方法において、 少なくとも1以上の前記突出電極となる導電性金属部材
    の頂上部を、平面部材の該平面と接した状態で加熱溶融
    させることにより、前記突出電極の頂上部に平坦部を形
    成する工程を有することを特徴とする半導体装置の製造
    方法。
  7. 【請求項7】 基板に設けられた複数の配線パターンの
    一端の各々と、半導体素子に設けられた複数の電極部の
    各々とを接続する工程と、 前記半導体素子を封止材により外界から封止する工程
    と、 前記基板に設けられた複数の配線パターンの他端の各々
    に設けられた電極部に導電性金属部材を突出して配置す
    る工程と、 前記基板の電極部に突出して配置された導電性金属部材
    を加熱溶融させて前記基板の配線パターンの電極部と接
    合する工程と、有し、 前記導電性金属部材と基板の配線パターンの電極とを接
    合する工程において、少なくとも1以上の前記導電性金
    属部材を、平面を有する部材の該平面と接した状態で、
    前記導電性金属部材を加熱し、溶融させることにより、
    前記導電性金属部材の前記平面と接する部分に平坦部を
    設けることを特徴とする請求項6記載の半導体装置の製
    造方法。
  8. 【請求項8】 前記平面を有する部材は、前記導電性金
    属部材と金属化あるいは合金化しない材料からなる平板
    であることを特徴とする請求項6記載の半導体装置の製
    造方法。
  9. 【請求項9】 少なくとも前記半導体素子の重さが、前
    記導電性金属部材にかかるように、前記導電性金属部材
    を前記平面を有する部材の該平面と接することを特徴と
    する請求項6記載の半導体装置の製造方法。
  10. 【請求項10】 少なくとも前記平面を有する部材の重
    さが、前記導電性金属部材にかかるように、前記導電性
    金属部材を前記平面を有する部材の該平面と接すること
    を特徴とする請求項6記載の半導体装置の製造方法。
  11. 【請求項11】 前記導電性金属部材は、ハンダボール
    であることを特徴とする請求項6〜10のいずれかに記
    載の半導体装置の製造方法。
JP8347639A 1996-12-26 1996-12-26 半導体装置およびその製造方法 Pending JPH10189812A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8347639A JPH10189812A (ja) 1996-12-26 1996-12-26 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8347639A JPH10189812A (ja) 1996-12-26 1996-12-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH10189812A true JPH10189812A (ja) 1998-07-21

Family

ID=18391587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8347639A Pending JPH10189812A (ja) 1996-12-26 1996-12-26 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH10189812A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266544A (ja) * 2006-03-30 2007-10-11 Koa Corp 複合電子部品の製造法および複合電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266544A (ja) * 2006-03-30 2007-10-11 Koa Corp 複合電子部品の製造法および複合電子部品

Similar Documents

Publication Publication Date Title
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
US6689678B2 (en) Process for fabricating ball grid array package for enhanced stress tolerance
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JP2000200859A (ja) チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法
US20060157865A1 (en) Circuit board and manufacturing method therefor and semiconductor package and manufacturing method therefor
US20020152610A1 (en) Electronic circuit device and method of production of the same
JPH10247700A (ja) 電子部品及びその実装方法並びにマスク
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
JPH11354572A (ja) 半導体チップパッケ―ジ及びその製造方法
JPH0855875A (ja) 半導体装置
JPWO2004030075A1 (ja) 半導体装置の製造方法
JPH10154726A (ja) 半導体装置及びその製造方法
JPH10189812A (ja) 半導体装置およびその製造方法
JP2002170847A (ja) 半導体装置の製造方法および半導体装置
JP2002057242A (ja) エリアアレイ型半導体パッケージ
JP3563170B2 (ja) 半導体装置の製造方法
JPH0777243B2 (ja) 表面実装用パツケ−ジ
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
JP3951407B2 (ja) 半導体チップ搭載用部材の製造法および半導体装置の製造方法
JP3045940B2 (ja) 半導体装置およびその製造方法
JP2001044326A (ja) 半導体装置およびその製造方法
JP2001102492A (ja) 配線基板およびその実装構造
JP2001015630A (ja) Bga型半導体パッケージ及びその製造方法