JPH10178347A - データ変調方法、データ変調装置およびそれを使用したデータ記録装置、並びにデータ復調方法、データ復調装置およびそれを使用したデータ再生装置 - Google Patents

Abstract

(57)【要約】 【課題】ＮＲＺＩの変調を基本とし、あまり冗長度を増
やすことなく、出力データ列のＤＣ成分を低減する。 【解決手段】エンコーダ３１で、入力データＷＤをＮビ
ット毎のブロックに分割し、各ブロックの先頭に夫々１
ビットのデータ“０”を付加してＮＲＺＩ変換する。エ
ンコーダ３１の出力データＷＤＭをレジスタ３２に入力
し、このレジスタ３２の出力データをバッファ３３及び
インバータ３４に供給し、夫々より出力される“０”ブ
ロック及び“１”ブロックをスイッチ回路３５で選択的
に取り出して出力データ（変調データ）Ｄｒとする。ス
イッチ回路３５にセレクタ３８より選択信号ＳＥＬを供
給し、スイッチ回路３５より、前のブロックに続くブロ
ックの記録データＤｒとして、そのブロックの記録デー
タＤｒのＤＳＶと前のブロックまでの記録データのＤＳ
Ｖの総和ＶＡとの和がゼロに近づくように“０”ブロッ
クまたは“１”ブロックを出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば光磁気デ
ィスク装置等に適用して好適なデータ変調方法、データ
変調装置およびそれを使用したデータ記録装置等に関す
る。詳しくは、一定ビット長の入力データを複数ビット
毎のブロックに分割し、各ブロックのデータに対してそ
れぞれ先頭に１ビットのデータを付加した後にＮＲＺＩ
変換を行って出力データ（変調データ）を得るものであ
って、１ビットのデータをそのブロックの出力データの
ＤＳＶと前のブロックまでの出力データのＤＳＶの総和
の和がゼロに近づくように“１”または“０”のいずれ
かに選択的に設定することによって、あまり冗長度を増
やすことなく、しかも小規模の回路構成によって、出力
データ列のＤＣ成分を大幅に低減しようとしたデータ変
調方法、データ変調装置およびそれを使用したデータ記
録装置等に係るものである。

【０００２】

【従来の技術】例えば、光磁気ディスク装置においてデ
ータの記録時には、通常、データに対して誤り訂正符号
化の処理が行われ、さらにこの誤り訂正符号化されたデ
ータに対して記録変調処理が行われて記録データが得ら
れ、この記録データが光磁気ディスクに磁界変調方式ま
たは光変調方式によって記録される。

【０００３】

【発明が解決しようとする課題】ところで、記録変調方
式のひとつにＮＲＺＩ（Non Return to Zero Inverte
d）がある。このＮＲＺＩは、冗長度が小さく、高密度
化が容易な記録変調方式といわれているが、ＮＲＺＩ変
換後のデータ列のスペクトラムには、図９の曲線ａに示
すように低域の周波数成分が含まれている。したがっ
て、実際に上述した光磁気ディスク装置等で用いるため
には、電気回路としてはＤＣ（Direct Current）成分ま
で全て通すものである必要があり、消費電力が大きく、
コスト高となる等の問題点があった。

【０００４】そこで、この発明では、ＮＲＺＩの変調を
基本とし、あまり冗長度を増やすことなく、しかも小規
模の回路構成で実現でき、出力データ列のＤＣ成分を大
幅に低減し得るデータ変調方法等を提供するものであ
る。

【０００５】

【課題を解決するための手段】この発明に係るデータ変
調方法は、一定ビット長の入力データを複数ビット毎の
ブロックに分割する工程と、各ブロックのデータに対し
てそれぞれ先頭に１ビットのデータを付加した後にＮＲ
ＺＩ変換を行って出力データを得る工程とを備え、１番
目のブロックの先頭に付加される１ビットのデータを
“１”または“０”に任意に設定すると共に、２番目以
降のブロックの先頭に付加される１ビットのデータをそ
のブロックの出力データのＤＳＶと前のブロックまでの
出力データのＤＳＶの総和との和がゼロに近づくように
“１”または“０”のいずれかに選択的に設定するもの
である。

【０００６】また、この発明に係るデータ変調装置は、
一定ビット長の入力データを複数ビット毎のブロックに
分割するブロック分割手段と、各ブロックのデータに対
してそれぞれ先頭に１ビットのデータを付加した後にＮ
ＲＺＩ変換を行って出力データを得るＮＲＺＩエンコー
ド手段とを備え、ＮＲＺＩエンコード手段では、１番目
のブロックの先頭に付加される１ビットのデータを
“１”または“０”に任意に設定すると共に、２番目以
降のブロックの先頭に付加される１ビットのデータをそ
のブロックの出力データのＤＳＶと前のブロックまでの
出力データのＤＳＶの総和との和がゼロに近づくように
“１”または“０”のいずれかに選択的に設定するもの
である。

【０００７】また、この発明に係るデータ記録装置は、
一定ビット長の入力データを複数ビット毎のブロックに
分割し、各ブロックのデータに対してそれぞれ先頭に１
ビットのデータを付加した後にＮＲＺＩ変換を行って出
力データを得るデータ変調部と、このデータ変調部より
出力される出力データを記録媒体に記録するデータ記録
部とを備え、データ変調部では、１番目のブロックの先
頭に付加される１ビットのデータを“１”または“０”
に任意に設定すると共に、２番目以降のブロックの先頭
に付加する１ビットのデータをそのブロックの出力デー
タのＤＳＶと前のブロックまでの出力データのＤＳＶの
総和との和がゼロに近づくように“１”または“０”の
いずれかに選択的に設定するものである。

【０００８】この発明においては、一定ビット長、例え
ば１セクタ分の入力データが複数ビット毎、例えば８×
ｎビット毎（ｎは正の整数）のブロックに分割される。
そして、各ブロックのデータに対して、それぞれ先頭に
１ビットのデータが付加されてからＮＲＺＩ変換されて
出力データが得られる。この場合、１番目のブロックの
先頭に付加される１ビットのデータは“１”または
“０”に任意に設定される。２番目以降のブロックの先
頭に付加される１ビットのデータはそのブロックの出力
データのＤＳＶと前のブロックまでの出力データのＤＳ
Ｖの総和との和がゼロに近づくように“１”または
“０”のいずれかに選択的に設定される。これにより、
出力データ列（記録変調データ列）のＤＣ成分は大幅に
低減されることとなる。そして、上述した出力データが
記録媒体に記録される。

【０００９】また、この発明に係るデータ復調方法は、
一定ビット長の入力データをＮビット毎のブロックに分
割し、各ブロックのデータに対してそれぞれ先頭に１ビ
ットのデータを付加した後にＮＲＺＩ変換を行って得ら
れたデータに対してＮＲＺＩ逆変換を行う工程と、この
ＮＲＺＩ逆変換によって得られるデータのＮ＋１ビット
毎に先頭データを除いて出力データを得る工程とを備え
るものである。

【００１０】また、この発明に係るデータ復調装置は、
一定ビット長の入力データをＮビット毎のブロックに分
割し、各ブロックのデータに対してそれぞれ先頭に１ビ
ットのデータを付加した後にＮＲＺＩ変換を行って得ら
れたデータに対してＮＲＺＩ逆変換を行うＮＲＺＩデコ
ード手段と、このＮＲＺＩデコード手段より出力される
データのＮ＋１ビット毎に先頭データを除いて出力デー
タを得るデータ出力手段とを備えるものである。

【００１１】また、この発明に係るデータ再生装置は、
記録媒体より一定ビット長の入力データをＮビット毎の
ブロックに分割し、各ブロックのデータに対してそれぞ
れ先頭に１ビットのデータを付加した後にＮＲＺＩ変換
を行って得られたデータが再生するデータ再生部と、こ
のデータ再生部より出力されるデータに対してＮＲＺＩ
逆変換を行った後にＮ＋１ビット毎に先頭データを除い
て出力データを得るデータ復調部とを備えるものであ
る。

【００１２】この発明においては、例えば記録媒体より
一定ビット長の入力データをＮビット毎のブロックに分
割し、各ブロックのデータに対してそれぞれ先頭に１ビ
ットのデータを付加した後にＮＲＺＩ変換を行って得ら
れたデータが再生される。その再生データはＮＲＺＩ逆
変換される。この場合、ＮＲＺＩ逆変換されて得られる
データは、Ｎ＋１ビット毎の先頭データを除き、ＮＲＺ
Ｉ変換をする前のデータと全く等しくなる。これによ
り、ＮＲＺＩ逆変換を行った後にＮ＋１ビット毎に先頭
データを除くことで、出力データ（再生復調データ）が
得られる。

【００１３】

【発明の実施の形態】以下、図面を参照しながら、この
発明の実施の形態について説明する。図１は、実施の形
態としての光磁気ディスク装置１０の構成を示してい
る。

【００１４】このディスク装置１０は、光磁気ディスク
１１を回転駆動するためのスピンドルモータ１２を有し
ている。光磁気ディスク１１は、記録時および再生時に
は角速度一定で回転駆動される。スピンドルモータ１２
の回転軸には、その回転速度を検出するための周波数発
電機１３が取り付けられている。

【００１５】また、ディスク装置１０は、外部磁界発生
用の磁気ヘッド１４と、この磁気ヘッド１４の磁界発生
を制御する磁気ヘッドドライバ１５と、半導体レーザ、
対物レンズ、光検出器等から構成される光学ヘッド１６
と、この光学ヘッド１６の半導体レーザの発光を制御す
るレーザドライバ１７とを有している。磁気ヘッド１４
と光学ヘッド１５は光磁気ディスク１１を挟むように対
向して配設されている。レーザドライバ１７には、後述
するサーボコントローラよりレーザパワー制御信号Ｓ_PC
が供給され、光学ヘッド１６の半導体レーザより出力さ
れるレーザ光のパワーが記録時および再生時のそれぞれ
で最適となるように制御される。

【００１６】記録時には、後述するように磁気ヘッドド
ライバ１５に記録データＤｒが供給され、磁気ヘッド１
４より記録データＤｒに対応した磁界が発生され、光学
ヘッド１６からのレーザビームとの共働により光磁気デ
ィスク１１のデータ部（ＭＯ領域）に記録データＤｒが
光磁気記録される。再生時には、光学ヘッド１６より光
磁気ディスク１１のデータ部からの再生信号（以下、
「ＭＯ信号」という）Ｓ_MOが出力される。また、記録時
および再生時には、光学ヘッド１６より光磁気ディスク
１１のプリフォーマット部（ＲＯＭ領域）からの再生信
号（以下、「ＲＦ信号」という）Ｓ_RFが出力される。さ
らに、光学ヘッド１６からは従来周知の検出方法による
トラッキングエラー信号Ｅ_Tおよびフォーカスエラー信
号Ｅ_Fが出力される。

【００１７】また、ディスク装置１０は、ＣＰＵ（cent
ral processing unit）を備えるサーボコントローラ１
８を有している。サーボコントローラ１８には光学ヘッ
ド１６より出力されるエラー信号Ｅ_T，Ｅ_Fが供給され
る。このサーボコントローラ１８には、さらに上述した
周波数発電機１３より出力される周波数信号Ｓ_FGが供給
される。

【００１８】サーボコントローラ１８の動作は後述する
システムコントローラによって制御される。このサーボ
コントローラ１８によって、トラッキングコイルやフォ
ーカスコイル、さらには光学ヘッド１６をラジアル方向
に移動させるためのリニアモータを含むアクチュエータ
１９が制御され、トラッキングやフォーカスのサーボが
行われ、また光学ヘッド１６のラジアル方向への移動が
制御される。また、サーボコントローラ１８によってス
ピンドルモータ１２が制御され、上述したように記録時
や再生時に光磁気ディスク１１が角速度一定で回転する
ように制御される。

【００１９】また、ディスク装置１０は、ＣＰＵを備え
るシステムコントローラ（以下、「シスコン」という）
２１と、データを連続的に入力して離散的に出力あるい
はその逆の動作をさせるために必要なバッファメモリ２
２とを有している。シスコン２１はシステム全体を制御
するためのものである。ディスク装置１０は、シスコン
２１およびＳＣＳＩインタフェース２３を通じてホスト
コンピュータ（図示せず）に接続される。

【００２０】また、ディスク装置１０は、ホストコンピ
ュータからシスコン２１およびバッファメモリ２２を通
じて供給される書き込みデータに対して誤り訂正符号の
付加処理を行うと共に、後述するチャネルエンコーダ／
デコーダより供給される読み出しデータに対して誤り訂
正処理を行うためのＥＣＣ（error correction code）
エンコーダ／デコーダ２４を有している。このＥＣＣエ
ンコーダ／デコーダ２４より出力される読み出しデータ
は、シスコン２１およびバッファメモリ２２を通じてホ
ストコンピュータに供給される。

【００２１】また、ディスク装置１０は、ＥＣＣエンコ
ーダ／デコーダ２４で誤り訂正符号が付加された書き込
みデータに対してディジタル変調処理をして記録データ
Ｄｒを得ると共に、後述するデータ識別器より出力され
る再生データＤｐに対してディジタル復調処理をして読
み出しデータを得るためのチャネルエンコーダ／デコー
ダ２５と、光学ヘッド１６より出力されるＭＯ信号Ｓ_MO
の周波数特性を補償するためのイコライザ回路２６と、
このイコライザ回路２６の出力信号にデータ識別処理を
して再生データＤｐを得るデータ識別器２７とを有して
いる。データ識別器２７は、２値化回路やビタビ復号器
等で構成される。

【００２２】また、ディスク装置１０は、光学ヘッド１
６より出力されるＲＦ信号Ｓ_RFの周波数特性を補償する
ためのイコライザ回路２８と、このイコライザ回路２８
の出力信号よりアドレスデータＡＤを得るためのアドレ
スデコーダ２９を有している。このアドレスデータＡＤ
は、シスコン２１に供給され、データ書き込み時やデー
タ読み出し時におけるアクセス制御に利用される。

【００２３】以上の構成において、データ書き込み時に
は、ホストコンピュータからの書き込みデータがシスコ
ン２１およびバッファメモリ２２を介してＥＣＣエンコ
ーダ／デコーダ２４に供給されて誤り訂正符号が付加さ
れ、その後にチャネルエンコーダ／デコーダ２５に供給
されて変調処理される。そして、チャネルエンコーダ／
デコーダ２５より出力される記録データ（変調データ）
Ｄｒが磁気ヘッドドライバ１５に供給される。これによ
り、磁気ヘッド１４より記録データＤｒに応じた磁界が
発生され、光学ヘッド１６からのレーザビームとの共働
により光磁気ディスク１１のデータ部（ＭＯ領域）に記
録データＤｒが光磁気記録される。

【００２４】また、データ読み出し時には、光学ヘッド
１６より出力されるＭＯ信号Ｓ_MOがイコライザ回路２６
で周波数特性が補償され、その後にデータ識別器２７で
データの識別が行われて再生データＤｐが得られる。こ
の再生データＤｐはチャネルエンコーダ／デコーダ２５
に供給されて復調処理され、さらにＥＣＣエンコーダ／
デコーダ２４に供給されて誤り訂正処理される。そし
て、ＥＣＣエンコーダ／デコーダ２４より出力される読
み出しデータはシスコン２１およびバッファメモリ２２
を介してホストコンピュータに供給される。

【００２５】次に、チャネルエンコーダ／デコーダ２５
を構成するチャネルエンコーダ部３０およびチャネルデ
コーダ部４０の詳細を説明する。

【００２６】図２は、チャネルエンコーダ部３０の構成
を示している。このエンコーダ部３０は、データ書き込
み時にＥＣＣエンコーダ／デコーダ２４より出力される
書き込みデータＷＤを複数ビット毎のブロックに分割
し、各ブロックのデータに対してそれぞれ先頭に１ビッ
トのデータを付加した後にＮＲＺＩ変換を行うＮＲＺＩ
エンコーダ３１を有している。このＮＲＺＩエンコーダ
３１には、クロック信号ＣＬＫ（図３Ｂに図示）が動作
クロックとして供給されると共に、ブロック同期パルス
ＰＢＬ（図３Ｃに図示）が供給される。例えば、各セク
タのデータがそれぞれ８×ｎ（ｎは正の整数）ビット毎
に分割される。また、各ブロックのデータの先頭に付加
されるデータは“０”または“１”のいずれでもよい
が、本実施の形態においては“０”が付加される。

【００２７】なお、ＮＲＺＩ変換においては、図４に示
すように、その先頭に１ビットデータ“０”が付加され
たブロックデータ［“０”，ｄ１，ｄ２，ｄ３，ｄ４，
ｄ５，・・・］が、データ［“０”，ｄ１′，ｄ２′，
ｄ３′，ｄ４′，ｄ５′，・・・］のように変換され
る。この場合、ｄ１′は“０”とｄ１との排他的論理和
（エクスクルーシブオア）をとることで得られ、ｄ２′
はｄ１′とｄ２との排他的論理和をとることで得られ、
以下同様の論理演算によってｄ３′，ｄ４′，ｄ５′，
・・・が得られる。

【００２８】また、エンコーダ部３０は、ＮＲＺＩエン
コーダ３１の出力データＷＤＭを一時的に格納するため
のシフトレジスタ３２を有している。このシフトレジス
タ３２としては、分割されて得られる各ブロックがＮビ
ットで構成される場合にはＮ＋１ビットのシフトレジス
タが使用される。このシフトレジスタ３２には、クロッ
ク信号ＣＬＫがシフトクロックとして供給される。

【００２９】また、エンコーダ部３０は、シフトレジス
タ３２の出力データをバッファリングするバッファ３３
と、シフトレジスタ３２の出力データを反転するインバ
ータ３４と、バッファ３３の出力データ、つまりシフト
レジスタ３２の出力データとインバータ３４の出力デー
タとを選択的に取り出して変調データ（出力データ）と
しての記録データＤｒを得るスイッチ回路３５とを有し
ている。この場合、バッファ３３の出力側はスイッチ回
路３５のａ側の固定端子に接続され、インバータ３４の
出力側はスイッチ回路３５のｂ側の固定端子に接続さ
れ、そしてスイッチ回路３５の可動端子より記録データ
Ｄｒが導出される。

【００３０】また、エンコーダ部３０は、ＮＲＺＩ変換
後の各ブロックのＤＳＶ（DigitalSum Value）を求める
ＤＳＶ算出手段としてのアップダウンカウンタ３６を有
している。このカウンタ３６にはクロック信号ＣＬＫが
カウントクロック信号として供給されると共に、ブロッ
ク同期パルスＰＢＬがクリア信号として供給される。ま
た、このカウンタ３６のアップダウン制御端子Ｕ／Ｄに
は、ＮＲＺＩエンコーダ３１の出力データＷＤＭが供給
される。これにより、カウンタ３６は各ブロックの開始
時点で「０」にクリアされると共に、その後はクロック
信号ＣＬＫに同期してカウントされる。そして、ＮＲＺ
Ｉエンコーダ３１の出力データＷＤＭが“０”であると
きはカウントダウンされ、“１”であるときはカウント
アップされることから、このカウンタ３６のカウント出
力ＣＯＴは、各ブロックの終了時点ではＮＲＺＩ変換後
のそのブロックのＤＳＶを表すものとなる。

【００３１】また、エンコーダ部３０は、アップダウン
カウンタ３６のカウント出力ＣＯＴを一時的に保持する
ためのレジスタ３７を有している。このレジスタ３７に
は、ブロック同期パルスＰＢＬが取り込みクロックとし
て供給されると共に、セクタ同期パルスＰＳＥ（図３Ａ
に図示）がクリア信号として供給される。これにより、
レジスタ３７は各セクタの開始時点で「０」にクリアさ
れると共に、このレジスタ３７には各ブロックの終了時
点のカウンタ３６のカウント出力ＣＯＴ、従って各ブロ
ックのＮＲＺＩ変換後のＤＳＶが順次取り込まれる。

【００３２】また、エンコーダ部３０は、選択信号ＳＥ
ＬおよびデータＶＣを出力するセレクタ３８と、前のブ
ロックまでの記録データ（出力データ）ＤｒのＤＳＶの
総和を求めるＤＳＶ演算手段を構成する加算器３９Ａお
よびレジスタ３９Ｂとを有している。

【００３３】この場合、セレクタ３８には、レジスタ３
７の出力データＶＢが供給されると共に、レジスタ３９
Ｂの出力データＶＡが供給される。ここで、レジスタ３
９Ｂの出力データＶＡは後述するように前のブロックま
での記録データＤｒのＤＳＶの総和を表すものとなる。
セレクタ３８より出力される選択信号ＳＥＬは、データ
ＶＡ，ＶＢに基づき、以下のように制御される。すなわ
ち、選択信号ＳＥＬは、ＶＡ≧０、かつＶＢ≧０である
ときはハイレベルとされ、ＶＡ≧０、かつＶＢ＜０であ
るときはローレベルとされ、ＶＡ＜０、かつＶＢ≧０で
あるときはローレベルとされ、ＶＡ＜０、かつＶＢ＜０
であるときはハイレベルとされる。このセレクタ３８よ
り出力される選択信号ＳＥＬはスイッチ回路３５に供給
される。そして、スイッチ回路３５は、選択信号ＳＥＬ
がローレベルであるときはａ側に接続され、選択信号Ｓ
ＥＬがハイレベルであるときはｂ側に接続される。

【００３４】これにより、前のブロックまでの記録デー
タＤｒのＤＳＶの総和ＶＡが正である場合、先頭に１ビ
ットのデータ“０”を付加した後にＮＲＺＩ変換したブ
ロック（以下、「“０”ブロック」という）のＤＳＶ、
つまりＶＢが正であるときは、スイッチ回路３５はｂ側
に接続され、続くブロックの記録データＤｒとしてイン
バータ３４の出力データ、つまり先頭に１ビットデータ
“１”を付加した後にＮＲＺＩ変換したブロック（以
下、「“１”ブロック」という）が出力される。なお、
“１”ブロックのＤＳＶは−ＶＢとなる。同様に、ＶＡ
が正であり、ＶＢが負であるときは、スイッチ回路３５
はａ側に接続され、続くブロックの記録データＤｒとし
て“０”ブロックが出力され、ＶＡが負であり、ＶＢが
正であるときは、スイッチ回路３５はａ側に接続され、
続くブロックの記録データＤｒとして“０”ブロックが
出力され、ＶＡが負であり、ＶＢが負であるときは、ス
イッチ回路３５はｂ側に接続され、続くブロックの記録
データＤｒとして“１”ブロックが出力される。

【００３５】また、セレクタ３８より出力されるデータ
ＶＣは、データＶＡ，ＶＢに基づき、以下のように制御
される。すなわち、データＶＣは、ＶＡ≧０、かつＶＢ
≧０であるときは−ＶＢとされ、ＶＡ≧０、かつＶＢ＜
０であるときはＶＢとされ、ＶＡ＜０、かつＶＢ≧０で
あるときはＶＢとされ、ＶＡ＜０、かつＶＢ＜０である
ときは−ＶＢとされる。つまり、セレクタ３８より出力
されるデータＶＣは、上述した続くブロックの記録デー
タＤｒのＤＳＶとなる。

【００３６】セレクタ３８より出力されるデータＶＣは
加算器３９Ａに供給され、この加算器３９Ａの出力デー
タはレジスタ３９Ｂに供給され、さらにこのレジスタ３
９Ｂの出力データＶＡは加算器３９Ａに供給される。そ
して、レジスタ３９Ｂには、ブロック同期パルスＰＢＬ
が取り込みクロックとして供給されると共に、セクタ同
期パルスＰＳＥがクリア信号として供給される。

【００３７】これにより、レジスタ３９Ｂは各セクタの
開始時点で「０」にクリアされると共に、このレジスタ
３９Ｂには各ブロックの終了時点の加算器３９Ａの出力
データが順次取り込まれる。この場合、加算器３９Ａで
は前のブロックまでの記録データＤｒのＤＳＶの総和Ｖ
Ａと続くブロックの記録データＤｒのＤＳＶとが加算さ
れる。したがって、上述した続くブロックの記録データ
Ｄｒがスイッチ回路３５より出力された次のブロックの
開始時点で、レジスタ３９Ｂには前のブロックまでの記
録データＤｒのＤＳＶの総和ＶＡと続くブロックの記録
データＤｒのＤＳＶとの加算値が取り込まれて保持され
る。つまり、次のブロックから考えると、レジスタ３９
Ｂの出力データＶＡは前のブロックまでの記録データＤ
ｒのＤＳＶの総和となる。

【００３８】以上の構成において、ＥＣＣエンコーダ／
デコーダ２４より出力される書き込みデータＷＤはＮＲ
ＺＩエンコーダ３１に供給され、Ｎビット（複数ビッ
ト）毎のブロックに分割され、各ブロックのデータに対
してそれぞれ先頭に１ビットのデータ“０”が付加され
てＮＲＺＩ変換される。そして、このＮＲＺＩエンコー
ダ３１の出力データＷＤＭは、クロック信号ＣＬＫに同
期してシフトレジスタ３２に順次入力される。ここで、
１ブロック期間はＮ＋１クロック期間で構成され、従っ
てシフトレジスタ３２に入力されたデータはＮ＋１クロ
ック後に出力される。

【００３９】また、ＮＲＺＩエンコーダ３１の出力デー
タＷＤＭはアップダウンカウンタ３６のアップダウン制
御端子Ｕ／Ｄに供給され、カウンタ３６のカウント出力
ＣＯＴとして、各ブロックの終了時点にＮＲＺＩ変換後
のそのブロックのＤＳＶが得られる。そして、このＮＲ
ＺＩ変換後の各ブロックのＤＳＶはレジスタ３７に順次
取り込まれて保持される。

【００４０】そして、前のブロックまでの記録データ
（出力データ）ＤｒのＤＳＶの総和ＶＡが正である場
合、“０”ブロックのＤＳＶであるＶＢが正であるとき
は、セレクタ３８より出力される選択信号ＳＥＬはハイ
レベルとなり、スイッチ回路３５はｂ側に接続される。
そのため、続くブロックの記録データＤｒとしてＤＳＶ
が−ＶＢとなる“１”ブロックが出力される。同様に、
ＶＡが正であり、ＶＢが負であるときは、選択信号ＳＥ
Ｌはローレベルとなり、スイッチ回路３５はａ側に接続
され、続くブロックの記録データＤｒとして“０”ブロ
ックが出力され、ＶＡが負であり、ＶＢが正であるとき
は、選択信号ＳＥＬはローレベルとなり、スイッチ回路
３５はａ側に接続され、続くブロックの記録データＤｒ
として“０”ブロックが出力され、ＶＡが負であり、Ｖ
Ｂが負であるときは、選択信号ＳＥＬはハイレベルとな
り、スイッチ回路３５はｂ側に接続され、続くブロック
の記録データＤｒとして“１”ブロックが出力される。
このように、スイッチ回路３５からは、続くブロックの
記録データＤｒとして、そのブロックの記録データＤｒ
のＤＳＶと前のブロックまでの記録データのＤＳＶの総
和ＶＡとの和がゼロに近づくように“０”ブロックまた
は“１”ブロックが選択的に出力される。

【００４１】ここで、図３ＤはＮＲＺＩエンコーダ３１
の出力データＷＤＭを示しており、、図３Ｅはスイッチ
回路３５より出力される記録データＤｒを示している。
ここで、時点ｔ２からの１ブロック期間で出力される記
録データＤｒは、時点ｔ１より１ブロック期間の出力デ
ータＷＤＭと等しくなる。そして、時点ｔ３からの１ブ
ロック期間で出力される記録データＤｒは、時点２より
１ブロック期間の出力データＷＤＭと同じか、あるいは
それを反転したものとなる。以下、各ブロックの開始時
点からの１ブロック期間で出力される記録データＤｒ
は、それぞれ直前の１ブロック期間の出力データＷＤＭ
と同じか、あるいはそれを反転したものとなる。

【００４２】また、図３Ｆはレジスタ３９Ｂの出力デー
タ、つまり前のブロックまでの記録データＤｒのＤＳＶ
の総和ＶＡを示し、図３Ｇはレジスタ３７の出力デー
タ、つまり各ブロックのＮＲＺＩ変換後のＤＳＶである
ＶＢを示し、図３Ｈはセレクタ３８より出力されるデー
タＶＣを示している。最初のブロックの開始時点ｔ１で
は、レジスタ３７，３９Ｂがクリアされるため、その後
の１ブロック期間はＶＡ，ＶＢ，ＶＣのそれぞれが
「０」となる。そして、次のブロックの開始時点ｔ２で
第１ブロックのＮＲＺＩ変換後のＤＳＶであるＢ１がレ
ジスタ３７に取り込まれ、レジスタ３７の出力データＶ
ＢはＢ１となり、それに伴ってセレクタ３８より出力さ
れるデータＶＣはＣ１となる。

【００４３】そして、次のブロックの開始時点ｔ３でレ
ジスタ３９Ｂの出力データＶＡとセレクタ３８より出力
されるデータＶＣとの加算値がレジスタ３９Ｂに取り込
まれ、このレジスタ３９Ｂの出力データＶＡはＣ１とな
る。また、この時点ｔ３で第２ブロックのＮＲＺＩ変換
後のＤＳＶであるＢ２がレジスタ３７に取り込まれ、こ
のレジスタ３７の出力データＶＢはＢ２となり、それに
伴ってセレクタ３８より出力されるデータＶＣはＣ２と
なる。以下同様に、各ブロックの開始時点でＶＡ，Ｖ
Ｂ，ＶＣが変化していく。

【００４４】図５は、チャネルデコーダ部４０の構成を
示している。このデコーダ部４０は、上述したエンコー
ダ部３０のＮＲＺＩエンコーダ３１で、８×ｎビット毎
のブロックに分割し、各ブロックのデータに対してそれ
ぞれ先頭に１ビットのデータを付加した後にＮＲＺＩ変
換を行った場合に対応したものである。

【００４５】このデコーダ部４０は、データ読み出し時
にデータ識別器２７より出力される再生データＤｐに対
してＮＲＺＩ逆変換をするＮＲＺＩデコーダ４１と、こ
のＮＲＺＩデコーダ４１の出力データＤＤＭをシリアル
データから８ビットパラレルデータに変換するためのシ
リアル／パラレル変換器４２と、このシリアル／パラレ
ル変換器４２の出力データを取り込んで読み出しデータ
ＲＤとして出力するレジスタ４３とを有している。

【００４６】シリアル／パラレル変換器４２にはクロッ
ク信号ＣＬＫ（図６Ｂに図示）がシフトクロックとして
供給される。また、レジスタ４３にはクロック信号ＣＬ
Ｋが取り込みクロックとして供給されると共に、イネー
ブルパルスＰＥＮが供給される。このイネーブルパルス
ＰＥＮは、図６Ｄに示すように、各ブロック期間におい
て、第９クロック期間に最初にハイレベルとなると共
に、その後は８クロック期間毎にハイレベルとなる信号
である。レジスタ４３では、イネーブルパルスＰＥＮが
ハイレベルとなる期間にクロック信号ＣＬＫによって取
り込み動作が行われる。図６Ａは、ブロック同期パルス
ＰＢＬを示している。

【００４７】なお、ＮＲＺＩ逆変換においては、図７に
示すように、データ［ｅ１，ｅ２，ｅ３，ｅ４，ｅ５，
・・・］が、データ［ｅ１，ｅ２′，ｅ３′，ｅ４′，
ｅ５′，・・・］のように変換される。この場合、第１
のブロックの最初のデータｅ１のみそのままとされる。
ｅ２′はｅ１とｅ２との排他的論理和をとることで得ら
れ、ｅ３′はｅ２とｅ３との排他的論理和を取ることで
得られ、以下同様の論理演算によってｅ４′，ｅ５′，
・・・が得られる。第２ブロック以降の最初のデータに
関しても同様である。

【００４８】以上の構成において、データ識別器２７よ
り出力される再生データＤｐはＮＲＺＩデコーダ４１に
供給され、その再生データＤｐに対してＮＲＺＩ逆変換
が行われる。そして、ＮＲＺＩデコーダ４１の出力デー
タＤＤＭは、クロック信号ＣＬＫに同期してシリアル／
パラレル変換器４２に順次入力される。この場合、出力
側の各ビット出力が順次シフトしていくが、各ブロック
期間において、第９クロック期間およびその後の８クロ
ック期間毎にシリアル／パラレル変換器４２の出力デー
タ（８ビットパラレルデータ）がレジスタ４３に取り込
まれて読み出しデータＲＤとして出力される。

【００４９】図６ＣはＮＲＺＩデコーダ４１の出力デー
タＤＤＭを示しており、図６Ｅは読み出しデータＲＤを
示している。この場合、ＮＲＺＩデコーダ４１で各ブロ
ックの再生データＤｐを連続的にＮＲＺＩ逆変換して
も、読み出しデータＲＤとしてチャネルエンコーダ部３
０のＮＲＺＩエンコーダ３１に供給される書き込みデー
タＷＤと同じデータが得られる。これを、理解が容易と
なるように、ＮＲＺＩエンコーダ３１で４ビット毎のブ
ロックに分割される場合を例にとって説明する。

【００５０】書き込みデータＷＤが図８Ａに示すようで
あるとき、ＮＲＺＩエンコーダ３１の出力データＷＤＭ
は図８Ｂに示すようになり、図８Ｃに示すように記録デ
ータＤｒが出力されるものとする。この場合、再生デー
タＤｐも図８Ｃに示すようになり、ＮＲＺＩデコーダ４
１でＮＲＺＩ逆変換をすると、図８Ｄに示すように出力
データＤＤＭが得られる。したがって、レジスタ４３よ
り出力される読み出しデータＲＤは、図８Ｅに示すよう
になり、パラレルデータとシリアルデータとの違いはあ
るが、図８Ａに示す書き込みデータＷＤと同じデータと
なる。

【００５１】このように本実施の形態においては、チャ
ネルエンコーダ／デコーダ２５のチャネルエンコーダ部
３０では、基本的に、書き込みデータＷＤを複数ビット
（Ｎビット）毎のブロックに分割し、各ブロックのデー
タの先頭に１ビットデータを付加した後にＮＲＺＩ変換
を行って記録データＤｒを得るものであり、あまり冗長
度を増やすことなく、しかも小規模の回路構成で実現す
ることができる。

【００５２】また、チャネルエンコーダ部３０のスイッ
チ回路３５からは、続くブロックの記録データＤｒとし
て、そのブロックの記録データＤｒのＤＳＶと前のブロ
ックまでの記録データのＤＳＶの総和ＶＡとの和がゼロ
に近づくように“０”ブロックまたは“１”ブロックが
選択的に出力されるものであり、記録データＤｒ列のＤ
Ｃ成分を大幅に低減できる。これにより、電気回路とし
てはＤＣ成分まで全て通すものでなくても済み、消費電
力を節約でき、またコスト削減を図ることができる。

【００５３】図９の曲線ｂ，ｃ，ｄ，ｅは、それぞれＮ
ＲＺＩエンコーダ３１で、それぞれ３２０ビット毎、１
６０ビット毎、８０ビット毎、４０ビット毎、２０ビッ
ト毎のブロックに分割した場合における記録データＤｒ
列のパワースペクトラムのシミュレーション結果を示し
ている。１ブロックを構成するビット数が少ない程ＤＣ
成分を低減できることがわかる。しかし、１ブロックを
構成するビット数が少ない程付加される１ビットのデー
タが多くなり、冗長度が増すこととなる。なお、図９に
おいて、横軸の周波数は、ビットクロック周波数ｆbで
規格化して示している。

【００５４】また、チャネルデコーダ部４０では、再生
データＤｐに対してＮＲＺＩ逆変換をし、その後にＮ＋
１ビット毎に先頭データを除くものであり、チャネルエ
ンコーダ部３０に供給される書き込みデータＷＤと全く
同じ読み出しデータＲＤを良好に得ることができる。

【００５５】なお、上述実地の形態においては、この発
明を光磁気ディスク装置１０に適用したものであるが、
この発明はその他のデータ記録再生装置にも適用できる
ことは勿論である。

【００５６】

【発明の効果】この発明によれば、一定ビット長の入力
データを複数ビット毎のブロックに分割し、各ブロック
のデータに対してそれぞれ先頭に１ビットのデータを付
加してからＮＲＺＩ変換を行って出力データ（変調デー
タ）を得るものであって、１ビットのデータをそのブロ
ックの出力データのＤＳＶと前のブロックまでの出力デ
ータのＤＳＶの総和の和がゼロに近づくように“１”ま
たは“０”のいずれかに選択的に設定するものである。
したがって、あまり冗長度を増やすことなく、しかも小
規模の回路構成によって実現できる。また、出力データ
列のＤＣ成分を大幅に低減でき、光磁気ディスク装置等
の電気回路としてＤＣ成分まで全て通すものを使用しな
くても済み、消費電力を節約でき、またコスト削減を図
ることができる。

【００５７】また、一定ビット長の入力データをＮビッ
ト毎のブロックに分割し、各ブロックのデータに対して
それぞれ先頭に１ビットのデータを付加した後にＮＲＺ
Ｉ変換を行って得られたデータ（変調データ）に対して
ＮＲＺＩ逆変換を行った後に、Ｎ＋１ビット毎に先頭デ
ータを除いて出力データ（復調データ）を得るものであ
り、入力データと全く同じ出力データを得ることができ
る。

【図面の簡単な説明】

【図１】実施の形態としての光磁気ディスク装置の構成
を示すブロック図である。

【図２】チャネルエンコーダ部の構成を示すブロック図
である。

【図３】チャネルエンコーダ部の動作を説明するための
タイミングチャートである。

【図４】ＮＲＺＩ変換の処理を説明するための図であ
る。

【図５】チャネルデコーダ部の構成を示すブロック図で
ある。

【図６】チャネルデコーダ部の動作を説明するためのタ
イミングチャートである。

【図７】ＮＲＺＩ逆変換の処理を説明するための図であ
る。

【図８】チャネルエンコーダ部に入力される書き込みデ
ータとチャネルデコーダ部より出力される読み出しデー
タとの関係を示す図である。

【図９】記録データ列のパワースペクトラムのシミュレ
ーション結果を示す図である。

【符号の説明】

１０・・・光磁気ディスク装置、１１・・・光磁気ディ
スク、１４・・・ 磁気ヘッド、１５・・・磁気ヘッド
ドライバ、１６・・・光学ヘッド、１７・・・レーザド
ライバ、１８・・・サーボコントローラ、２１・・・シ
ステムコントローラ、２２・・・バッファメモリ、２４
・・・ＥＣＣエンコーダ／デコーダ、２５・・・チャネ
ルエンコーダ／デコーダ、２７・・・データ識別器、２
９・・・アドレスデコーダ、３０・・・チャネルデコー
ダ部、３１・・・ＮＲＺＩエンコーダ、３２・・・シフ
トレジスタ、３３・・・バッファ、３４・・・インバー
タ、３５・・・スイッチ回路、３６・・・アップダウン
カウンタ、３７・・・レジスタ、３８・・・セレクタ、
３９Ａ・・・加算器、３９Ｂ・・・レジスタ、４０・・
・チャネルデコーダ部、４１・・・ＮＲＺＩデコーダ、
４２・・・シリアル／パラレル変換器、４３・・・レジ
スタ

Claims (9)

【特許請求の範囲】
1. 【請求項１】 一定ビット長の入力データを複数ビット
   毎のブロックに分割する工程と、 各ブロックのデータに対してそれぞれ先頭に１ビットの
   データを付加した後にＮＲＺＩ変換を行って出力データ
   を得る工程とを備え、 １番目のブロックの先頭に付加される１ビットのデータ
   を“１”または“０”に任意に設定すると共に、２番目
   以降のブロックの先頭に付加される１ビットのデータを
   そのブロックの上記出力データのＤＳＶと前のブロック
   までの上記出力データのＤＳＶの総和との和がゼロに近
   づくように“１”または“０”のいずれかに選択的に設
   定することを特徴とするデータ変調方法。
2. 【請求項２】 一定ビット長の入力データを複数ビット
   毎のブロックに分割するブロック分割手段と、 各ブロックのデータに対してそれぞれ先頭に１ビットの
   データを付加した後にＮＲＺＩ変換を行って出力データ
   を得るＮＲＺＩエンコード手段とを備え、 上記ＮＲＺＩエンコード手段では、１番目のブロックの
   先頭に付加される１ビットのデータを“１”または
   “０”に任意に設定すると共に、２番目以降のブロック
   の先頭に付加される１ビットのデータをそのブロックの
   上記出力データのＤＳＶと前のブロックまでの上記出力
   データのＤＳＶの総和との和がゼロに近づくように
   “１”または“０”のいずれかに選択的に設定すること
   を特徴とするデータ変調装置。
3. 【請求項３】 一定ビット長の入力データを複数ビット
   毎のブロックに分割するブロック分割手段と、 上記各ブロックのデータに対してそれぞれ先頭に１ビッ
   トのデータを付加した後にＮＲＺＩ変換を行うＮＲＺＩ
   エンコード手段と、 上記ＮＲＺＩエンコード手段より出力されるデータを反
   転して出力するデータインバート手段と、 上記ＮＲＺＩエンコード手段より出力されるデータまた
   は上記データインバート手段より出力されるデータを選
   択的に取り出して出力データとするスイッチ手段と、 上記各ブロックのデータに対して上記ＮＲＺＩエンコー
   ド手段よりそれぞれ出力されるデータのＤＳＶを求める
   第１のＤＳＶ算出手段と、 前のブロックまでの上記出力データのＤＳＶの総和を求
   める第２のＤＳＶ算出手段と、 上記第１のＤＳＶ算出手段で求められるＤＳＶと上記第
   ２のＤＳＶ算出手段で求められる前のブロックまでのＤ
   ＳＶの総和に基づき、上記スイッチ手段の切り換えを制
   御するスイッチ制御手段とを備えることを特徴とするデ
   ータ変調装置。
4. 【請求項４】 上記ブロック分割手段は、上記入力デー
   タを８×ｎ（ｎは正の整数）毎のブロックに分割するこ
   とを特徴とする請求項３に記載のデータ変調装置。
5. 【請求項５】 一定ビット長の入力データを複数ビット
   毎のブロックに分割し、各ブロックのデータに対してそ
   れぞれ先頭に１ビットのデータを付加した後にＮＲＺＩ
   変換を行って出力データを得るデータ変調部と、 このデータ変調部より出力される出力データを記録媒体
   に記録するデータ記録部とを備え、 上記データ変調部では、１番目のブロックの先頭に付加
   される１ビットのデータを“１”または“０”に任意に
   設定すると共に、２番目以降のブロックの先頭に付加さ
   れる１ビットのデータをそのブロックの上記出力データ
   のＤＳＶと前のブロックまでの上記出力データのＤＳＶ
   の総和との和がゼロに近づくように“１”または“０”
   のいずれかに選択的に設定することを特徴とするデータ
   記録装置。
6. 【請求項６】 上記データ変調部は、 一定ビット長の入力データを複数ビット毎のブロックに
   分割するブロック分割手段と、 上記各ブロックのデータに対して、それぞれ先頭に１ビ
   ットのデータを付加した後にＮＲＺＩ変換を行うＮＲＺ
   Ｉエンコード手段と、 上記ＮＲＺＩエンコード手段より出力されるデータを反
   転して出力するデータインバート手段と、 上記ＮＲＺＩエンコード手段より出力されるデータまた
   は上記データインバート手段より出力されるデータを選
   択的に取り出して出力データとするスイッチ手段と、 上記各ブロックのデータに対して上記ＮＲＺＩエンコー
   ド手段よりそれぞれ出力されるデータのＤＳＶを求める
   第１のＤＳＶ算出手段と、 前のブロックまでの上記出力データのＤＳＶの総和を求
   める第２のＤＳＶ算出手段と、 上記第１のＤＳＶ算出手段で求められるＤＳＶと上記第
   ２のＤＳＶ算出手段で求められる前のブロックまでのＤ
   ＳＶの総和に基づき、上記スイッチ手段の切り換えを制
   御するスイッチ制御手段とを有することを特徴とする請
   求項５に記載のデータ記録装置。
7. 【請求項７】 一定ビット長の入力データをＮビット毎
   のブロックに分割し、各ブロックのデータに対してそれ
   ぞれ先頭に１ビットのデータを付加した後にＮＲＺＩ変
   換を行って得られたデータに対してＮＲＺＩ逆変換を行
   う工程と、 このＮＲＺＩ逆変換によって得られるデータのＮ＋１ビ
   ット毎に先頭データを除いて出力データを得る工程とを
   備えることを特徴とするデータ復調方法。
8. 【請求項８】 一定ビット長の入力データをＮビット毎
   のブロックに分割し、各ブロックのデータに対してそれ
   ぞれ先頭に１ビットのデータを付加した後にＮＲＺＩ変
   換を行って得られたデータに対してＮＲＺＩ逆変換を行
   うＮＲＺＩデコード手段と、 このＮＲＺＩデコード手段より出力されるデータのＮ＋
   １ビット毎に先頭データを除いて出力データを得るデー
   タ出力手段とを備えることを特徴とするデータ復調装
   置。
9. 【請求項９】 記録媒体より一定ビット長の入力データ
   をＮビット毎のブロックに分割し、各ブロックのデータ
   に対してそれぞれ先頭に１ビットのデータを付加した後
   にＮＲＺＩ変換を行って得られたデータを再生するデー
   タ再生部と、 このデータ再生部より出力されるデータに対してＮＲＺ
   Ｉ逆変換を行った後にＮ＋１ビット毎に先頭データを除
   いて出力データを得るデータ復調部とを備えることと特
   徴とするデータ再生装置。