JPH10177479A - 多重タイマの制御方法およびそれに用いる電子計算機 - Google Patents

多重タイマの制御方法およびそれに用いる電子計算機

Info

Publication number
JPH10177479A
JPH10177479A JP8337823A JP33782396A JPH10177479A JP H10177479 A JPH10177479 A JP H10177479A JP 8337823 A JP8337823 A JP 8337823A JP 33782396 A JP33782396 A JP 33782396A JP H10177479 A JPH10177479 A JP H10177479A
Authority
JP
Japan
Prior art keywords
timer
virtual
registered
end time
timers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8337823A
Other languages
English (en)
Inventor
Yutaka Funabashi
豊 船橋
Yoshio Oshima
良夫 大島
Misako Kuniyoshi
美砂子 國吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP8337823A priority Critical patent/JPH10177479A/ja
Publication of JPH10177479A publication Critical patent/JPH10177479A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 単一のタイマにより複数の仮想タイマを実行
させ、タイマ管理を不要とする。 【解決手段】 仮想タイマのタイマデータを入力手段2
により入力し、その仮想タイマの終了時刻を比較/演算
処理部10が演算し、常に終了時刻の遅いものから順に
並べかえを行い、タイマリスト登録部11がテーブルリ
ストに登録する最も終了時刻の早い仮想タイマを実タイ
マに設定し、実行処理を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多重タイマの制御
方法およびそれに用いる電子計算機に関し、特に、Un
ixにおいて使用される単一のタイマの制御に適用して
有効な技術に関するものである。
【0002】
【従来の技術】本発明者が検討したところによれば、オ
ペレーティングシステムの一種であるUnixにおいて
は、複数のタイマが同時に存在できなかったためにプロ
セス内で複数のタイマ処理を時分割して処理できない。
【0003】そのため、一定の間隔で各々のファイルの
間を循環してアクセスするかあるいは単一のファイルア
クセスによってシーケンシャルに各処理を終了させ、次
の処理に入る方式を取っている。
【0004】なお、この種のオペレーティングシステム
について詳しく述べてある例としては、平成5年11月
20日、株式会社オーム社発行、社団法人 情報処理学
会(編)、「情報処理ハンドブック」P1172〜P1
178があり、この文献には、Unixの各種機能など
が記載されている。
【0005】
【発明が解決しようとする課題】ところが、上記のよう
なタイマの処理方式では、次のような問題点があること
が本発明者により見い出された。
【0006】すなわち、複数のタイマ処理を時分割して
処理できないために複数のファイルに、それぞれの時間
間隔毎にアクセスを行う場合などは、ワークステーショ
ンなどの使用しているシステムの誤動作を招く恐れがあ
り、たとえば、あるプログラムの実行進捗をファイルに
書き出し、タイマによってある時間の間隔でファイル情
報を参照し、プログラム実行進捗を参照することができ
ないという問題がある。
【0007】本発明の目的は、単一のタイマにより複数
の仮想タイマを同時に実行しているように見せかけて多
重タイマを実現することのできる多重タイマの制御方法
およびそれに用いる電子計算機を提供することにある。
【0008】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0009】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0010】すなわち、本発明の多重タイマの制御方法
は、タイマ動作に必要なタイマデータを入力し、仮想タ
イマを登録する工程と、登録された仮想タイマの終了時
刻をタイマデータから演算する工程と、その演算結果に
基づいて、その仮想タイマの終了順位を求め、登録され
ているすべての仮想タイマを終了時刻の遅いものから順
に並べかえ、テーブルリストに登録する工程と、並べか
えられたテーブルリストの終了時間の最も早い仮想タイ
マに1つのプロセスにおいて単一のタイマを設定し、所
定の処理を実行する工程と、設定された仮想タイマが終
了すると、前記テーブルリストにおける次の順番の仮想
タイマをタイマに設定し、所定の処理を実行する工程と
を有するものである。
【0011】また、本発明の電子計算機は、仮想タイマ
の動作に必要なタイマデータを入力する入力手段と、該
入力手段によって入力されたタイマデータから各々の仮
想タイマの開始時刻および終了時刻を管理し、タイマに
よって複数の仮想タイマを制御する多重タイマ制御手段
と、該入力手段により入力されたタイマによりプログラ
ムの進捗を表示する表示手段とを設けたものである。
【0012】さらに、本発明の電子計算機は、前記多重
タイマ制御手段が、入力手段によって入力されたタイマ
データから仮想タイマの終了時刻を演算し、その仮想タ
イマの終了順位を演算する比較/演算処理部と、当該比
較/演算処理部の演算結果に基づいて登録されているす
べての仮想タイマを終了時刻の遅いものから順に並べか
え、テーブルリストを生成し、登録するタイマリスト登
録部と、当該タイマリスト登録部によりテーブルリスト
に登録された複数の仮想タイマの内、最も早く終了する
仮想タイマをタイマに設定し、実行を行う実タイマ実行
部とよりなるものである。
【0013】また、本発明の電子計算機は、前記タイマ
リスト登録部によって生成されたテーブルリストが、次
のテーブルリストのアドレス、終了時刻、タイマ終了後
に呼び出す関数のアドレスならびにその関数に渡すデー
タよりなるものである。
【0014】以上のことにより、1つのプロセスにおい
て単一のタイマのみにより複数の仮想タイマを実現する
ことができ、単一のタイマしかないUnixを用いても
タイマ管理が不要となり、効率よくプログラム設計を行
うことができる。
【0015】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【0016】図1は、本発明の一実施の形態によるワー
クステーションの制御演算手段およびその近傍のブロッ
ク図、図2は、本発明の実施の形態1によるテーブルリ
ストの説明図、図3〜図5は、本発明の一実施の形態に
よる多重タイマの実行例を示したテーブルリストの説明
図、図6、図7は、本発明の一実施の形態によるワーク
ステーションの動作フローチャート図である。
【0017】本実施の形態において、コンピュータシス
テム全体を制御、管理するプログラムであるOS(Op
erating System)の一種であるUnix
が用いられているワークステーション1は、データなど
を入力するキーボードやマウスからなる入力手段2が設
けられている。
【0018】また、ワークステーション1には、データ
や図形などを表示するモニタである出力手段3およびワ
ークステーション1のすべての制御を司る制御手段4が
設けられている。
【0019】さらに、ワークステーション1は、タイマ
の制御演算を司る制御演算手段(多重タイマ制御手段)
5が設けられている。
【0020】そして入力手段2、出力手段3ならびに制
御演算手段5は、制御部4を介して所定の接続先に接続
されている。
【0021】また、制御演算手段5には、仮想タイマを
イベント駆動のプログラムに基づいて実行させるプログ
ラム実行部6ならびに標準時間をカウントする標準時時
計7が設けられており、プログラム実行部6は制御手段
4と電気的に接続されており、標準時時計7はプログラ
ム実行部6と電気的に接続されている。
【0022】また、制御演算手段5には、設定された時
間に関数を呼び出す、すなわち、タイムアップするとタ
イマハンドラを呼び出すタイマである実タイマ8が設け
られている。
【0023】さらに、制御演算手段5は、前述したタイ
マハンドラの制御を行うタイマハンドラ制御部9が設け
られ、実タイマ8と電気的に接続されている。
【0024】また、制御演算手段5は、登録された各々
のタイマの比較や演算などを行う比較/演算処理部10
が設けられ、プログラム実行部6と電気的に接続されて
いる。
【0025】さらに、それぞのタイマを終了時刻順にタ
イマリストに登録するタイマリスト登録部11および設
定されたタイマの実行を行う実タイマ実行部(タイマ)
12が設けられており、タイマリスト登録部11は比較
/演算処理部10と実タイマ実行部12と電気的に接続
され、実タイマ実行部12は実タイマ8と電気的に接続
されている。
【0026】次に、本実施の形態の作用について説明す
る。
【0027】ここで、タイマ登録時における制御演算手
段5の動作を図1〜図6を用いて説明する。
【0028】まず、タイマを識別する識別番号、タイマ
の時間、タイマ終了後に呼び出す関数のアドレスならび
にその関数に渡すデータなどからなるタイマデータを入
力手段2によってユーザが入力し、仮想タイマの登録を
行う(ステップS101)。
【0029】そして、比較/演算処理部10は、標準時
時計7に前述したタイマの時間を加えることによって登
録された仮想タイマの終了時刻を演算し、その終了時刻
から既に登録されている仮想タイマの内、何番目に終了
するかおよびステップS101の処理において登録され
た仮想タイマが最初であるか否かの判断を行う(ステッ
プS102)。
【0030】次に、登録された仮想タイマは、常に終了
時刻の遅いものから順に並べられるので、ステップS1
02の処理において、登録された仮想タイマが最初また
は登録されている仮想タイマの内、最初に終了すると判
断されると、比較/演算処理部10は、タイマリスト登
録部11によってステップS101で登録された仮想タ
イマを最後列のテーブルリストに登録する(ステップS
103)。
【0031】また、この時、ステップS103において
は、タイマリスト登録部11によって、図2に示すよう
に、次のテーブルリストのアドレス、終了時刻、タイマ
終了後に呼び出す関数のアドレスならびにその関数に渡
すデータからなるテーブルリストが生成される。
【0032】そして、他に登録されている仮想タイマが
ある場合には、実行中の仮想タイマを終了させる(ステ
ップS104)。その後、実タイマ実行部12が、ステ
ップS103の処理によって登録された仮想タイマを実
タイマに設定し、新たに登録された仮想タイマの実行を
行う(ステップS105)。
【0033】たとえば、図3に示すように、現在時刻が
06:00:00であり、終了時刻が12:00:0
0、11:00:00、09:00:00である仮想タ
イマTimer1,Timer2,Timer3が既に
登録されている場合に、ステップS101の処理によっ
て終了時刻が08:00:00の仮想タイマTimer
4が登録されたとする。
【0034】この場合、ステップS102の処理によ
り、図4に示すように、仮想タイマTimer4が最も
早く終了すると判断されると、図3に示す実行中の仮想
タイマTimer3の実タイマが終了され、仮想タイマ
Timer4は、テーブルリストの最後列に登録が行わ
れ、仮想タイマTimer4の実タイマが実行されるこ
とになる。
【0035】次に、ステップS102の処理において、
ステップS101で登録された仮想タイマが他の登録さ
れた仮想タイマよりも終了時刻が遅い場合には、タイマ
リスト登録部11により終了時刻の遅い仮想タイマ順に
テーブルリストの入れ替えが行われる(ステップS10
6)。
【0036】ここで、同じく図3に示すように、仮想タ
イマTimer1〜Timer2が既に登録されている
場合に、ステップS101の処理によって終了時刻が1
0:00:00の仮想タイマTimer4が登録された
とする。
【0037】この場合、図5に示すように、仮想タイマ
Timer3が最も早く終了し、最後に登録された仮想
タイマTimer4が仮想タイマTimer3の次に終
了することになる。
【0038】よって、ステップS102の処理により、
仮想タイマTimer3と仮想タイマTimer2との
間に仮想タイマTimer5が登録されることになる
が、既に登録され、実タイマが実行中の仮想タイマTi
mer3が最初に終了することになるので実タイマの変
更はない。
【0039】そして、ステップS105,S106が終
了すると、次の仮想タイマの登録待ちとなる(ステップ
S107)。
【0040】次に、ある仮想タイマが終了した場合の制
御演算手段5の動作を図1、図7を用いて説明する。
【0041】まず、仮想タイマが終了すると、ワークス
テーション1におけるタイマハンドラがタイマハンドラ
制御部9によって呼ばれ(ステップS201)、その
後、終了した仮想タイマのテーブルリストが削除される
(ステップS202)。
【0042】次に、タイマハンドラ制御部9は、他の実
行する仮想タイマがあるか否かの判断を行い(ステップ
S203)、実行する仮想タイマがある場合、その仮想
タイマのテーブルリスト、すなわち、最後列のテーブル
リストを実タイマに設定し実行する(ステップS20
4)。
【0043】また、実行する仮想タイマがない場合なら
びに最後列のテーブルリストの実タイマの設定が終了す
ると、ステップS101の処理によってユーザが指定し
たタイマ終了後に呼び出す関数をタイマハンドラ制御部
9がコールする(ステップS205)。
【0044】よって、ステップS101〜S107およ
びステップS201〜S205の処理を繰り返すことに
よって、仮想の仮想タイマを実現することができる。
【0045】それにより、本実施の形態においては、単
一のタイマしかないUnixを用いたワークステーショ
ン1においても、複数の仮想タイマを多重タイマとして
使用できるので、タイマ管理が不要となるので効率よく
プログラム設計を行うことができる。
【0046】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【0047】たとえば、前記実施の形態では、ワークス
テーションにおける多重タイマの制御技術について記載
したが、パーソナルコンピュータやメインフレームなど
の1つのプロセスにおいて単一の実タイマのみしか使用
できない様々な電子計算機に用いることができる。
【0048】また、前記実施の形態では、単一の実タイ
マを複数の仮想タイマとして制御したが、たとえば、そ
の実タイマをシリアルに使用するようにしてもよい。
【0049】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0050】(1)本発明によれば、1つのプロセスに
おいて使用できる単一のタイマによって複数の仮想タイ
マを実現できるので、タイマ管理を不要とすることがで
きる。
【0051】(2)また、本発明では、単一タイマによ
って複数のジョブ管理ができるので、効率よくプログラ
ムの実行進捗を管理することができる。
【0052】(3)さらに、本発明においては、上記
(1)、(2)により、効率よくフレキシブルにプログ
ラム設計を行うことができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるワークステーショ
ンの制御演算手段およびその近傍のブロック図である。
【図2】本発明の実施の形態1によるテーブルリストの
説明図である。
【図3】本発明の一実施の形態による多重タイマの実行
例を示したテーブルリストの説明図である。
【図4】本発明の一実施の形態による多重タイマの実行
例を示したテーブルリストの説明図である。
【図5】本発明の一実施の形態による多重タイマの実行
例を示したテーブルリストの説明図である。
【図6】本発明の一実施の形態によるワークステーショ
ンの動作フローチャート図である。
【図7】本発明の一実施の形態によるワークステーショ
ンの動作フローチャート図である。
【符号の説明】
1 ワークステーション 2 入力手段 3 出力手段 4 制御手段 5 制御演算手段(多重タイマ制御手段) 6 プログラム実行部 7 標準時時計 8 実タイマ 9 タイマハンドラ制御部 10 比較/演算処理部 11 タイマリスト登録部 12 実タイマ実行部(タイマ)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大島 良夫 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 國吉 美砂子 東京都小平市上水本町5丁目22番1号 株 式会社日立マイコンシステム内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 1つのプロセスにおいて単一のタイマの
    みにより複数の仮想タイマを制御する多重タイマの制御
    方法であって、 タイマ動作に必要なタイマデータを入力し、仮想タイマ
    を登録する工程と、 登録された仮想タイマの終了時刻をタイマデータから演
    算する工程と、 その演算結果に基づいて、前記仮想タイマの終了順位を
    求め、登録されているすべての仮想タイマを終了時刻の
    遅いものから順に並べかえてテーブルリストに登録する
    工程と、 並べかえられた前記テーブルリストの終了時間の最も早
    い仮想タイマに前記タイマを設定し、所定の処理を実行
    する工程と、 設定された仮想タイマが終了すると、前記テーブルリス
    トにおける次の順番の仮想タイマを前記タイマに設定
    し、所定の処理を実行する工程とを有することを特徴と
    する多重タイマの制御方法。
  2. 【請求項2】 1つのプロセスにおいて単一のタイマの
    みにより複数の仮想タイマを制御する電子計算機であっ
    て、 仮想タイマの動作に必要なタイマデータを入力する入力
    手段と、 前記入力手段によって入力されたタイマデータから各々
    の仮想タイマの開始時刻および終了時刻を管理し、前記
    タイマによって複数の仮想タイマを制御する多重タイマ
    制御手段と、 前記入力手段により入力されたタイマによりプログラム
    の進捗を表示する表示手段とを設けたことを特徴とする
    電子計算機。
  3. 【請求項3】 請求項2記載の電子計算機において、 前記多重タイマ制御手段が、 前記入力手段によって入力されたタイマデータから仮想
    タイマの終了時刻を演算し、その仮想タイマの終了順位
    を演算する比較/演算処理部と、 前記比較/演算処理部の演算結果に基づいて登録されて
    いるすべての仮想タイマを終了時刻の遅いものから順に
    並べかえてテーブルリストを生成し、登録するタイマリ
    スト登録部と、 前記タイマリスト登録部により前記テーブルリストに登
    録された複数の仮想タイマの内、最も早く終了する仮想
    タイマを前記タイマに設定し、実行を行う実タイマ実行
    部とよりなることを特徴とする電子計算機。
  4. 【請求項4】 請求項3記載の電子計算機において、前
    記タイマリスト登録部によって生成された前記テーブル
    リストが、次のテーブルリストのアドレス、終了時刻、
    タイマ終了後に呼び出す関数のアドレスならびにその関
    数に渡すデータよりなることを特徴とする電子計算機。
JP8337823A 1996-12-18 1996-12-18 多重タイマの制御方法およびそれに用いる電子計算機 Withdrawn JPH10177479A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8337823A JPH10177479A (ja) 1996-12-18 1996-12-18 多重タイマの制御方法およびそれに用いる電子計算機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8337823A JPH10177479A (ja) 1996-12-18 1996-12-18 多重タイマの制御方法およびそれに用いる電子計算機

Publications (1)

Publication Number Publication Date
JPH10177479A true JPH10177479A (ja) 1998-06-30

Family

ID=18312304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8337823A Withdrawn JPH10177479A (ja) 1996-12-18 1996-12-18 多重タイマの制御方法およびそれに用いる電子計算機

Country Status (1)

Country Link
JP (1) JPH10177479A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006106917A1 (ja) * 2005-03-31 2006-10-12 Nec Corporation タイマー回路、これを用いた携帯通信端末及び電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006106917A1 (ja) * 2005-03-31 2006-10-12 Nec Corporation タイマー回路、これを用いた携帯通信端末及び電子機器
JPWO2006106917A1 (ja) * 2005-03-31 2008-09-11 日本電気株式会社 タイマー回路、これを用いた携帯通信端末及び電子機器
US7949891B2 (en) 2005-03-31 2011-05-24 Nec Corporation Timer circuit storing a plurality of time measurements with different sets of measurement time that can be realized by starting the time measurements asynchronously

Similar Documents

Publication Publication Date Title
US20050283784A1 (en) Method and system for managing programs for distributed processing systems
JP3144842B2 (ja) マイクロプロセッサ
JPH10177479A (ja) 多重タイマの制御方法およびそれに用いる電子計算機
YarKhan et al. Biological sequence alignment on the computational grid using the GrADS framework
JP2001265726A (ja) コンピュータ作業負荷の高速リカバリおよび再配置を可能にする自動化アプリケーションおよび手順
JPH09223021A (ja) ソフトウェア共有方法
JPH1011271A (ja) バージョンダウン入力方式
JP3223530B2 (ja) データ転送命令生成処理方法
KR100310291B1 (ko) 단일 시스템에서의 병렬 프로그램 시뮬레이션 방법
US6292821B1 (en) Information processing
JP2003076562A (ja) メモリ量的制御方法、装置、コンピュータプログラム及び記録媒体
JP2582546B2 (ja) 並列処理計算機および並列処理方法
Som et al. Effects of resource saturation in real-time computing on data flow architectures
JPH0296833A (ja) 異機種ジョブ制御方式
CN116225529A (zh) 一种多线程编排的方法、装置及电子设备
Schlachter et al. Efficient SDS Simulations on Multi-GPU Nodes of XSEDE High-End Clusters
Kasten Design and Implementation of a Pipelined Virtual Computer
JPH06332966A (ja) プリント板cadシステム
JPS584477A (ja) 複数演算器のポインタによる制御方式
JPH0229867A (ja) 設計実行管理方式
JP2004070524A (ja) 演算装置及びその演算方法
JPS60209843A (ja) 並列処理命令生成方式
JP2000066903A (ja) 割り込み処理システムおよび割り込み処理方法
JP2001195265A (ja) ジョブスケジューリング方法及び記録媒体
JPH01263759A (ja) 実行プライオリティ制御方式

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040302