JPH06332966A - プリント板ｃａｄシステム - Google Patents

プリント板ｃａｄシステム

Info

Publication number
JPH06332966A
JPH06332966A JP5116897A JP11689793A JPH06332966A JP H06332966 A JPH06332966 A JP H06332966A JP 5116897 A JP5116897 A JP 5116897A JP 11689793 A JP11689793 A JP 11689793A JP H06332966 A JPH06332966 A JP H06332966A
Authority
JP
Japan
Prior art keywords
wiring
processing
cpus
queue
printed board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5116897A
Other languages
English (en)
Inventor
Yasumi Oshima
康実 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP5116897A priority Critical patent/JPH06332966A/ja
Publication of JPH06332966A publication Critical patent/JPH06332966A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Abstract

(57)【要約】 【目的】並列計算機でプリント基板配線を行なう際に１
本１本の配線の間の依存関係を考慮し、直列計算機で行
なったと同じ結果をより高速に得る。 【構成】配線処理を個別に実行することのできる複数の
ＣＰＵと、この複数のＣＰＵが共通にアクセスできる共
有メモリからなるプリント板ＣＡＤシステムであって、
前記共有メモリは配線の依存関係を示すテーブルと、依
存関係のある先行配線はないが配線が可能な配線を配線
待ちとして登録する配線待ち行列バッファを備え、前記
各ＣＰＵの内で１つのＣＰＵだけは前記前処理、配線処
理および後処理を行なうが、他のＣＰＵでは前処理と後
処理は行なわず両処理の間の配線処理だけを行なうよう
にし、前記配線待ち行列に基づく１本ずつの配線処理お
よび配線待ち行列バッファの更新が各ＣＰＵで並列的に
行なわれるように構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、並列計算機を用いてプ
リント基板配線を並列的に行なわせるＣＡＤ（Computer
Aided Design ）システムに関し、詳しくは並列計算機
によっても直列計算機と同じ配線処理結果が得られるよ
うにするための改善に関するものである。
【０００２】
【従来の技術】従来より直列計算機でプリント基板配線
を行なう場合は、図４に示すように予め決定した順番に
従って１本ずつの配線処理を繰り返し行なうことによっ
て全体の配線が完成されるような方式を採っていた。こ
の直列計算機による配線処理を高速化するために、複数
の計算機を用意し各計算機が個別に配線処理を行なうよ
うにしたいわゆる並列計算機システムがある。この種の
並列計算機システムによって直列計算機による場合と同
じ結果を得るためには、ある配線を行なうにあたってそ
の配線と依存関係にあるそれ以前の配線結果を必要とす
る。要するに、並列化にあたっては上記のような依存関
係を考慮する必要がある。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
並列計算機によるプリント板ＣＡＤシステムでは、直列
計算機による場合と同じ結果を得ようとする考えがなか
ったため、１本１本の配線の依存関係を考慮しないで配
線が行なわれている。このため並列計算機によって得ら
れるプリント基板配線の結果は、高速化はされるものの
直列計算機の結果と同じ結果が得られないという不具合
があった。
【０００４】本発明の目的は、このような点に鑑みてな
されたもので、並列計算機でプリント基板配線を行なう
際に１本１本の配線の間の依存関係を考慮し、直列計算
機で行なったと同じ結果をより高速に得ることのできる
プリント板ＣＡＤシステムを実現しようとするものであ
る。
【０００５】
【課題を解決するための手段】このような目的を達成す
るために本発明では、配線処理を個別に実行することの
できる複数のＣＰＵと、この複数のＣＰＵが共通にアク
セスできる共有メモリからなるプリント板ＣＡＤシステ
ムであって、前記共有メモリは配線の依存関係を示すテ
ーブルと、依存関係のある先行配線はないが配線が可能
な配線を配線待ちとして登録する配線待ち行列バッファ
を備え、前記各ＣＰＵの内で１つのＣＰＵだけは前記前
処理、配線処理および後処理を行なうが、他のＣＰＵで
は前処理と後処理は行なわず両処理の間の配線処理だけ
を行なうようにし、前記配線待ち行列に基づく１本ずつ
の配線処理および配線待ち行列バッファの更新が各ＣＰ
Ｕで並列的に行なわれるように構成したことを特徴とす
る。
【０００６】
【作用】並列計算機でプリント基板配線を行なう場合に
配線領域に基づく依存関係により１本ずつの配線をスケ
ジューリング（１台１台のＣＰＵへ割り当てること）を
することにより、直列計算機で行なったのと同じ配線結
果を得る。
【０００７】
【実施例】以下図面を用いて本発明を詳しく説明する。
本発明は計算機システムに関するものであり、ＣＡＤの
機能、例えば配線処理等については直接関係がないの
で、その説明は省略する。図１は本発明に係るプリント
板ＣＡＤシステムの一実施例を示す要部構成図である。
図において、１および２は並列計算機の処理装置（以下
ＣＰＵという）であり、それぞれ独立に異なった命令を
処理することができる。なお、ここではＣＰＵが２つの
場合を例にとって説明してある。３は共有メモリであ
り、バス４を介してどのＣＰＵからでもアクセスできる
ようになっている。この共有メモリ３は、各配線の依存
関係を示す表（テーブル）３１と、依存関係のある先行
配線はないが配線が可能な配線を登録するバッファ（配
線待ち行列バッファ）３２を有す。
【０００８】このような構成における動作を図２および
図３の動作フローを参照して次に説明する。まず全体的
な動作について説明する。
【０００９】(1) 前処理 通常の前処理に加え、依存関係を表わす表３１の作成お
よび配線待ち行列の初期登録を行なう。 (2) １本の配線 １本の配線は、図３に示すように、配線待ち行列のチェ
ック、配線処理、配線待ち行列の更新と３つの部分（処
理）からなる。 配線待ち行列のチェックでは、配線可能なものがある
ときはその配線を待ち行列（バッファ３２）から取出
し、ない場合はチェックを繰り返す。 配線処理は、プリント基板配線ＣＡＤシステムが備え
ている配線アルゴリズムに従って配線を行なう。 配線待ち行列更新は、終了した配線について依存関係
を表わす表３１を更新して、新たな配線可能な配線を配
線待ち行列バッファ３２に登録する。 (3) 後処理 配線の後処理を行なう。
【００１０】以上の動作において(2) の処理（図２の破
線で囲った部分の処理）が複数のＣＰＵで別々に並列計
算される処理である。定められたある１つのＣＰＵで前
処理を行なった後、処理が分割され複数のＣＰＵで１本
ずつの配線処理が並列に計算される。すべての配線終了
に伴って分割された処理が統合されていき、１つのＣＰ
Ｕだけが動作している直列状態になったところで後処理
が行なわれ、全体の処理が終了する。
【００１１】このような動作により配線の依存関係を考
慮しながら各ＣＰＵで別々に配線することができるの
で、直列計算機と同じ高品質で高配線率の結果が得られ
ると共に、複数のＣＰＵで並列に配線処理を行なうため
全体としての処理の高速化も図られている。
【００１２】
【発明の効果】以上説明したように本発明によれば、並
列計算機でプリント基板配線を行なう場合に各配線の依
存関係を考慮するようにしたため、直列計算機と同じよ
うに高品質で高配線率の結果が得られ、さらに並列計算
の分だけ全体としての処理が高速になるという効果があ
る。
【図面の簡単な説明】
【図１】本発明に係るプリント板ＣＡＤシステムの一実
施例を示す要部構成図である。
【図２】動作を説明するためのフローチャートである。
【図３】動作を説明するための他のフローチャートであ
る。
【図４】直列計算機における動作を説明するためのフロ
ーチャートである。
【符号の説明】
１，２ ＣＰＵ ３ 共有メモリ ３１ 依存関係を表わす表 ３２ 配線待ち行列バッファ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】配線処理を個別に実行することのできる複
    数のＣＰＵと、この複数のＣＰＵが共通にアクセスでき
    る共有メモリからなるプリント板ＣＡＤシステムであっ
    て、 前記共有メモリは配線の依存関係を示すテーブルと、依
    存関係のある先行配線はないが配線が可能な配線を配線
    待ちとして登録する配線待ち行列バッファを備え、 前記各ＣＰＵの内で１つのＣＰＵだけは前記前処理、配
    線処理および後処理を行なうが、他のＣＰＵでは前処理
    と後処理は行なわず両処理の間の配線処理だけを行なう
    ようにし、前記配線待ち行列に基づく１本ずつの配線処
    理および配線待ち行列バッファの更新が各ＣＰＵで並列
    的に行なわれるように構成したことを特徴とするプリン
    ト板ＣＡＤシステム。
JP5116897A 1993-05-19 1993-05-19 プリント板ｃａｄシステム Pending JPH06332966A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5116897A JPH06332966A (ja) 1993-05-19 1993-05-19 プリント板ｃａｄシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5116897A JPH06332966A (ja) 1993-05-19 1993-05-19 プリント板ｃａｄシステム

Publications (1)

Publication Number Publication Date
JPH06332966A true JPH06332966A (ja) 1994-12-02

Family

ID=14698354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5116897A Pending JPH06332966A (ja) 1993-05-19 1993-05-19 プリント板ｃａｄシステム

Country Status (1)

Country Link
JP (1) JPH06332966A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220114A (ja) * 2006-02-13 2007-08-30 Altera Corp 集積回路のコンピュータ支援設計ソフトウェアをパラレル化する装置および方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220114A (ja) * 2006-02-13 2007-08-30 Altera Corp 集積回路のコンピュータ支援設計ソフトウェアをパラレル化する装置および方法

Similar Documents

Publication Publication Date Title
JPH01150963A (ja) 計算機におけるｉｐｌ方法
JPS6239818B2 (ja)
US5249134A (en) Method of layout processing including layout data verification
JPH06332966A (ja) プリント板ｃａｄシステム
JPH09319788A (ja) ネットワークによる並列処理システム
US4972324A (en) Semiconductor integrated circuit with an improved macro cell pattern
JP2910676B2 (ja) 負荷均等化装置
JP2013506898A5 (ja)
JPH09330339A (ja) 自動記述分割装置
JP2714015B2 (ja) 論理回路合成装置
JP2727615B2 (ja) 論理シミュレーション装置
JP2974398B2 (ja) 自動配線方式
JPH06266860A (ja) ベクトル処理プロセッサ
JPH04247579A (ja) 並列自動配線装置および方法
JPH10283390A (ja) データ圧縮方法
JPH05120380A (ja) 配線処理方式
JP2687699B2 (ja) 集積回路の並列配線処理方法
JPH0645446A (ja) 配置配線方法
JPH02213153A (ja) ブロック配置処理方式
JPS62145350A (ja) ワ−クステ−シヨン装置のユニツト・バス間構造
JPH09269955A (ja) 図形処理方法
JP2000293396A (ja) システム性能見積もり方法及びシステム性能見積もり装置
JPS63129467A (ja) 並列配線処理方式
JPH10171845A (ja) 高位合成方法
JPH0628319A (ja) 論理シミュレータ

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20050315

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20050906

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20051026

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051129

A521 Written amendment

Effective date: 20051228

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20060307

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20060316

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20140324

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250