JPH04247579A - 並列自動配線装置および方法 - Google Patents

並列自動配線装置および方法

Info

Publication number
JPH04247579A
JPH04247579A JP3013217A JP1321791A JPH04247579A JP H04247579 A JPH04247579 A JP H04247579A JP 3013217 A JP3013217 A JP 3013217A JP 1321791 A JP1321791 A JP 1321791A JP H04247579 A JPH04247579 A JP H04247579A
Authority
JP
Japan
Prior art keywords
wiring
terminals
parallel
rough
wired
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3013217A
Other languages
English (en)
Inventor
Hiroshi Date
博 伊達
Mitsuo Seki
光穂 関
Koji Ikeda
光二 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3013217A priority Critical patent/JPH04247579A/ja
Publication of JPH04247579A publication Critical patent/JPH04247579A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、大規模LSI又はプリ
ント基板における相関関係を有する複数の回路素子の端
子間を配線する方法及び装置に関し、配線が集中せず、
配線パターンが複雑にならない配線方法及び装置に関す
る。
【0002】
【従来の技術】一般に従来の大規模な配線処理を複数の
プロセッサを用いて行なう手法としては、次のものがあ
る。
【0003】一つは、配線領域を複数個の部分領域に分
割し、各々の領域内の配線しなければならない素子組に
対して1個ずつプロセッサを割当て、異なる領域内の経
路探索は同時に平行して行うことにより処理時間を短縮
する方法(特開昭59−188772号)がある。
【0004】また、配線領域を複数個の部分領域に分割
し、分割された各領域にプロセッサを割当て個々の領域
に関して独立に配線する方法に関するものとしては、配
線の対象となる領域を分割し、その領域アドレス値を各
ステージ毎に繰返し生成し、全体の制御を行うことによ
り、汎用的で処理の規模や、処理方式の変化に対応でき
るようにする方法(特開昭61−125042号)や、
配線対象面を複数に区分して、各区分毎にその区分内の
配線処理を行うコンピュータを設け、これらをホストコ
ンピュータで統括することにより、配線処理を並列に高
速で行うことを可能にする方法(特開昭62−1155
74号)等がある。
【0005】また、概略経路を求める方法としては、実
際配線で用いる格子間隔よりも大きな格子間隔の概略配
線用格子をあらかじめ設定し、その概略配線用格子を用
いて概略経路を決定する方法(最新の高密度プリント配
線板技術,p.377,ミマツデータシステム発行)が
ある。
【0006】
【発明が解決しようとする課題】上記の領域分割型並列
配線手法に関する従来技術には、配線順序が考慮されて
おらず、次の二つの問題点があった。
【0007】(1)配線混雑度が考慮出来ないため、部
分的に配線が混雑することがある。
【0008】(2)配線密度が均一にならないため、配
線パターンが複雑になり、製品の品質を低下させる原因
になる。
【0009】また上記の概略経路決定方法は、格子間隔
が最初に与えられる為、格子間隔を最初に大きく設定し
すぎると素子間距離が小さい場合には、概略経路の良さ
が反映されない。逆に、格子間隔を最初に小さく設定し
すぎると、概略経路を決定するのに時間がかかるという
問題点がある。
【0010】本発明の目的は、大規模な素子間配線問題
に対して,並列処理を用いて、部分的に配線が混雑しな
い配線を実現する方法及びこの方法を用いた並列配線装
置を提供することにある。
【0011】本発明の他の目的は、配線領域全体を見た
ときに、配線パターンが複雑にならない配線を実現する
方法及びこの方法を用いた並列配線装置を提供すること
にある。
【0012】
【課題を解決するための手段】上記目的を達成するため
に、配線方法として、配線しなければならない各素子の
端子間の距離を考慮に入れて概略経路候補を設定し、そ
れらの概略経路候補に対して、配線混雑度を並列処理に
より同時に計算し、配線混雑度を考慮しながら一番適当
な概略経路候補を選択し、その経路に沿って配線するこ
とにより、配線の集中が緩和するようにしたものである
【0013】また他の目的を達成するために、配線しな
ければならない各素子の端子を対角点とし、L字又はZ
字パターンに沿って並行に走る複数の経路を一つの概略
経路候補とすることにより、配線パターンが複雑になら
ないようにしたものである。
【0014】
【作用】並列自動配線は、複数の概略経路に対して並列
に配線混雑度を計算する。このときその概略経路の形状
や個数は、配線しなければならない端子間距離を考慮し
て入力パラメータによって指定される。そして一番空い
ている概略経路を用いて配線を行なうことにより、端子
間距離に依存せず、局所的に配線が集中することを防ぐ
ことができる。また、概略経路候補を決める際、配線し
なければならない素子の各端子を矩形の対角点とし、L
字又は、Z字のパターンに沿って並行に走る複数の経路
を一つの概略経路候補とすることにより、最終的な配線
パターンが複雑にならない。
【0015】
【実施例】以下に本発明による一実施例を図1に従い、
図2,図3を用いて説明する。
【0016】図1に本発明による並列自動配線装置の一
実施例を示す。最初に並列自動配線装置11は、設計デ
ータ入力部10aから配線領域の既配線領域や禁止領域
、配線可能領域などの配線状況情報、そしてどの端子と
どの端子を結線するのかを示した接続要求情報を入力す
る。そして入力された配線状況情報にしたがって図3に
示すような共有メモリ上の配線状況テーブル31と配線
要求テーブル32を初期化する。また、概略経路候補決
定用パラメータ入力部10bでは、配線すべき素子間の
概略経路の形状や個数を決定するために必要なパラメー
タを入力する。続いて並列自動配線装置11が配線要求
テーブル32から配線しなければならない素子組を検出
し、配線対象とする素子が無くなるまで以下の操作を繰
り返す。
【0017】概略経路候補設定部13では、概略経路候
補決定用パラメータ入力部10bにおいて入力されたパ
ラメータに従って概略経路の設定方法を決め、概略経路
に含まれる格子点座標を図2に示すような並列計算機の
各プロセッサ22a−22dが管理するメモリ23a−
23dに主メモリ24から呼び込む。
【0018】ここで概略経路の設定方法に関しては、後
で述べる。
【0019】並列配線混雑度計算部14では、各概略経
路に対して、各プロセッサが経路の善し悪しを表す評価
尺度である配線混雑度cを並列に計算する。
【0020】
【数1】
【0021】ここで、fは概略経路内の空き線分数、t
は、概略経路内の全線分数である。但し、ここで線分数
と呼んでいるものは、配線領域の格子間隔を一線分とし
た場合の個数である。
【0022】続いて概略経路決定部15では、図2に示
すような並列に動作する複数のプロセッサ22a−22
dを管理するプロセッサ21が、管理下の各プロセッサ
22a−22dが計算した配線混雑度cの値を参考にし
て、例えば配線混雑度cの小さい配線経路を採用する。
【0023】続いて概略経路内配線部16では、概略経
路決定部15で選ばれた概略経路にたいして配線処理が
行われる。
【0024】配線経路決定部16aでは、概略経路決定
部15で選ばれた概略経路内の領域に限定して線分探索
法などの手法で素子間の配線処理を行う。
【0025】続いて配線状況出力部16bでは、配線対
象とした素子間が配線できたかどうか等の情報をディス
プレイやファイルに出力する。
【0026】配線可能領域更新部16cでは、配線経路
決定部16aにおいて既配線となった線分を使用禁止と
し、図3に示すような配線状況テーブル31の既配線フ
ラグオン状態にし、他の配線が、その線分を使用できな
いように更新する。
【0027】このようにして装置を構成すると、大規模
な素子の配置配線処理において、配線の局所的集中が緩
和され未結線が減少するという効果がある。
【0028】次に本発明の一実施例による概略経路設定
処理を図4、図5、図6を用いて説明する。
【0029】図1における概略経路設定部13は、図4
における配線領域40において配線しなければならない
端子組41a,41bが与えられた場合、それらを対角
点とする矩形42を作成する。その矩形42に対して、
図4に示すようなL字パターン43、やZ字パターン4
4を生成する。このとき、どのパターンをいくつ生成す
るのかは、図1における配線経路候補決定用パラメータ
入力部10bより入力される。次に、図5に示すような
概略経路候補51,52,53,54を生成する。この
生成規則は、図4に示すL字パターン43やZ字パター
ン44に沿って並行に走る経路を考え、それらを何本に
するかは、図6に示すように素子間の距離が離れている
ときは、増やし、素子間距離が近いときは、減らすよう
に決められる。例えば、図6において端子Aと端子Bの
間のx方向の距離をdxy方向の距離をdy、配線領域
における格子の間隔をdg,dminをdxとdyのう
ちの小さい方の値と定義する。このとき、図4に示すL
字パターン43やZ字パターン44に沿って並行に走る
経路の本数n(A,B)は、数2で与えられる。
【0030】
【数2】
【0031】ここで、nは自然数で、この値は、図1に
おける配線経路候補決定用パラメータ入力部10bより
入力される。図6は、nの値が2の場合の例である。
【0032】本実施例によれば、端子間配線時に効率良
く経路探索領域を制限できるので、高速に端子間配線が
出来ると共に配線パターンが複雑にならず製品の品質向
上につながるという効果がある。
【0033】
【発明の効果】配線が集中しないので、高密度・高集積
化実装につながる。また、配線パターンが複雑にならな
いので、製品の品質向上につながるという効果もある。
【図面の簡単な説明】
【図1】本発明の一実施例を示す並列自動配線装置の構
成を示すブロック図である。
【図2】本発明の一実施例を示す並列計算機の構成図で
ある。
【図3】本発明における配線状況テーブルと配線要求テ
ーブルの説明図である。
【図4】本発明におけるL字パターンとZ字パターンの
説明図である。
【図5】本発明における概略経路候補の説明図である。
【図6】本発明における素子間距離を考慮した概略経路
候補の説明図である。
【符号の説明】
11…並列自動配線装置、43…L字パターン、44…
Z字パターン、51,52,53,54…概略経路候補
、61,62…素子間距離を考慮した概略経路。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】LSIやプリント基板における結線関係を
    有する素子をレイアウト領域に配置した後、素子の端子
    間を配線する処理において、結ばなければならない各端
    子を矩形の対角点とし、L字又は、Z字のパターンに沿
    って並行に走る複数の経路を一つの概略経路候補として
    設定しこのとき概略経路候補の幅を配線すべき端子間が
    近い場合は小さくし、配線すべき端子間が離れている場
    合は大きくすることを特徴とする並列自動配線方法。
  2. 【請求項2】複数のCPUを備えた並列計算機、または
    複数の計算機をネットワーク接続したシステムを使用し
    、LSIやプリント基板における結線関係を有する素子
    をレイアウト領域に配置した後、素子の端子間を配線す
    る処理において、配線する端子間の概略経路候補を複数
    個指定し、それらの概略経路候補に対してその経路の良
    さを表す評価尺度を並列処理により同時に計算し、それ
    らの評価尺度の値の中で一番良い値を与える概略経路候
    補に沿って配線することを特徴とする並列自動配線方法
  3. 【請求項3】複数の概略経路候補に対して、配線混雑度
    を並列に計算する機能を有することを特徴とする並列自
    動配線装置。
  4. 【請求項4】請求項1に記載の概略経路候補を決定する
    処理において、結ばなければならない各端子を矩形の対
    角点とし、L字又は、Z字のパターンに沿って並行に走
    る複数の経路を一つの概略経路候補とすることを特徴と
    する並列自動配線装置。
JP3013217A 1991-02-04 1991-02-04 並列自動配線装置および方法 Pending JPH04247579A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3013217A JPH04247579A (ja) 1991-02-04 1991-02-04 並列自動配線装置および方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3013217A JPH04247579A (ja) 1991-02-04 1991-02-04 並列自動配線装置および方法

Publications (1)

Publication Number Publication Date
JPH04247579A true JPH04247579A (ja) 1992-09-03

Family

ID=11826998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3013217A Pending JPH04247579A (ja) 1991-02-04 1991-02-04 並列自動配線装置および方法

Country Status (1)

Country Link
JP (1) JPH04247579A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7058913B1 (en) * 2001-09-06 2006-06-06 Cadence Design Systems, Inc. Analytical placement method and apparatus
JP2010218166A (ja) * 2009-03-16 2010-09-30 Fujitsu Ltd 表示プログラム、表示装置、および表示方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7058913B1 (en) * 2001-09-06 2006-06-06 Cadence Design Systems, Inc. Analytical placement method and apparatus
US7493581B2 (en) * 2001-09-06 2009-02-17 Cadence Design Systems, Inc. Analytical placement method and apparatus
JP2010218166A (ja) * 2009-03-16 2010-09-30 Fujitsu Ltd 表示プログラム、表示装置、および表示方法

Similar Documents

Publication Publication Date Title
JPS6239818B2 (ja)
EP0950966A2 (en) Automatic routing method
JPH04247579A (ja) 並列自動配線装置および方法
JP2005267302A (ja) 配線経路決定方法及びシステム
JP3229235B2 (ja) 配線整形方法及び装置、禁止領域半径決定方法及び装置
JP2938431B1 (ja) 配線設計装置、配線判定装置およびこれらの方法
JP2005310825A (ja) クリアランス検査装置および方法
JPH01232475A (ja) 平行線結線方法
JP2566788B2 (ja) プリント板の配線方式
JP2715931B2 (ja) 半導体集積回路設計支援方法
US7617465B1 (en) Method and mechanism for performing latch-up check on an IC design
US7107556B1 (en) Method and system for implementing an analytical wirelength formulation for unavailability of routing directions
JP2914025B2 (ja) Lsiの自動配置配線処理方法
JP2927319B2 (ja) 配線情報加工方式
JP2007102381A (ja) 半導体装置設計支援装置、半導体装置設計支援方法、その方法をコンピュータにより実行可能なプログラム、及び、そのプログラムを記録した記録媒体
JP2002215704A (ja) モジュールの端子位置決定方法及び装置
JPH1117015A (ja) 半導体集積回路のレイアウト方法
JPH05120380A (ja) 配線処理方式
JPH05216963A (ja) 配線方法
JPH01293700A (ja) 自動配線装置
JPH09198423A (ja) 自動配線方法および自動配線装置
JPH033349A (ja) 半導体集積回路の自動配線方法
JPH10294380A (ja) 階層的レイアウト方法及び記録媒体
JPS63271661A (ja) 配線経路探索装置
JPH05282402A (ja) 配置問題解決システム