JPS63129467A - 並列配線処理方式 - Google Patents

並列配線処理方式

Info

Publication number
JPS63129467A
JPS63129467A JP61275740A JP27574086A JPS63129467A JP S63129467 A JPS63129467 A JP S63129467A JP 61275740 A JP61275740 A JP 61275740A JP 27574086 A JP27574086 A JP 27574086A JP S63129467 A JPS63129467 A JP S63129467A
Authority
JP
Japan
Prior art keywords
wiring
processing
processing device
parallel
process processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61275740A
Other languages
English (en)
Inventor
Nobuyuki Hiraoka
信之 平岡
Hideki Mito
三渡 秀樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61275740A priority Critical patent/JPS63129467A/ja
Publication of JPS63129467A publication Critical patent/JPS63129467A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 プリント板等の自動配線設計の並列処理効率を改善する
処理方式である。
複数の処理装置で、複数の配線処理プロセスを並列に処
理すると共に、既決定の配線を移動するプロセスを別に
設けて、配線処理と並行可能にする。
この方式により、既決定配線を移動しないと経路が得ら
れない配線について、移動処理を待つことなく、配線処
理を並行して進めることができるので、処理時間が短縮
される。
〔産業上の利用分野〕
本発明は、計算機システムにおける、プリント板等の自
動配線設計の並列処理方式に関する。
プリント板搭載回路、大規模集積回路等の、部品搭載の
高密度化による回路規模の増大に伴い、配線基板上の配
線経路を、計算機システムによって自動処理することが
必須であり、且つその処理時間の短縮が必要になってい
る。
〔従来の技術〕
配線の自動設計は公知のように、例えば第2図に示すよ
うな配線基板1上の、指定される各2端点(図に■、■
等で示す)の間を接続する経路を、配線基板lで定めら
れている配線領域を使用し、配線上の所定の制約条件に
従って決定する問題である。
所要の回路を構成するための、配線設計の処理に際して
は、先ず配線長ができるだけ短くなるように考慮して、
配線基板1に搭載する部品の配置を別の処理で適当に決
定し、その配置に基づいて、部品の端子間或いは部品の
端子と基板の外部端子との間等の、前記のような各2端
点間の配線要求が定まる。
前記の図の例によっても明らかなように、各端点対の配
線経路は、他の配線と競合しない限り互いに無関係に決
定することができる。
従って、複数の処理装置に適当に端点対を振り分けて、
それぞれの分担する端点対の配線設計を並列に処理する
ことにより、処理時間を短縮することが可能である。
例えば、第3図の配線設計システムにおいて、監視プロ
セス処理装置10は、配線設計データヘース1)に格納
された要求情報に基づいて、配線基板1の配線面を複数
の領域2.3.4等に分割して、それらの各領域内の端
点間の配線設計要求を処理する配線プロセス12を生成
し、それぞれ各処理装置13に分)旦させる。
処理装置13は、分担する配線プロセスを実行して、完
了すれば監視プロセス処理装置に報告し、未処理の監視
プロセスがあればそれを受は取って実行する。
〔発明が解決しようとする問題点〕
そのような適当に分割された領域内の、比較的距離の短
い端点対の配線では、一般に領域内の配線相互の干渉も
少なく、前記の並列処理方式によって有効に処理時間の
短縮が得られる。
しかし、逐次離れた端点間の配線処理を扱うようになる
と、例えば第3図の端点対■の例のように、既に配線経
路が決定されている端点対■、■等の配線経路を変更し
なければ配線経路を得られないような場合が増加する。
その場合には、例えば■の例で述べれば、■、■、■の
配線経路を順次変更し、その後■の配線経路が決定され
ることになり、並列処理の効果が十分に得られなくなる
という問題がある。
〔問題点を解決するための手段〕
第1図は、本発明の構成を示すブロック図である。
図において、20は配線設計データベース1)の情報に
基づいて、配線プロセス12及び移動プロセス25を生
成する監視プロセス処理装置、23は配線プロセス12
を監視プロセス処理装置20から受は取って処理する配
線プロセス処理装置、24は移動プロセス25を監視プ
ロセス処理装置20から受は取って処理する移動プロセ
ス処理装置である。
〔作 用〕
監視プロセス処理装置20は、配線設計データヘース1
)の要求情報に従って、配線要求を適当に分割して処理
する配線プロセス12を生成し、配線プロセス処理装置
23に渡して実行させる。
配線プロセス処理装置23は、配線設計処理により、既
決定配線の移動を要すると判定したときは、監視プロセ
ス処理装置20に通知した後、通知した当該既決定配線
が移動されたものとして配線設計処理を進める。
監視プロセス処理装置20は、移動要求の通知を受ける
と、当該既決定配線の移動処理のための移動プロセス2
5を生成し、移動プロセス処理装置24に渡して実行さ
せる。
監視プロセス処理装置20は、プロセスの実行状況を監
視して、必要により配線プロセス処理装置23と移動プ
ロセス処理装置24を相互に変更し、処理の並行度を維
持するようにする。
以上により、配線設計の並行処理における、処理効率が
改善される。
〔実施例〕
第1図のシステムにおいて、配線プロセス処理装置23
と移動プロセス処理装置24とは、例えば同一種類の処
理装置によって構成し、監視プロセス処理装置20から
受は取るプロセスの種類に応じて、随時移行することが
できるようにする。
監視プロセス処理装置20は、最初は全処理装置に分配
するように配線プロセス12を生成し、全処理装置を配
線プロセス処理装置23として実行を開始させる。
この段階では、各配線プロセス12を、例えば分割した
領域内で完結する配線の設計に限って処理するプロセス
として、各配線プロセス処理装置23は互いに独立に処
理を進め、完了すると監視プロセス処理装置20に通知
し、監視プロセス処理装置、20は処理結果の配線経路
データを例えば配線設計データベース1)に格納する。
更に、監視プロセス処理装置20は、分割領域にまたが
る、より長い距離の配線要求に関する配線プロセスを生
成して、実行の終わった配線プロセス処理装置23に渡
して実行させる。
ある配線プロセス処理装置23が例えば第3図の■とし
て図示した配線を分担したとし、■の配線経路は図の破
線のようにする必要があるものとする。
このとき、図に実線で示す配線経路は既に決定されてい
るとすると、その配線プロセス処理装置23は、例えば
先ず■の配線と干渉することを検出して、監視プロセス
処理装置20に、■の配線経路の移動を要求する。
監視プロセス処理装置20は、■の配線経路を移動する
処理のための移動プロセスを生成して、実行待ちになっ
ている配線プロセス処理装置23又は移動プロセス処理
装置24に渡して、移動プロセス処理装置24として実
行させ、例えば第3図に破線で示すような■の経路を新
たに決定するようにする。
移動要求元の配線プロセス処理装置23は、監視プロセ
ス処理装置20に要求が受は取られると、移動が行われ
たものとして■の配線設計処理を進める。
その結果、再び■の既決定配線経路との干渉を検出し、
前と同様に監視プロセス処理装置20へ移動要求を出し
た後、この移動が行われたものとして処理を進める。更
に■の配線経路との干渉も同様に処理して■の配線設計
を完了する。
この間に、監視プロセス処理装置20は、配線プロセス
処理装置23からの要求によって、■及び■の経路移動
処理のための移動プロセスを次々に生成し、実行待ちに
なった配線プロセス処理装置23又は移動プロセス処理
装置24に渡して、その移動プロセス処理装置24によ
る移動処理を、前記配線プロセス処理装置23による■
の配線設計と並行して実行させる。
このようにして、全処理装置を配線プロセス処理装置2
3として開始し、逐次移動プロセス処理装置24が適当
に増加するようになり、比較的長い配線経路の処理と経
路の移動処理とが並行に進められるので、処理装置の負
荷の偏りによる遊び時間の発生を減少し、処理効率が向
上される。
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、配線
自動設計を複数の処理装置で並行処理するシステムにお
いて、処理の並行度の増加により処理効率が改善される
ので、処理が高速化されるという著しい工業的効果があ
る。
【図面の簡単な説明】
第1図は本発明の構成を示すブロック図、第2図は配線
経路の説明図、 第3図は従来の一構成例ブロック図である。 図において、 1は配線基板、     2〜4は領域、10.20は
監視プロセス処理装置、 1)は配線設計データベース、 12は配線プロセス、  13は処理装置、23は配線
プロセス処理装置、 24は移動プロセス処理装置、 25は移動プロセスを示す。

Claims (2)

    【特許請求の範囲】
  1. (1)配線基板上の指定の点間を接続する、該配線基板
    上の配線経路の決定を、複数の処理装置(20、23、
    24)によって処理するシステムにおいて、該配線経路
    を決定する処理を行う、1以上の第1のプロセス(12
    )と、該決定した配線経路を移動する処理を行う、1以
    上の第2のプロセス(25)とを生成する処理装置(2
    0)、 及び第1及び第2のプロセスを並列に実行する処理装置
    (23、24)を有することを特徴とする並列配線処理
    方式。
  2. (2)前記第1及び第2のプロセスを並列に実行する処
    理装置(23、24)は、複数の同一処理装置で構成さ
    れ、各該処理装置は動的に割り当てられる何れかの該プ
    ロセスを処理する特許請求の範囲第1項記載の並列配線
    処理方式。
JP61275740A 1986-11-19 1986-11-19 並列配線処理方式 Pending JPS63129467A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61275740A JPS63129467A (ja) 1986-11-19 1986-11-19 並列配線処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61275740A JPS63129467A (ja) 1986-11-19 1986-11-19 並列配線処理方式

Publications (1)

Publication Number Publication Date
JPS63129467A true JPS63129467A (ja) 1988-06-01

Family

ID=17559730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61275740A Pending JPS63129467A (ja) 1986-11-19 1986-11-19 並列配線処理方式

Country Status (1)

Country Link
JP (1) JPS63129467A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7984413B2 (en) 2007-11-12 2011-07-19 Fujitsu Limited Wiring design processing method and wiring design processing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7984413B2 (en) 2007-11-12 2011-07-19 Fujitsu Limited Wiring design processing method and wiring design processing apparatus

Similar Documents

Publication Publication Date Title
US5331572A (en) Integrated circuit and layout system therefor
JPS63129467A (ja) 並列配線処理方式
US4972324A (en) Semiconductor integrated circuit with an improved macro cell pattern
JPS58151743A (ja) ポ−リング方式
JPH05121547A (ja) 半導体集積回路の配線処理方法
KR0145925B1 (ko) 컴퓨터 분야의 인터럽트 제어 장치
JPH02245864A (ja) 多重プロセッサシステム
JP2687699B2 (ja) 集積回路の並列配線処理方法
JPS60204062A (ja) マルチデ−タ処理システム
JPH06332966A (ja) プリント板cadシステム
JPS5853638Y2 (ja) デ−タ処理装置
JPS5864562A (ja) 信号処理装置
JPS61107460A (ja) マルチプロセツサシステム
JPS638962A (ja) バツフア管理方式
JPH08185384A (ja) ロードモジュール割り当て方法および割り当て装置
JPH03154363A (ja) 階層的配置処理方式
JPH04233068A (ja) スケジューリング方法
JPH03181150A (ja) 自動配線システムの再配線処理方式
JPS62145350A (ja) ワ−クステ−シヨン装置のユニツト・バス間構造
JPH03125248A (ja) データ処理システム
JPS63138467A (ja) 配線処理方式
JPS62175869A (ja) モジユ−ル配置決定処理方式
JPS6364134A (ja) ネツトワ−クシステム停止方式
JPH01228053A (ja) 並列処理プロセッサシステムの負荷分配方式
JPS634363A (ja) マルチcpu装置