JPH10173077A - 半導体不揮発性記憶装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】蓄積したキャリアをリークしにくい、電荷の蓄
積能に優れた電荷蓄積層を有する半導体不揮発性記憶装
置の製造方法を提供する。 【解決手段】第１の半導体基板１０上に第１絶縁膜２１
を形成する工程と、第１の絶縁膜の上層に第２の絶縁膜
２２を形成する工程と、第２の半導体基板３１上に第３
の絶縁膜２３を形成する工程と、第２の絶縁膜２２と第
３の絶縁膜２３を対向させて密着させて熱処理を施し、
密着させた界面を貼り合わせる工程とにより製造する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体不揮発性記
憶装置の製造方法に関し、特にＭＯＮＯＳ型の半導体不
揮発性記憶装置の製造方法に関する。

【０００２】

【従来の技術】フロッピーディスクなどの磁気記憶装置
に代わり、電気的に書き換え可能な半導体不揮発性記憶
装置（ＥＥＰＲＯＭ：Electrically Erasable and Prog
rammable ROM）が使われ始めている。ＥＥＰＲＯＭとし
ては、ＦＬＯＴＯＸ型、ＴＥＸＴＵＲＥＤ ＰＯＬＹ
型、あるいはＭＮＯＳ型など、様々な特徴を有する構造
のものが開発されている。

【０００３】ＥＥＰＲＯＭの１つにＭＯＮＯＳ型記憶装
置がある。ＭＯＮＯＳ型記憶装置は、例えば図６に示す
ような構造を持っている。半導体基板１０上に、例えば
酸化シリコンからなる第１の絶縁膜２１があり、その上
層に例えば窒化シリコンからなる第２の絶縁膜があり、
さらにその上層に例えば酸化シリコンからなる第３の絶
縁膜がある。これら、第１〜第３の絶縁膜を積層するこ
とにより、電荷を蓄積することができる電荷蓄積層ＣＡ
となる。第３の絶縁膜２３の上層には、例えばシリサイ
ドからなるコントロールゲート電極３１がある。半導体
基板１０中には図示しないソース・ドレイン拡散層があ
る。

【０００４】上記の構造のＭＯＮＯＳ型記憶装置のシリ
コン半導体基板からコントロール電極に至るエネルギー
バンド図で示すと図７のようになる。シリコン半導体基
板から注入された電子は２ｎｍ前後の膜厚を持つ第１の
絶縁膜（トンネル酸化シリコン）を通り、第２の絶縁膜
（窒化シリコン）に注入される。注入された電子は第２
の絶縁膜（窒化シリコン）中を伝導していき、第２の絶
縁膜（窒化シリコン）中のキャリアトラップあるいは第
２の絶縁膜（窒化シリコン）と第３の絶縁膜（トップ酸
化シリコン）との界面にトラップされ蓄積される。

【０００５】上記の構造のＭＯＮＯＳ型記憶装置の従来
方法による製造方法は、例えば、以下のようになる。ま
ず、図８（ａ）に示すように、半導体基板１０上に、図
示しない素子分離絶縁膜を形成し、イオン注入により図
示しないチャネル形成領域を形成した後、半導体基板１
０表面に熱酸化処理を施し、酸化シリコンからなる第１
の絶縁膜２１を形成する。

【０００６】次に、図８（ｂ）に示すように、第１の絶
縁膜２１の上層に窒化シリコンをＣＶＤにより堆積し、
第２の絶縁膜２２を形成する。

【０００７】次に、図８（ｃ）に示すように、第２の絶
縁膜２２の表面に熱処理を施し、酸化シリコンからなる
第３の絶縁膜２３を形成する。あるいは、酸化シリコン
をＣＶＤにより堆積させて第３の絶縁膜２３を形成す
る。

【０００８】次に、図８（ｄ）に示すように、例えばタ
ングステンシリサイドをＣＶＤにより堆積し、コントロ
ールゲート電極層３１を形成する。

【０００９】次に、例えばゲート幅０．２５μｍにパタ
ーン加工して、第１〜第３の絶縁膜からなる電荷蓄積層
ＣＡ及びコントロールゲート電極３１を形成し、さらに
イオン注入などにより図示しないソース・ドレイン拡散
層を形成してトランジスタを形成し、図６に至る。この
後は、層間絶縁膜の形成、コンタクトホールの開孔、上
層配線の形成などにより、半導体不揮発性記憶装置を完
成させる。

【００１０】

【発明が解決しようとする課題】しかしながら、上記の
従来の方法により製造した半導体不揮発記憶装置は、キ
ャリアトラップが第２の絶縁膜（窒化シリコン）中に均
一に存在し、蓄積された電子が第１の絶縁膜（トンネル
酸化シリコン）側に抜けやすい問題がある。

【００１１】また、第３の絶縁膜（トップ酸化シリコ
ン）もシリコン半導体基板を熱酸化して形成した酸化シ
リコンに比べてキャリアをリークしやすく、第１の絶縁
膜（トンネル酸化シリコン）側からの電子の注入の際に
逆に第３の絶縁膜（トップ酸化シリコン）からホールが
注入されて電子とホールが再結合し、電荷が消滅してし
まうという問題も起きていた。

【００１２】特に第２の絶縁膜（窒化シリコン膜）は半
導体不揮発性記憶装置の書き込み速度を速くするために
キャリアトラップを多くするように形成されているた
め、電子はそのトラップを伝って抜けやすくなってお
り、上記の問題を大きくしている。

【００１３】従って、本発明は、第１〜第３の絶縁膜か
らなる電荷蓄積層の積層界面及び絶縁膜を改良し、蓄積
したキャリアをリークしにくい、電荷の蓄積能に優れた
電荷蓄積層を有する半導体不揮発性記憶装置の製造方法
を提供することを目的とする。

【００１４】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体不揮発性記憶装置の製造方法は、半
導体基板上に形成される積層絶縁膜に電荷を蓄積する半
導体不揮発性記憶装置の製造方法であって、第１の半導
体基板上に第１の絶縁膜を形成する工程と、該第１の絶
縁膜の上層に第２の絶縁膜を形成する工程と、第２の半
導体基板上に第３の絶縁膜を形成する工程と、前記第２
の絶縁膜と前記第３の絶縁膜を対向させて密着させて熱
処理を施し、該密着させた界面を貼り合わせる工程とを
有する。

【００１５】キャリアトラップの位置は、蓄積された電
子が第１の絶縁膜側に抜けるのを防ぐために、できるだ
け第２の絶縁膜と第３の絶縁膜の界面近傍に形成するこ
とが望ましい。本発明によれば、第１の半導体基板と第
２の半導体基板というように、半導体基板を２枚用意
し、ＳＯＩ（silicon on insulator）技術により、第１
の半導体基板上の第２の絶縁膜と、第２の半導体基板上
の第３の絶縁膜を貼り合わせる熱処理を施す。この熱処
理工程において、キャリアトラップの位置を第２の絶縁
膜と第３に絶縁膜の界面に多数形成できるので、第１の
絶縁膜から電子が抜けるのを防ぐことができる。

【００１６】上記の熱処理において、熱がかけられる前
の室温の状態における、密着している第２の絶縁膜２２
と第３の絶縁膜２３の表面の様子を、図４（ａ）に示
す。第２の絶縁膜２２の表面にはアミノ基または水素が
存在する構造をとっており、第３の絶縁膜２３の表面に
は酸素が存在する構造をとっている。２００℃〜１００
０℃の熱がかけられると、図４（ｂ）に示すように、第
２の絶縁膜２２表面のアミノ基と第３の絶縁膜２３表面
の酸素から、あるいは第２の絶縁膜２２表面の水素と第
３の絶縁膜２３表面の酸素から水分子がとれる反応が生
じ、１０００℃以上になると、図４（ｃ）に示すよう
に、第２の絶縁膜２２表面のアミノ基が存在した部分で
は、Ｓｉ−Ｎ−Ｓｉの結合が生成する。また、第２の絶
縁膜２２表面の水素が存在した部分では、Ｎ空孔とな
り、これがキャリアトラップとなる。この貼り合わせの
工程において、第２の絶縁膜２２と第３の絶縁膜２３の
界面にキャリアトラップが多数形成される。

【００１７】また、第３の絶縁膜を第２の半導体基板上
に直接形成することができるので、第２の半導体基板の
熱酸化により第３の絶縁膜を形成することが可能とな
る。シリコン半導体基板の熱酸化により形成した酸化シ
リコンの絶縁膜は、キャリアをリークしにくいので、第
１の絶縁膜側からの電子の注入の際に逆に第３の絶縁膜
からホールが注入されて電子とホールが再結合し、電荷
が消滅してしまうということが生じにくくすることが可
能となる。

【００１８】上記の本発明の半導体不揮発性記憶装置の
製造方法は、好適には、前記第２の絶縁膜と前記第３の
絶縁膜を対向させて密着させて熱処理を施し、該密着さ
せた界面を貼り合わせる工程の後に、前記第２の半導体
基板を薄くする工程を有する。第２の半導体基板は、薄
くすることにより、そのままコントロールゲート電極と
することが可能となる。

【００１９】上記の本発明の半導体不揮発性記憶装置の
製造方法は、好適には、前記第２の半導体基板上に第３
の絶縁膜を形成する工程と、前記第２の絶縁膜と前記第
３の絶縁膜を対向させて密着させて熱処理を施し、該密
着させた界面を貼り合わせる工程との間に、前記第３の
絶縁膜の上方から前記第２の半導体基板に対してイオン
注入により第２の半導体基板中にイオン注入層を形成す
る工程を有し、前記第２の半導体基板を薄くする工程
が、前記第２の絶縁膜と前記第３の絶縁膜を対向させて
密着させて熱処理を施すことで、前記第２の半導体基板
中のイオン注入層の第１の半導体基板に近いほうの界面
で切断する工程である。イオン注入を行い、熱処理によ
りイオン注入層の表面で切断することで、第２の半導体
基板を容易に薄く加工することができる。

【００２０】また、上記の本発明の半導体不揮発性記憶
装置の製造方法は、好適には、前記第２の半導体基板を
薄くする工程が前記第３の絶縁膜を積層させた面と対向
する面側から前記第２の半導体基板を研磨して薄くする
工程である。第２の半導体基板を研磨することにより、
第２の半導体基板を容易に薄くすることができる。

【００２１】また、上記の本発明の半導体不揮発性記憶
装置の製造方法は、好適には、前記第２の絶縁膜をシリ
コン窒化膜でＣＶＤにより形成する。ＣＶＤ法によれ
ば、形成するシリコン窒化膜中のキャリアトラップの密
度を制御する可能となる。本発明においては、第２の絶
縁膜をキャリアトラップの数の少ない膜として、第２の
絶縁膜そのものの電荷蓄積の能力を低くする。しかし、
一方で、第２の絶縁膜と第３の絶縁膜の界面にはキャリ
アトラップを多数形成しているので、キャリアトラップ
を、第１の絶縁膜からより遠いところに分布させること
ができるので、電子が第１の絶縁膜から抜けるのを防ぐ
能力をさらに高めることができる。

【００２２】また、上記の本発明の半導体不揮発性記憶
装置の製造方法は、好適には、第１のシリコン半導体基
板の熱酸化により前記第１の絶縁膜をシリコン酸化膜で
形成し、第２のシリコン半導体基板の熱酸化により前記
第３の絶縁膜をシリコン酸化膜で形成する。シリコン半
導体基板の熱酸化により形成した酸化シリコンの絶縁膜
は、キャリアをリークしにくいので、第１の絶縁膜側か
らの電子の注入の際に逆に第３の絶縁膜からホールが注
入されて電子とホールが再結合し、電荷が消滅してしま
うということが生じにくくすることが可能となる。

【００２３】

【発明の実施の形態】以下に、本発明の半導体不揮発性
記憶装置の製造方法の実施の形態について、図面を参照
して説明する。

【００２４】図３（ｈ）は、本発明の半導体不揮発性記
憶装置の製造方法により製造した半導体不揮発性記憶装
置の断面図である。素子分離絶縁膜２０により分離され
たチャネル形成領域となるシリコン半導体基板１０上
に、例えば酸化シリコンからなる第１の絶縁膜２１があ
り、その上層に例えば窒化シリコンからなる第２の絶縁
膜があり、さらにその上層に例えば酸化シリコンからな
る第３の絶縁膜がある。これら、第１〜第３の絶縁膜を
積層することにより、電荷を蓄積することができる電荷
蓄積層ＣＡとなる。第３の絶縁膜２３の上層には、例え
ばシリサイドからなるコントロールゲート電極３１があ
る。電荷蓄積層ＣＡ及びコントロールゲート電極３１の
両側部の半導体基板１０中には、図示しないソース・ド
レイン拡散層があり、以上でトランジスタを形成してい
る。電荷蓄積層ＣＡ及びコントロールゲート電極３１の
側部にサイドウォール絶縁膜２４があり、さらに上記の
トランジスタを全面に被覆して層間絶縁膜２５がある。
層間絶縁膜中には、トランジスタのソース・ドレイン拡
散層及びコントロールゲート電極に達するコンタクトホ
ールが開孔されており、上層配線３２が形成されてい
る。

【００２５】かかる半導体不揮発性記憶装置は、第１〜
第３の絶縁膜からなる電荷蓄積層の積層界面及び絶縁膜
を改良されており、蓄積したキャリアをリークしにく
い、電荷の蓄積能に優れた電荷蓄積層を有している。

【００２６】以下に、本発明の半導体不揮発性記憶装置
の製造方法の実施例について、図面を参照して説明す
る。

【００２７】実施例１ 図１〜図３は、本発明の半導体不揮発性記憶装置の製造
方法の製造工程を示す断面図である。

【００２８】まず、図１（ａ）に示すように、第１のシ
リコン半導体基板１０に、例えばＬＯＣＯＳ法により、
素子分離絶縁膜２０を形成し、イオン注入により図示し
ないチャネル形成領域を形成する。

【００２９】次に、図１（ｂ）に示すように、（O₂流
量：２ＳＬＭ、温度：８００℃）の条件のＲＴＯ（Rapi
d Thermal Oxidation ）のドライ熱酸化処理で、第１の
半導体基板１０の表面に、例えば膜厚２ｎｍの酸化シリ
コンからなる第１の絶縁膜２１を形成する。

【００３０】次に、図１（ｃ）に示すように、（SiH₂Cl
₂ ：２０ＳＣＣＭ、NH₃ ：２００ＳＣＣＭ、N₂：２００
ＳＣＣＭ、圧力：７０Ｐａ、温度：７６０℃）の条件の
ＣＶＤにより、第１の絶縁膜の上層に窒化シリコン膜を
堆積させ、例えば膜厚５ｎｍの第２の絶縁膜２２を形成
する。

【００３１】一方、図２（ｄ）に示すように、拡散炉に
おいて第２のシリコン半導体基板３１に、（O₂流量：５
ＳＬＭ、H₂：５ＳＬＭ、温度：８５０℃）の条件の熱処
理を施し、第２の半導体基板３１上に、例えば膜厚５ｎ
ｍの酸化シリコンからなる第３の絶縁膜２３を形成す
る。

【００３２】次に、図２（ｅ）に示すように、第２の半
導体基板３１に対し、第３の絶縁膜２３の上方から、Ｈ
⁺ イオンを（エネルギー：５０ＫｅＶ、ドーズ量：３×
１０¹⁵ａｔｍ／ｃｍ² ）の条件でイオン注入し、イオン
注入層３１ａを形成する。

【００３３】次に、図３（ｆ）に示すように、第１の半
導体基板１０上に形成した第２の絶縁膜２２と、第２の
半導体基板３１上に形成した第３の絶縁膜２３を密着さ
せる。

【００３４】次に、図３（ｇ）に示すように、拡散炉に
て、（N₂流量：１０ＳＬＭ、温度：１０００℃、時間：
２時間）の条件の熱処理を施し、第１の半導体基板１０
上に形成した第２の絶縁膜２２と、第２の半導体基板３
１上に形成した第３の絶縁膜２３との界面を貼り合わせ
ると共に、第２の半導体基板３１中のイオン注入層３１
ａの第１の半導体基板１０に近いほうの界面で切断す
る。これにより、第２の絶縁膜２２の上層に、例えば膜
厚５ｎｍの酸化シリコンからなる第３の絶縁膜２３と、
さらにその上層に例えば膜厚２００ｎｍの結晶シリコン
からなるコントロールゲート電極層３１を積層させたこ
とになる。

【００３５】上記の熱処理において、熱がかけられる前
の室温の状態における、密着している第２の絶縁膜と第
３の絶縁膜の表面の様子を、図４（ａ）に示す。第２の
絶縁膜の表面にはアミノ基または水素が存在する構造を
とっており、第３の絶縁膜の表面には酸素が存在する構
造をとっている。２００℃〜１０００℃の熱がかけられ
ると、図４（ｂ）に示すように、第２の絶縁膜のアミノ
基と第３の絶縁膜の酸素から、あるいは第２の絶縁膜の
水素と第３の絶縁膜の酸素から水分子がとれる反応が生
じ、１０００℃以上になると、図４（ｃ）に示すよう
に、第２の絶縁膜のアミノ基が存在した部分では、Ｓｉ
−Ｎ−Ｓｉの結合が生成する。また、第２の絶縁膜の水
素が存在した部分では、Ｎ空孔となり、これがキャリア
トラップとなる。この貼り合わせの工程において、第２
の絶縁膜２２と第３の絶縁膜の界面にキャリアトラップ
が多数形成される。

【００３６】この後の工程は従来の半導体不揮発性記憶
装置の製造方法と同様にして、図３（ｈ）に至る。例え
ば、以下の工程により形成する。コントロールゲート電
極層３１の上層にレジストを形成してエッチングを施
し、ゲート幅０．２５μｍ程度のゲート電極様に加工す
る。次に、コントロールゲート電極をマスクにしたイオ
ン注入により、コントロールゲート電極の両側部の第１
の半導体基板１０中にに図示しないソース・ドレイン拡
散層を形成する。次に、酸化シリコンをＣＶＤにより堆
積してエッチバックすることにより、サイドウォール絶
縁膜２４を形成する。次に、酸化シリコンをＣＶＤによ
り堆積し、層間絶縁膜２５を形成する。次に、レジスト
パターニングしてエッチングし、トランジスタのソース
・ドレイン拡散層及びコントロールゲート電極に達する
コンタクトホールを開孔し、タングステンなどで上層配
線３２を形成する。

【００３７】上記の本発明の半導体不揮発性記憶装置の
製造方法によれば、第２の絶縁膜をＣＶＤによるシリコ
ン窒化膜としており、ＣＶＤにおける反応ガスの組成を
制御することにより、第２の絶縁膜中のキャリアトラッ
プの数を制御することが可能となり、本実施例において
はキャリアトラップの数を少なくして第２の絶縁膜を成
膜する。一方、第２の絶縁膜と第３の絶縁膜の界面に
は、上記の理由によりキャリアトラップが多数存在して
いる。また、第１の絶縁膜を第１の半導体基板の熱酸化
により、また、第３の絶縁膜を、第２の半導体基板の熱
酸化により形成しているので、キャリアのリークがしに
くい膜質とすることができる。このように、本発明の半
導体不揮発性記憶装置の製造方法によれば、第１〜第３
の絶縁膜からなる電荷蓄積層の積層界面及び絶縁膜を改
良し、蓄積したキャリアをリークしにくい、電荷の蓄積
能に優れた電荷蓄積層を有する半導体不揮発性記憶装置
を製造することができる。

【００３８】実施例２ また、実施例１とは別な本発明の半導体不揮発性記憶装
置の製造方法として、その製造工程を示す断面図を図５
に示す。

【００３９】図５（ａ）に至るまでの工程は、実施例１
の、熱処理により第２の半導体基板表面に、酸化シリコ
ンからなる第３の絶縁膜を形成する工程までと同様であ
る。実施例２においては、第２の半導体基板３１表面に
第３の絶縁膜を形成した後、図５（ａ）に示すように、
拡散炉にて、（N₂流量：１０ＳＬＭ、温度：１０００
℃、時間：２時間）の条件の熱処理を施し、第１の半導
体基板１０上に形成した第２の絶縁膜２２と、第２の半
導体基板３１上に形成した第３の絶縁膜２３との界面を
貼り合わせる。この貼り合わせにおいては、実施例１と
同様、第２の絶縁膜２２と第３の絶縁膜の界面にキャリ
アトラップが多数形成される。

【００４０】次に、図５（ｂ）に示すように、第３の絶
縁膜２３と反対側から第２の半導体基板３１を例えば膜
厚２００ｎｍとなるまで研磨する。これにより、第２の
絶縁膜２２の上層に、例えば膜厚５ｎｍの酸化シリコン
からなる第３の絶縁膜２３と、さらにその上層に例えば
膜厚２００ｎｍの結晶シリコンからなるコントロールゲ
ート電極層３１を積層させたことになる。

【００４１】この後の工程は実施例１と同様、従来の半
導体不揮発性記憶装置の製造方法と同様にして、図５
（ｃ）に示すような半導体不揮発性記憶装置を製造する
ことができる。

【００４２】上記の実施例２の半導体不揮発性記憶装置
の製造方法によっても、実施例１と同様、第２の絶縁膜
中にはキャリアトラップが少なく、第２の絶縁膜と第３
の絶縁膜の界面にはキャリアトラップが多数存在し、第
１の絶縁膜及び第３の絶縁膜もキャリアをリークしにく
くさせることができ、これにより、第１〜第３の絶縁膜
からなる電荷蓄積層の積層界面及び絶縁膜を改良し、蓄
積したキャリアをリークしにくい、電荷の蓄積能に優れ
た電荷蓄積層を有する半導体不揮発性記憶装置を製造す
ることができる。

【００４３】本発明の半導体不揮発性記憶装置の製造方
法は、上記の実施の形態に限定されない。例えば、コン
トロールゲート電極はシリサイド１層としているが、ポ
リシリコンや、あるいはポリサイドなどの多層構成とす
る工程としてよい。また、ソース・ドレイン拡散層は、
ＬＤＤ構造を形成する工程としてよい。また、コントロ
ールゲート電極上にオフセット絶縁膜を形成するなどし
て、コンタクトを自己整合的に形成してもよい。半導体
記憶装置としてはＮＯＲ型、ＮＡＮＤ型、どちらでもよ
い。その他、本発明の要旨を逸脱しない範囲で、種々の
変更が可能である。

【００４４】

【発明の効果】本発明の半導体不揮発性記憶装置の製造
方法によれば、第２の絶縁膜と第３の絶縁膜の界面にキ
ャリアトラップを多数有するので、蓄積したキャリアを
リークしにくく、電荷の蓄積能に優れた電荷蓄積層を有
する半導体不揮発性記憶装置の製造することができる。

【図面の簡単な説明】

【図１】図１は本発明の実施例１に係る半導体不揮発性
記憶装置の製造方法の製造工程を示す断面図であり、
（ａ）は素子分離絶縁膜の形成工程まで、（ｂ）は第１
の絶縁膜の形成工程まで、（ｃ）は第２の絶縁膜の形成
工程までを示す。

【図２】図２は図１の続きの製造工程を示す断面図であ
り、（ｄ）は第３の絶縁膜形成工程まで、（ｅ）は第２
の半導体基板中にイオン注入層を形成する工程までを示
す。

【図３】図３は図２の続きの製造工程を示す断面図であ
り、（ｆ）は第２の絶縁膜と第３の絶縁膜のを界面での
密着させる工程まで、（ｇ）は熱処理の工程まで、
（ｈ）は上層配線の形成工程までを示す。

【図４】図４は図３（ｇ）の熱処理工程における第２の
絶縁膜の表面と第３の絶縁膜の表面を模式的に示した図
である。

【図５】図５は本発明の実施例２に係る半導体不揮発性
記憶装置の製造方法の製造工程を示す断面図であり、
（ａ）は第２の絶縁膜と第３の絶縁膜のを界面での密着
させる工程まで、（ｂ）は第２の半導体基板の研磨工程
まで、（ｃ）は上層配線の形成工程までを示す。

【図６】図６はＭＯＮＯＳ型メモリトランジスタの断面
図である。

【図７】図７はＭＯＮＯＳ型メモリトランジスタのキャ
リアトラップの様子を模式的に示した図である。

【図８】図８は従来方法によるＭＯＮＯＳ型半導体不揮
発性記憶装置の製造方法の製造工程を示す断面図であ
り、（ａ）は第１の絶縁膜の形成工程まで、（ｂ）は第
２の絶縁膜の形成工程まで、（ｃ）は第３の絶縁膜の形
成工程まで、（ｄ）はゲート電極材の堆積工程までを示
す。

【符号の説明】

１０…第１の半導体基板、２０…素子分離絶縁膜、２１
…第１の絶縁膜、２２…第２の絶縁膜、２３…第３の絶
縁膜、２４…サイドウォール絶縁膜、２５…層間絶縁
膜、３１…第２の半導体基板（ゲート電極）、３１ａ…
イオン注入層、３２…上層配線、ＣＡ…電荷蓄積層

Claims (6)

【特許請求の範囲】
1. 【請求項１】半導体基板上に形成される積層絶縁膜に電
   荷を蓄積する半導体不揮発性記憶装置の製造方法であっ
   て、 第１の半導体基板上に第１の絶縁膜を形成する工程と、 該第１の絶縁膜の上層に第２の絶縁膜を形成する工程
   と、 第２の半導体基板上に第３の絶縁膜を形成する工程と、 前記第２の絶縁膜と前記第３の絶縁膜を対向させて密着
   させて熱処理を施し、該密着させた界面を貼り合わせる
   工程とを有する半導体不揮発性記憶装置の製造方法。
2. 【請求項２】前記第２の絶縁膜と前記第３の絶縁膜を対
   向させて密着させて熱処理を施し、該密着させた界面を
   貼り合わせる工程の後に、前記第２の半導体基板を薄く
   する工程を有する請求項１記載の半導体不揮発性記憶装
   置の製造方法。
3. 【請求項３】前記第２の半導体基板上に第３の絶縁膜を
   形成する工程と、前記第２の絶縁膜と前記第３の絶縁膜
   を対向させて密着させて熱処理を施し、該密着させた界
   面を貼り合わせる工程との間に、前記第３の絶縁膜の上
   方から前記第２の半導体基板に対してイオン注入により
   第２の半導体基板中にイオン注入層を形成する工程を有
   し、 前記第２の半導体基板を薄くする工程が、前記第２の絶
   縁膜と前記第３の絶縁膜を対向させて密着させて熱処理
   を施すことで、前記第２の半導体基板中のイオン注入層
   の第１の半導体基板に近いほうの界面で切断する工程で
   ある請求項２記載の半導体不揮発性記憶装置の製造方
   法。
4. 【請求項４】前記第２の半導体基板を薄くする工程が前
   記第３の絶縁膜を積層させた面と対向する面側から前記
   第２の半導体基板を研磨して薄くする工程である請求項
   ２記載の半導体不揮発性記憶装置の製造方法。
5. 【請求項５】前記第２の絶縁膜をシリコン窒化膜でＣＶ
   Ｄにより形成する請求項１記載の半導体不揮発性記憶装
   置の製造方法。
6. 【請求項６】第１のシリコン半導体基板の熱酸化により
   前記第１の絶縁膜をシリコン酸化膜で形成し、 第２のシリコン半導体基板の熱酸化により前記第３の絶
   縁膜をシリコン酸化膜で形成する請求項１記載の半導体
   不揮発性記憶装置の製造方法。