JPH10163818A - 周波数自動制御回路 - Google Patents
周波数自動制御回路Info
- Publication number
- JPH10163818A JPH10163818A JP8324925A JP32492596A JPH10163818A JP H10163818 A JPH10163818 A JP H10163818A JP 8324925 A JP8324925 A JP 8324925A JP 32492596 A JP32492596 A JP 32492596A JP H10163818 A JPH10163818 A JP H10163818A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- fif2
- circuit
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
- Circuits Of Receivers In General (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 回路構成の簡略化された周波数自動制御回路
を得る。 【解決手段】 周波数カウンタ１４が中間周波数または
検波回路からの再生中間周波数を計数し、大小比較器１
５が周波数カウンタ１４の出力と所定の比較データとを
比較し、減算回路１７が周波数カウンタ１４の出力と所
定の比較データとの差をとる。演算部２０が大小比較器
１５の出力および減算回路１７の出力により所定の演算
を行う。この演算部２０の出力データをＤ／Ａコンバー
タ１９がアナログ信号に変換する。ＴＣＸＯ１６がＤ／
Ａコンバータ１９のアナログ信号により発振し、周波数
カウンタ１４の前段に可変分周器１３が接続されて構成
される。本構成により、除算器を用いないでＴＣＸＯ１
６の周波数偏差を補正することができる。
を得る。 【解決手段】 周波数カウンタ１４が中間周波数または
検波回路からの再生中間周波数を計数し、大小比較器１
５が周波数カウンタ１４の出力と所定の比較データとを
比較し、減算回路１７が周波数カウンタ１４の出力と所
定の比較データとの差をとる。演算部２０が大小比較器
１５の出力および減算回路１７の出力により所定の演算
を行う。この演算部２０の出力データをＤ／Ａコンバー
タ１９がアナログ信号に変換する。ＴＣＸＯ１６がＤ／
Ａコンバータ１９のアナログ信号により発振し、周波数
カウンタ１４の前段に可変分周器１３が接続されて構成
される。本構成により、除算器を用いないでＴＣＸＯ１
６の周波数偏差を補正することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル通信に用
いられ、周波数偏差（ドリフト）を除去して復調性能を
向上させる周波数自動制御回路に関する。
いられ、周波数偏差（ドリフト）を除去して復調性能を
向上させる周波数自動制御回路に関する。
【０００２】
【従来の技術】従来、周波数自動制御回路は一般に、移
動通信分野で用いられる。この移動通信の分野では、ど
れだけ正確に復調できているかが重要である。受信機に
は一般にスーパーヘテロダイン方式が用いられ、受信周
波数から中間周波数への周波数変換を行うために局部発
振器が用いられている。局部発振器は、例えば、電圧に
よって発振周波数が変化するＴＣＸＯ等の基準発振器及
び、これを中間周波数に変換する手段としてシンセサイ
ザから構成されている。ここで、局部発振器の発振周波
数に偏差が含まれていると、受信機における中間周波数
が所定値からずれ、正確に復調できなくなる。従って、
受信周波数に追従して中間周波数を安定させるために、
局部発振器の発振周波数偏差を補正する必要がある。こ
のため、移動通信機においては、局部発振器の発振周波
数偏差を補正する回路として周波数自動制御回路（ＡＦ
Ｃ回路）が用いられている。
動通信分野で用いられる。この移動通信の分野では、ど
れだけ正確に復調できているかが重要である。受信機に
は一般にスーパーヘテロダイン方式が用いられ、受信周
波数から中間周波数への周波数変換を行うために局部発
振器が用いられている。局部発振器は、例えば、電圧に
よって発振周波数が変化するＴＣＸＯ等の基準発振器及
び、これを中間周波数に変換する手段としてシンセサイ
ザから構成されている。ここで、局部発振器の発振周波
数に偏差が含まれていると、受信機における中間周波数
が所定値からずれ、正確に復調できなくなる。従って、
受信周波数に追従して中間周波数を安定させるために、
局部発振器の発振周波数偏差を補正する必要がある。こ
のため、移動通信機においては、局部発振器の発振周波
数偏差を補正する回路として周波数自動制御回路（ＡＦ
Ｃ回路）が用いられている。
【０００３】従来例として、移動通信に用いられている
ダブルスーパーヘテロダイン受信機の構成図を図３に示
す。本従来例では、受信アンテナ１の受信出力が第１の
ミキサ２において第１中間周波数ＦＩＦ１の信号に、さ
らに第２のミキサ３において第２中間周波数ＦＩＦ２の
信号に、それぞれ変換される。また、増幅器４により所
定レベルまで増幅された後に符号判定回路５により符号
判定され、復調出力が得られる。
ダブルスーパーヘテロダイン受信機の構成図を図３に示
す。本従来例では、受信アンテナ１の受信出力が第１の
ミキサ２において第１中間周波数ＦＩＦ１の信号に、さ
らに第２のミキサ３において第２中間周波数ＦＩＦ２の
信号に、それぞれ変換される。また、増幅器４により所
定レベルまで増幅された後に符号判定回路５により符号
判定され、復調出力が得られる。
【０００４】第１及び第２のミキサ２、３には、受信周
波数ＦＲを第１中間周波数ＦＩＦ１に、また第１中間周
波数ＦＩＦ１を第２中間周波数ＦＩＦ２に、それぞれ変
換すべく第１局部発振周波数ＦＬ１、及び第２局部発振
周波数ＦＬ２の信号が供給されている。これらの局部発
振周波数のうち、第１局部発振周波数ＦＬ１は、ＰＬＬ
シンセサイザ８により、第２局部発振周波数ＦＬ２はＭ
逓倍回路７により、それぞれ後述するＴＣＸＯの出力に
基づき発生する。第１局部発振周波数ＦＬ１、及び第２
局部発振周波数ＦＬ２は、ローカル周波数が中間周波数
より高い場合にそれぞれ次の式（１）のように表され
る。
波数ＦＲを第１中間周波数ＦＩＦ１に、また第１中間周
波数ＦＩＦ１を第２中間周波数ＦＩＦ２に、それぞれ変
換すべく第１局部発振周波数ＦＬ１、及び第２局部発振
周波数ＦＬ２の信号が供給されている。これらの局部発
振周波数のうち、第１局部発振周波数ＦＬ１は、ＰＬＬ
シンセサイザ８により、第２局部発振周波数ＦＬ２はＭ
逓倍回路７により、それぞれ後述するＴＣＸＯの出力に
基づき発生する。第１局部発振周波数ＦＬ１、及び第２
局部発振周波数ＦＬ２は、ローカル周波数が中間周波数
より高い場合にそれぞれ次の式（１）のように表され
る。
【０００５】 ＦＩＦ１＝ＦＬ１−ＦＲ ＦＩＦ２＝ＦＬ２−ＦＩＦ１ …（１）
【０００６】また、図３に示される回路は、送信に係る
構成としてＰＬＬシンセサイザ１２は、デジタル入力端
子２３より送信すべき信号を取り込み変調し、増幅器１
０により、増幅された上で送信アンテナ９から送信され
る。ここに、シンセサイザ１２の出力周波数（送信の中
間周波数）がＦＩＦＴであるとするならば、送信周波数
ＦＴは次の式（２）のように表される。
構成としてＰＬＬシンセサイザ１２は、デジタル入力端
子２３より送信すべき信号を取り込み変調し、増幅器１
０により、増幅された上で送信アンテナ９から送信され
る。ここに、シンセサイザ１２の出力周波数（送信の中
間周波数）がＦＩＦＴであるとするならば、送信周波数
ＦＴは次の式（２）のように表される。
【０００７】 ＦＴ＝ＦＬ１−ＦＩＦＴ …（２）
【０００８】ＰＬＬシンセサイザ１２における発振の基
準周波数は、ＰＬＬシンセサイザ８と同様、ＴＣＸＯに
よって与えられ、先にも述べたように、受信周波数ＦＲ
に追従すると共に送信周波数ＦＴを所定置に安定化させ
る必要がある。このため、本従来例では偏差を保証しつ
つ、ＰＬＬシンセサイザ８、Ｍ逓倍回路７、及びＰＬＬ
シンセサイザ１２に、所定周波数Ｆ０の信号を供給する
ＡＦＣ回路４２が設けられている。
準周波数は、ＰＬＬシンセサイザ８と同様、ＴＣＸＯに
よって与えられ、先にも述べたように、受信周波数ＦＲ
に追従すると共に送信周波数ＦＴを所定置に安定化させ
る必要がある。このため、本従来例では偏差を保証しつ
つ、ＰＬＬシンセサイザ８、Ｍ逓倍回路７、及びＰＬＬ
シンセサイザ１２に、所定周波数Ｆ０の信号を供給する
ＡＦＣ回路４２が設けられている。
【０００９】すなわち、ＰＬＬシンセサイザ８及び１２
は、ＡＦＣ回路４２（より詳細にはこの回路に含まれる
ＴＣＸＯ）からの信号を基準として、局部発振周波数Ｆ
Ｌ１、または中間周波数ＦＩＦＴの信号を発生させ、Ｍ
逓倍回路７は局部発信周波数ＦＬ２＝Ｍ・Ｆ０の信号を
発生させる。このとき、周波数Ｆ０に偏差が含まれてい
た場合、例えば偏差率をαとして、Ｆ０（１＋α）と表
せる周波数となっている場合は、周波数ＦＬ１、ＦＬ
２、ＦＩＦＴにはそれぞれこの偏差の影響が現れる。す
なわち、それぞれＦＬ１（１＋α）、ＦＬ２（１＋
α）、ＦＩＦＴ（１＋α）となる。この影響は、当然、
中間周波数ＦＩＦ１及びＦＩＦ２にも現れる。偏差を含
む中間周波数ＦＩＦ１及びＦＩＦ２を、それぞれ、ｆｉ
ｆ１及びｆｉｆ２と表すならば、下記の式（３）が成立
する。
は、ＡＦＣ回路４２（より詳細にはこの回路に含まれる
ＴＣＸＯ）からの信号を基準として、局部発振周波数Ｆ
Ｌ１、または中間周波数ＦＩＦＴの信号を発生させ、Ｍ
逓倍回路７は局部発信周波数ＦＬ２＝Ｍ・Ｆ０の信号を
発生させる。このとき、周波数Ｆ０に偏差が含まれてい
た場合、例えば偏差率をαとして、Ｆ０（１＋α）と表
せる周波数となっている場合は、周波数ＦＬ１、ＦＬ
２、ＦＩＦＴにはそれぞれこの偏差の影響が現れる。す
なわち、それぞれＦＬ１（１＋α）、ＦＬ２（１＋
α）、ＦＩＦＴ（１＋α）となる。この影響は、当然、
中間周波数ＦＩＦ１及びＦＩＦ２にも現れる。偏差を含
む中間周波数ＦＩＦ１及びＦＩＦ２を、それぞれ、ｆｉ
ｆ１及びｆｉｆ２と表すならば、下記の式（３）が成立
する。
【００１０】 ｆｉｆ１＝ＦＬ１（１＋α）−ＦＲ ｆｉｆ２＝ＦＬ２（１＋α）−ｆｉｆ１ ＝ＦＬ２（１＋α）−ＦＬ１（１＋α）＋ＦＲ ＝α（ＦＬ２−ＦＬ１）＋ＦＬ２−ＦＬ１＋ＦＲ …（３）
【００１１】式（３）に、下記の式（４）を代入する
と、式（５）と表せる。 ＦＩＦ１＝ＦＬ１−ＦＲ ＦＩＦ２＝ＦＬ２−ＦＩＦ１ ＝ＦＬ２−ＦＬ１＋ＦＲ …（４）
と、式（５）と表せる。 ＦＩＦ１＝ＦＬ１−ＦＲ ＦＩＦ２＝ＦＬ２−ＦＩＦ１ ＝ＦＬ２−ＦＬ１＋ＦＲ …（４）
【００１２】 ｆｉｆ２＝α（ＦＩＦ２−ＦＲ）＋ＦＩＦ２ …（５）
【００１３】従って、真の中間周波数ＦＩＦ２、受信周
波数（受信チャネル）ＦＲが既知であるならば、第２ミ
キサ３により得られる中間周波数ｆｉｆ２がわかれば、
ＡＦＣ回路４２における発振周波数の偏差がわかる。Ａ
ＦＣ回路４２は、中間周波数ｆｉｆ２を求めると共にこ
れを真の中間周波数ＦＩＦ２と比較して、偏差α・Ｆ０
がなくなるように発振周波数を制御する機能を有してい
る。ＡＦＣ回路４２は、この機能を次のような構成によ
り実現している。ＡＦＣ回路４２において、周波数偏差
を含んだ増幅器４の出力は、受信周波数をＦＲ、真の中
間周波数をＦＩＦ２、偏差率をα、偏差を含む中間周波
数をｆｉｆ２とすると、式（６）と表すことができる。
波数（受信チャネル）ＦＲが既知であるならば、第２ミ
キサ３により得られる中間周波数ｆｉｆ２がわかれば、
ＡＦＣ回路４２における発振周波数の偏差がわかる。Ａ
ＦＣ回路４２は、中間周波数ｆｉｆ２を求めると共にこ
れを真の中間周波数ＦＩＦ２と比較して、偏差α・Ｆ０
がなくなるように発振周波数を制御する機能を有してい
る。ＡＦＣ回路４２は、この機能を次のような構成によ
り実現している。ＡＦＣ回路４２において、周波数偏差
を含んだ増幅器４の出力は、受信周波数をＦＲ、真の中
間周波数をＦＩＦ２、偏差率をα、偏差を含む中間周波
数をｆｉｆ２とすると、式（６）と表すことができる。
【００１４】 ｆｉｆ２＝α（ＦＩＦ２−ＦＲ）＋ＦＩＦ２ …（６）
【００１５】カウンタ１４の出力は、大小比較器１５に
入力されて、ＲＯＭ２１の真の中間周波数のデータと比
較され、中間周波数の周波数偏差が真の中間周波数より
の高い周波数であるのか、低い周波数であるのかを判定
される。また、カウンタ１４の出力は、減算回路１７に
も入力され、データ、｜ＦＩＦ２−ｆｉｆ２｜、が求め
られる。
入力されて、ＲＯＭ２１の真の中間周波数のデータと比
較され、中間周波数の周波数偏差が真の中間周波数より
の高い周波数であるのか、低い周波数であるのかを判定
される。また、カウンタ１４の出力は、減算回路１７に
も入力され、データ、｜ＦＩＦ２−ｆｉｆ２｜、が求め
られる。
【００１６】ここでＴＣＸＯの変調感度をβ［ｐｐｍ／
Ｖ］、Ｄ／Ａの出力分解能をγ［Ｖ／ｂｉｔ］とすると
ＴＸＣＯの変調感度とＤ／Ａの出力分解能の関係より、
γ・β［ｐｐｍ／ｂｉｔ］、で表わすことができる。
Ｖ］、Ｄ／Ａの出力分解能をγ［Ｖ／ｂｉｔ］とすると
ＴＸＣＯの変調感度とＤ／Ａの出力分解能の関係より、
γ・β［ｐｐｍ／ｂｉｔ］、で表わすことができる。
【００１７】また、受信周波数ＦＲ、真の中間周波数Ｆ
ＩＦ２、偏差率α、偏差を含む中間周波数ｆｉｆ２より
下記の式（７）で表わすことができる。
ＩＦ２、偏差率α、偏差を含む中間周波数ｆｉｆ２より
下記の式（７）で表わすことができる。
【００１８】 ｆｉｆ２＝α（ＦＩＦ２−ＦＲ）＋ＦＩＦ２ …（７）
【００１９】よって、中間周波数の周波数偏差は下記の
式（８）となる。 ｜ＦＩＦ２−ｆｉｆ２｜＝｜−α（ＦＩＦ２−ＦＲ）｜ …（８）
式（８）となる。 ｜ＦＩＦ２−ｆｉｆ２｜＝｜−α（ＦＩＦ２−ＦＲ）｜ …（８）
【００２０】上式に、α＝γ・βを代入すると下記の式
（９）となる。 ｜ＦＩＦ２−ｆｉｆ２｜＝｜−γ・β（ＦＩＦ２−ＦＲ）｜ …（９）
（９）となる。 ｜ＦＩＦ２−ｆｉｆ２｜＝｜−γ・β（ＦＩＦ２−ＦＲ）｜ …（９）
【００２１】以上をまとめると、下記の結果が得られ
る。 中間周波数の周波数偏差；｜−α（ＦＩＦ２−ＦＲ）｜
［Ｈｚ］ Ｄ／Ａの入力に対する中間周波数の変化率；｜−γ・β
（ＦＩＦ２−ＦＲ）｜ ［Ｈｚ／ｂｉｔ］
る。 中間周波数の周波数偏差；｜−α（ＦＩＦ２−ＦＲ）｜
［Ｈｚ］ Ｄ／Ａの入力に対する中間周波数の変化率；｜−γ・β
（ＦＩＦ２−ＦＲ）｜ ［Ｈｚ／ｂｉｔ］
【００２２】したがって、下記式（１０）となる。 Ｎ＝｜−γ・β（ＦＩＦ２−ＦＲ）｜ …（１０）
【００２３】除算器２５は減算回路１７の出力データを
１／Ｎにするので下記式（１１）のデータが求められ
る。 ｜ＦＩＦ２−ｆｉｆ２｜／Ｎ ＝｜−α（ＦＩＦ２−ＦＲ）｜／｜−γ・β（ＦＩＦ２−ＦＲ）｜ …（１１）
１／Ｎにするので下記式（１１）のデータが求められ
る。 ｜ＦＩＦ２−ｆｉｆ２｜／Ｎ ＝｜−α（ＦＩＦ２−ＦＲ）｜／｜−γ・β（ＦＩＦ２−ＦＲ）｜ …（１１）
【００２４】大小比較器１５及び、減算回路１７の出力
結果により、演算部２０でＤ／Ａ１９に出力するデータ
を計算し、Ｄ／Ａ１９は、演算部２０からのデータをア
ナログ電圧に変換して、ＴＣＸＯ１６を制御し、ＴＣＸ
Ｏ１６の発振周波数は偏差のない安定したものとなる。
このように、従来においては、周波数誤差を計算し、こ
の値をＴＸＣＯの変調感度とＤ／Ａの出力分解能によっ
て計算される値で除算し、その値に応じてＴＣＸＯを制
御することにより、ＴＣＸＯの発振周波数の偏差α・Ｆ
０が０になるように制御し、受信周波数ＦＲへの追従が
確保され、さらに送信周波数ＦＴの受信周波数ＦＲ（移
動無線の場合、基地局への送信周波数）への追従が確保
される。
結果により、演算部２０でＤ／Ａ１９に出力するデータ
を計算し、Ｄ／Ａ１９は、演算部２０からのデータをア
ナログ電圧に変換して、ＴＣＸＯ１６を制御し、ＴＣＸ
Ｏ１６の発振周波数は偏差のない安定したものとなる。
このように、従来においては、周波数誤差を計算し、こ
の値をＴＸＣＯの変調感度とＤ／Ａの出力分解能によっ
て計算される値で除算し、その値に応じてＴＣＸＯを制
御することにより、ＴＣＸＯの発振周波数の偏差α・Ｆ
０が０になるように制御し、受信周波数ＦＲへの追従が
確保され、さらに送信周波数ＦＴの受信周波数ＦＲ（移
動無線の場合、基地局への送信周波数）への追従が確保
される。
【００２５】本願発明と技術分野の近似する他の従来例
として、演算装置を用いた特開平２−２６０９１２号公
報の「自動周波数制御方法及び回路」がある。
として、演算装置を用いた特開平２−２６０９１２号公
報の「自動周波数制御方法及び回路」がある。
【００２６】
【発明が解決しようとする課題】しかしながら、上記従
来の回路構成では、除算器等が必要になり、回路規模が
大きくなるという問題点を伴う。
来の回路構成では、除算器等が必要になり、回路規模が
大きくなるという問題点を伴う。
【００２７】本発明は、回路構成の簡略化された周波数
自動制御回路を提供することを目的とする。
自動制御回路を提供することを目的とする。
【００２８】
【課題を解決するための手段】かかる目的を達成するた
め、本発明の周波数自動制御回路は、中間周波数または
検波回路からの再生中間周波数を計数する周波数カウン
タと、この周波数カウンタの出力と所定の比較データと
を比較する大小比較器と、周波数カウンタの出力と所定
の比較データとの差をとる減算回路と、大小比較器の出
力および減算回路の出力により所定の演算を行う演算部
と、この演算部の出力データをアナログ信号に変換する
Ｄ／Ａコンバータと、Ｄ／Ａコンバータのアナログ信号
により発振するＴＣＸＯと、周波数カウンタの前段に接
続された可変分周器とを有して構成されたことを特徴と
している。
め、本発明の周波数自動制御回路は、中間周波数または
検波回路からの再生中間周波数を計数する周波数カウン
タと、この周波数カウンタの出力と所定の比較データと
を比較する大小比較器と、周波数カウンタの出力と所定
の比較データとの差をとる減算回路と、大小比較器の出
力および減算回路の出力により所定の演算を行う演算部
と、この演算部の出力データをアナログ信号に変換する
Ｄ／Ａコンバータと、Ｄ／Ａコンバータのアナログ信号
により発振するＴＣＸＯと、周波数カウンタの前段に接
続された可変分周器とを有して構成されたことを特徴と
している。
【００２９】また、上記の可変分周器の分周数および所
定の比較データは、ＴＣＸＯの変調感度、Ｄ／Ａコンバ
ータの出力分解能と、受信周波数および真の中間周波数
とによって選択し、所定の比較データは、ＲＯＭ、レジ
スタ回路等の記憶器に記憶させるとよい。
定の比較データは、ＴＣＸＯの変調感度、Ｄ／Ａコンバ
ータの出力分解能と、受信周波数および真の中間周波数
とによって選択し、所定の比較データは、ＲＯＭ、レジ
スタ回路等の記憶器に記憶させるとよい。
【００３０】さらに、記憶器は一時記憶型で書き換え可
能に構成され、所定の比較データを随時変更可能とし、
選択された可変分周器の分周数および所定の比較データ
は、記憶器により与えるとよい。
能に構成され、所定の比較データを随時変更可能とし、
選択された可変分周器の分周数および所定の比較データ
は、記憶器により与えるとよい。
【００３１】
【発明の実施の形態】次に添付図面を参照して本発明に
よる周波数自動制御回路の実施の形態を詳細に説明す
る。図１を参照すると本発明の周波数自動制御回路の一
実施形態が示されている。
よる周波数自動制御回路の実施の形態を詳細に説明す
る。図１を参照すると本発明の周波数自動制御回路の一
実施形態が示されている。
【００３２】本発明の第１の実施形態について、図面に
基づき説明する。本実施形態は、除算器の代わりに可変
分周器を用いることによって、ＴＣＸＯの出力周波数偏
差を補正することとしている。
基づき説明する。本実施形態は、除算器の代わりに可変
分周器を用いることによって、ＴＣＸＯの出力周波数偏
差を補正することとしている。
【００３３】図１において増幅器４の出力は復調部への
出力端子６に供給される一方で、本発明の特徴に係る構
成を含むＡＦＣ回路２２に供給されている。また、送信
系に係るＰＬＬシンセサイザ１２は、デジタル信号入力
端子２３から送信すべき信号を取り込み、変調する機能
をも有している。本発明の特徴は、カウンタ１４に前置
して、可変分周回路を備えることである。周波数偏差を
含んだ増幅器４の出力は、受信周波数をＦＲ、真の中間
周波数をＦＩＦ２、偏差率をα、偏差を含む中間周波数
をｆｉｆ２とすると、下記式（２０）と表すことができ
る。
出力端子６に供給される一方で、本発明の特徴に係る構
成を含むＡＦＣ回路２２に供給されている。また、送信
系に係るＰＬＬシンセサイザ１２は、デジタル信号入力
端子２３から送信すべき信号を取り込み、変調する機能
をも有している。本発明の特徴は、カウンタ１４に前置
して、可変分周回路を備えることである。周波数偏差を
含んだ増幅器４の出力は、受信周波数をＦＲ、真の中間
周波数をＦＩＦ２、偏差率をα、偏差を含む中間周波数
をｆｉｆ２とすると、下記式（２０）と表すことができ
る。
【００３４】 ｆｉｆ２＝α（ＦＩＦ２−ＦＲ）＋ＦＩＦ２ …（２０）
【００３５】可変分周回路１３は、増幅器の出力をＮ分
周し、カウンタ１４で周波数を計数をする。ＴＣＸＯの
変調感度をβ［ｐｐｍ／Ｖ］、Ｄ／Ａの出力分解能をγ
［Ｖ／ｂｉｔ］とするとＴＸＣＯの変調感度とＤ／Ａの
出力分解能の関係より、下記式（２１）と表すことがで
きる。
周し、カウンタ１４で周波数を計数をする。ＴＣＸＯの
変調感度をβ［ｐｐｍ／Ｖ］、Ｄ／Ａの出力分解能をγ
［Ｖ／ｂｉｔ］とするとＴＸＣＯの変調感度とＤ／Ａの
出力分解能の関係より、下記式（２１）と表すことがで
きる。
【００３６】 Ｎ＝｜−γ・β（ＦＩＦ２−ＦＲ）｜ …（２１）
【００３７】よって、可変分周器１３の出力は、下記式
（２２）となる。
（２２）となる。
【００３８】 ｆｉｆ２／Ｎ＝｜α（ＦＩＦ２−ＦＲ）＋ＦＩＦ２｜／ ｜−γ・β（ＦＩＦ２−ＦＲ）｜ …（２２）
【００３９】カウンタ１４の出力は、大小比較器１５に
入力されて、ＲＯＭ１８の真の中間周波数をＮ分周した
データと比較され、中間周波数の周波数偏差が真の中間
周波数よりの高い周波数であるのか、低い周波数である
のかを判定される。また、カウンタ１４の出力は、減算
回路１７にも入力され、下記式（２３）によるデータが
求められる。
入力されて、ＲＯＭ１８の真の中間周波数をＮ分周した
データと比較され、中間周波数の周波数偏差が真の中間
周波数よりの高い周波数であるのか、低い周波数である
のかを判定される。また、カウンタ１４の出力は、減算
回路１７にも入力され、下記式（２３）によるデータが
求められる。
【００４０】 ｜ＦＩＦ２／Ｎ−ｆｉｆ２／Ｎ｜ ＝｜ＦＩＦ２／−γ・β（ＦＩＦ２−ＦＲ） −｛α（ＦＩＦ２−ＦＲ）＋ＦＩＦ２｝／ −γ・β（ＦＩＦ２−ＦＲ）｝｜ ＝｜−α（ＦＩＦ２−ＦＲ）｜／｜−γ・β（ＦＩＦ２−ＦＲ）｜ …（２３）
【００４１】大小比較器１５及び、減算回路１７の出力
結果により、演算部２０でＤ／Ａ１９に出力するデータ
を計算し、Ｄ／Ａ１９は演算部２０からのデータをアナ
ログ電圧に変換してＴＣＸＯ１６を制御し、ＴＣＸＯ１
６の発振周波数は偏差のない安定したものとなる。この
ように、本実施形態によれば、ＴＣＸＯの変調感度β
［ｐｐｍ／Ｖ］、Ｄ／Ａの出力分解能γ［Ｖ／ｂｉ
ｔ］、受信周波数ＦＲ、真の中間周波数ＦＩＦ２より、
可変分周器の分周比Ｎを決める。このことにより、ＴＸ
ＣＯの周波数偏差を補正することができる。
結果により、演算部２０でＤ／Ａ１９に出力するデータ
を計算し、Ｄ／Ａ１９は演算部２０からのデータをアナ
ログ電圧に変換してＴＣＸＯ１６を制御し、ＴＣＸＯ１
６の発振周波数は偏差のない安定したものとなる。この
ように、本実施形態によれば、ＴＣＸＯの変調感度β
［ｐｐｍ／Ｖ］、Ｄ／Ａの出力分解能γ［Ｖ／ｂｉ
ｔ］、受信周波数ＦＲ、真の中間周波数ＦＩＦ２より、
可変分周器の分周比Ｎを決める。このことにより、ＴＸ
ＣＯの周波数偏差を補正することができる。
【００４２】次に本発明の第２の実施形態について、図
面に基づき説明する。本実施形態では、上記の第１の実
施形態と比較して、ＡＦＣ回路３２を構成するデータの
憶器にレジスタ２６を用いている。図２において、カウ
ンタ１４の出力は、大小比較器１５に入力されて、外部
から与えられるレジスタ２６のデータと比較され、中間
周波数の周波数偏差が真の中間周波数よりの高い周波数
であるのか、低い周波数であるのかを判定される。
面に基づき説明する。本実施形態では、上記の第１の実
施形態と比較して、ＡＦＣ回路３２を構成するデータの
憶器にレジスタ２６を用いている。図２において、カウ
ンタ１４の出力は、大小比較器１５に入力されて、外部
から与えられるレジスタ２６のデータと比較され、中間
周波数の周波数偏差が真の中間周波数よりの高い周波数
であるのか、低い周波数であるのかを判定される。
【００４３】また、カウンタ１４の出力は、減算回路１
７にも入力され、減算回路１７では、レジスタ２６のデ
ータで減算される。大小比較器１５及び、減算回路１７
の出力結果により、演算部２０でＤ／Ａ１９に出力する
データを計算し、Ｄ／Ａ１９は、演算部２０からのデー
タをアナログ電圧に変換して、ＴＣＸＯ１６を制御し、
ＴＣＸＯ１６の発振周波数は偏差のない安定したものと
なる。
７にも入力され、減算回路１７では、レジスタ２６のデ
ータで減算される。大小比較器１５及び、減算回路１７
の出力結果により、演算部２０でＤ／Ａ１９に出力する
データを計算し、Ｄ／Ａ１９は、演算部２０からのデー
タをアナログ電圧に変換して、ＴＣＸＯ１６を制御し、
ＴＣＸＯ１６の発振周波数は偏差のない安定したものと
なる。
【００４４】上記の実施形態によれば、ＴＣＸＯの変調
感度をβ［ｐｐｍ／Ｖ］、Ｄ／Ａの出力分解能をγ［Ｖ
／ｂｉｔ］とすると、ＴＸＣＯの変調感度とＤ／Ａの出
力分解能の関係は、γ・β［ｐｐｍ／ｂｉｔ］、と表す
ことができる。また、受信周波数をＦＲ、真の中間周波
数をＦＩＦ２、偏差率をα、偏差を含む中間周波数をｆ
ｉｆ２とすると、式（２０）と表すことができる。
感度をβ［ｐｐｍ／Ｖ］、Ｄ／Ａの出力分解能をγ［Ｖ
／ｂｉｔ］とすると、ＴＸＣＯの変調感度とＤ／Ａの出
力分解能の関係は、γ・β［ｐｐｍ／ｂｉｔ］、と表す
ことができる。また、受信周波数をＦＲ、真の中間周波
数をＦＩＦ２、偏差率をα、偏差を含む中間周波数をｆ
ｉｆ２とすると、式（２０）と表すことができる。
【００４５】よって、中間周波数の周波数偏差は式
（８）の関係を有する。また、α＝γ・βを式（８）に
代入すると式（９）となる。これらの関係をまとめると
下記の結果が得られる。 中間周波数の周波数偏差；｜−α（ＦＩＦ２−ＦＲ）｜
［Ｈｚ］ Ｄ／Ａの入力に対する中間周波数の変化率；｜−γ・β
（ＦＩＦ２−ＦＲ）｜ ［Ｈｚ／ｂｉｔ］
（８）の関係を有する。また、α＝γ・βを式（８）に
代入すると式（９）となる。これらの関係をまとめると
下記の結果が得られる。 中間周波数の周波数偏差；｜−α（ＦＩＦ２−ＦＲ）｜
［Ｈｚ］ Ｄ／Ａの入力に対する中間周波数の変化率；｜−γ・β
（ＦＩＦ２−ＦＲ）｜ ［Ｈｚ／ｂｉｔ］
【００４６】したがって、（中間周波数の周波数偏差）
／（Ｄ／Ａの入力に対する中間周波数の変化率）、が中
間周波数の周波数偏差をなくすためのＤ／Ａの入力デー
タとなる。
／（Ｄ／Ａの入力に対する中間周波数の変化率）、が中
間周波数の周波数偏差をなくすためのＤ／Ａの入力デー
タとなる。
【００４７】このように、ＴＣＸＯの変調感度β［ｐｐ
ｍ／Ｖ］、Ｄ／Ａの出力分解能γ［Ｖ／ｂｉｔ］、受信
周波数ＦＲ、真の中間周波数ＦＩＦ２より、可変分周器
の分周比Ｎを決め、外部からレジスタのデータを与える
ことにより、ＴＣＸＯの周波数偏差を補正することがで
きる。よって、除算器を用いなくとも除算器を用いた場
合と同様の結果を得ることができる。可変分周器を用い
ることにより使用ゲート数は、除算器（並列除算回路）
使用時の約２０％になる。
ｍ／Ｖ］、Ｄ／Ａの出力分解能γ［Ｖ／ｂｉｔ］、受信
周波数ＦＲ、真の中間周波数ＦＩＦ２より、可変分周器
の分周比Ｎを決め、外部からレジスタのデータを与える
ことにより、ＴＣＸＯの周波数偏差を補正することがで
きる。よって、除算器を用いなくとも除算器を用いた場
合と同様の結果を得ることができる。可変分周器を用い
ることにより使用ゲート数は、除算器（並列除算回路）
使用時の約２０％になる。
【００４８】尚、上述の実施形態は本発明の好適な実施
の一例ではあるがこれに限定されるものではなく、本発
明の要旨を逸脱しない範囲において種々変形実施可能で
ある。
の一例ではあるがこれに限定されるものではなく、本発
明の要旨を逸脱しない範囲において種々変形実施可能で
ある。
【００４９】
【発明の効果】以上の説明より明かなように、本発明の
周波数自動制御回路は、ＴＣＸＯの変調感度β［ｐｐｍ
／Ｖ］、Ｄ／Ａの出力分解能γ［Ｖ／ｂｉｔ］、受信周
波数ＦＲ、真の中間周波数ＦＩＦ２より、可変分周器の
分周比Ｎを決める。これにより、ＴＣＸＯの周波数偏差
を補正することができる。除算器の代わりに可変分周器
を用いることにより、回路構成の簡略化が可能となる。
周波数自動制御回路は、ＴＣＸＯの変調感度β［ｐｐｍ
／Ｖ］、Ｄ／Ａの出力分解能γ［Ｖ／ｂｉｔ］、受信周
波数ＦＲ、真の中間周波数ＦＩＦ２より、可変分周器の
分周比Ｎを決める。これにより、ＴＣＸＯの周波数偏差
を補正することができる。除算器の代わりに可変分周器
を用いることにより、回路構成の簡略化が可能となる。
【図１】本発明の周波数自動制御回路の第１の実施形態
に係る、周波数制御回路（ＡＦＣ回路）を備えるダブル
スーパーヘテロダイン方式の受信機の構成例を示すブロ
ック図である。
に係る、周波数制御回路（ＡＦＣ回路）を備えるダブル
スーパーヘテロダイン方式の受信機の構成例を示すブロ
ック図である。
【図２】第２の実施形態に係る、周波数制御回路（ＡＦ
Ｃ回路）を備えるダブルスーパーヘテロダイン方式の受
信機の構成例を示すブロック図である。
Ｃ回路）を備えるダブルスーパーヘテロダイン方式の受
信機の構成例を示すブロック図である。
【図３】従来例に係る周波数制御回路（ＡＦＣ回路）を
備えるダブルスーパーヘテロダイン方式の受信機の構成
例を示すブロック図である。
備えるダブルスーパーヘテロダイン方式の受信機の構成
例を示すブロック図である。
１ 受信アンテナ ２ 第１のミキサ ３ 第２のミキサ ４ 増幅器 ５ 符号判定回路 ６ 復調部出力 ７ Ｍ逓倍回路 ８ ＰＬＬシンセサイザ ９ 送信アンテナ １０ 増幅器 １１ 送信用ミキサ １２ ＰＬＬシンセサイザ １３ 可変分周器 １４ 周波数カウンタ １５ 大小比較器 １６ ＴＣＸＯ １７ 減算回路 １８ ＲＯＭ １９ Ｄ／Ａコンバータ ２０ 演算部 ２１ ＲＯＭ ２２、３２ ＡＦＣ回路 ２３ デジタル信号入力 ２５ 除算器 ２６ レジスタ
Claims (5)
- 【請求項１】 中間周波数または検波回路からの再生中
間周波数を計数する周波数カウンタと、 該周波数カウンタの出力と所定の比較データとを比較す
る大小比較器と、 前記周波数カウンタの出力と前記所定の比較データとの
差をとる減算回路と、 前記大小比較器の出力および前記減算回路の出力により
所定の演算を行う演算部と、 該演算部の出力データをアナログ信号に変換するＤ／Ａ
コンバータと、 該Ｄ／Ａコンバータのアナログ信号により発振するＴＣ
ＸＯと、 前記周波数カウンタの前段に接続された可変分周器とを
有して構成されたことを特徴とする周波数自動制御回
路。 - 【請求項２】 前記可変分周器の分周数および前記所定
の比較データは、前記ＴＣＸＯの変調感度、前記Ｄ／Ａ
コンバータの出力分解能と、受信周波数および真の中間
周波数とによって選択することを特徴とする請求項１に
記載の周波数自動制御回路。 - 【請求項３】 前記所定の比較データは、ＲＯＭ、レジ
スタ回路等の記憶器に記憶されていることを特徴とする
請求項１または２に記載の周波数自動制御回路。 - 【請求項４】 前記記憶器は一時記憶型で書き換え可能
に構成され、前記所定の比較データを随時変更可能とし
たことを特徴とする請求項３に記載の周波数自動制御回
路。 - 【請求項５】 前記選択された前記可変分周器の分周数
および前記所定の比較データは、前記記憶器により与え
られることを特徴とする請求項２から４の何れか１項に
記載の周波数自動制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8324925A JP3042429B2 (ja) | 1996-12-05 | 1996-12-05 | 周波数自動制御回路 |
| US08/984,821 US5900751A (en) | 1996-12-05 | 1997-12-04 | Automatic frequency control circuit with simplified circuit constitution |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8324925A JP3042429B2 (ja) | 1996-12-05 | 1996-12-05 | 周波数自動制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163818A true JPH10163818A (ja) | 1998-06-19 |
| JP3042429B2 JP3042429B2 (ja) | 2000-05-15 |
Family
ID=18171150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8324925A Expired - Fee Related JP3042429B2 (ja) | 1996-12-05 | 1996-12-05 | 周波数自動制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5900751A (ja) |
| JP (1) | JP3042429B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3397193B2 (ja) | 2000-01-06 | 2003-04-14 | 日本電気株式会社 | クロック生成装置 |
| FR2867926B1 (fr) * | 2004-03-16 | 2006-07-07 | St Microelectronics Sa | Procede et systeme de reception satellitaire |
| KR100736398B1 (ko) * | 2006-01-16 | 2007-07-09 | 삼성전자주식회사 | 통합 자동주파수 제어회로, 제어 방법 및 상기 통합 자동주파수 제어 회로를 구비하는 통합 주파수 합성기 |
| US7705639B1 (en) * | 2008-12-18 | 2010-04-27 | Silicon Laboratories Inc. | Method and apparatus for high performance automatic frequency control in a wireless receiver |
| JP2011082667A (ja) * | 2009-10-05 | 2011-04-21 | Renesas Electronics Corp | 自動周波数制御回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2733089B2 (ja) * | 1989-03-31 | 1998-03-30 | アイコム株式会社 | 周波数誤差検出回路 |
-
1996
- 1996-12-05 JP JP8324925A patent/JP3042429B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-04 US US08/984,821 patent/US5900751A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5900751A (en) | 1999-05-04 |
| JP3042429B2 (ja) | 2000-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4513447A (en) | Simplified frequency scheme for coherent transponders | |
| US6240147B1 (en) | Auto frequency control apparatus | |
| US5793819A (en) | Radio communication terminal station | |
| JP3042429B2 (ja) | 周波数自動制御回路 | |
| CA2118810C (en) | Radio having a combined pll and afc loop and method of operating the same | |
| US4053836A (en) | Device for transmission of information by pulse code frequency shift modulation | |
| JPH06326740A (ja) | 移動無線機 | |
| JP3343997B2 (ja) | Ｍｓｋ変調波の復調回路 | |
| JPS593889B2 (ja) | ダウンコンバ−タ | |
| JPH0637825A (ja) | Ｆｓｋ受信器 | |
| JP2998796B2 (ja) | 周回人工衛星通信用ａｆｃ装置および周回人工衛星通信用周波数変換装置 | |
| JP2752850B2 (ja) | 受信機 | |
| JP2700972B2 (ja) | パイロット信号及びその信号対雑音比検出回路 | |
| JP2733089B2 (ja) | 周波数誤差検出回路 | |
| JPH03284016A (ja) | 衛星放送受信機のａｆｃ回路 | |
| JP3542984B2 (ja) | 移動機、及びその受信自動周波数制御方法 | |
| JP2699717B2 (ja) | ダブルコンバージョン受信機用選局装置 | |
| JPH066179A (ja) | Ａｆｃ回路 | |
| JPH0998071A (ja) | 自動周波数制御方法とその回路 | |
| JPH09326752A (ja) | 移動体通信端末装置 | |
| JP2003018481A (ja) | テレビジョン信号送信機 | |
| JPH0831888B2 (ja) | 無線通信装置 | |
| JPH04139938A (ja) | データ復調装置 | |
| JPH07120927B2 (ja) | 無線伝送装置 | |
| JPH0637824A (ja) | Ｆｓｋ受信器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000208 |
|
| LAPS | Cancellation because of no payment of annual fees |