JPH10161130A

JPH10161130A - 液晶素子、及び該液晶素子の製造方法

Info

Publication number: JPH10161130A
Application number: JP31823196A
Authority: JP
Inventors: Ihachirou Gofuku; 伊八郎五福; Makoto Kojima; 誠小嶋; Etsuro Kishi; 悦朗貴志; Shuzo Kaneko; 修三金子
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-11-28
Filing date: 1996-11-28
Publication date: 1998-06-19

Abstract

(57)【要約】【課題】液晶の配向欠陥の発生を防止すると共に、液晶
パネル駆動時におけるショートを防止する。【解決手段】片側の基板１０には透明電極１２や配向制
御膜１５を形成して、該配向制御膜１５にはラビング処
理を施す。また、もう一方の基板１１には透明電極１３
やパシベーション膜１６を形成して、該パシベーション
膜１６に対して平坦化処理を行なうことにより、パシベ
ーション膜１６の表面が平坦化され、パシベーション膜
１６の表面に付着しているゴミや、異常成長や重合に伴
う凸部が除去される。これにより、ショートの発生が防
止され、製造歩留りも向上される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的には、表示
装置等に用いられる液晶素子及び該液晶素子の製造方法
に係り、詳しくはカイラルスメクチック液晶を用いた液
晶素子及び該液晶素子の製造方法に関する。

【０００２】

【従来の技術】双安定性を有する液晶を用いた液晶素子
が、クラーク（Ｃｌａｒｋ）及びラガウェル（Ｌａｇｅ
ｒｗａｌｌ）により提案されている（特開昭５６−１０
７２１６号公報、米国特許第４３６７９２４号明細書
等）。この双安定性を有する液晶としては、一般にカイ
ラルスメクチックＣ相またはカイラルスメクチックＨ相
を呈するカイラルスメクチック液晶である強誘電性液晶
が用いられている。この強誘電性液晶は、自発分極によ
り反転スイッチングを行うため、非常に速い応答速度を
示す上にメモリー性のある双安定状態を発現させること
ができる。さらに、表示素子に用いた場合に視野角特性
が優れていることから、高速、高精細、大面積の表示素
子或はライトバルブに好適に用いられると考えられる。
また、最近では、チャンダニ、竹添らにより、３つの安
定状態を示すカイラルスメクチック反強誘電性液晶素子
も提案されている（ジャパニーズジャーナルオブ
アプライドフィジックス（ＪａｐａｎｅｓｅＪｏｕ
ｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ）、
２７巻、１９８８年Ｌ７２９頁）。

【０００３】上記利点を生かした具体的な用途として
は、光シャッタアレイ、単純マトリクス駆動による高精
細表示装置、光導電体と組み合わせた高密度のライトバ
ルブなどが挙げられる。さらに薄膜トランジスタ（ＴＦ
Ｔ）などを用いたアクティブマトリクス駆動による動画
像表示にも期待が寄せられている。

【０００４】ところで、この強誘電性液晶の液晶層構造
としては、液晶層が『く』の字に折れ曲がったシェブロ
ン構造が用いられていたが（図１(a) 参照）、コントラ
スト向上の点から、液晶層が基板面に対して垂直なブッ
クシェルフ構造或はそれに近い層傾き角の小さな構造の
利用が検討されている（同図(b) 参照）。ここで、図中
の符号１，２はそれぞれ基板を示し、符号３，５は液晶
を示す。また、符号６，７は基板界面を形成する薄膜を
示す。

【０００５】しかし、このようなブックシェルフ構造或
はそれに近い構造をとる液晶材料は現時点ではあまり数
多くは見出されておらず、現時点で見出されている液晶
材料を用いて、従来のように上下両方の薄膜６，７にラ
ビング処理を施した液晶素子を作成すると、配向欠陥が
生じ易いという問題があった。

【０００６】そこで、一方の薄膜６にのみ一軸配向処理
を施し、他方の薄膜７には一軸配向処理を施さない液晶
パネルが米国特許第５，４１７，８８３号明細書等に開
示されている。この液晶素子によれば、液晶の配向を一
軸配向処理された基板の側から高秩序に制御でき、欠陥
の無い良好な液晶配向状態を得ることができ、画像のコ
ントラストを良好に保つことができる。

【０００７】

【発明が解決しようとする課題】ところで、上述のよう
に一方の薄膜７にラビング処理等を施さない場合、薄膜
７はゴミ等が付着して平坦でない場合もあり、パネルを
駆動する際に上下基板間でショートが発生するという問
題もあった。

【０００８】なお、上述のように一方の薄膜６にのみ一
軸配向処理を付与し、他方の薄膜７には一軸配向処理を
付与しない場合には、見かけ配向状態の一軸性は良好に
はなるものの、スイッチングに非対称な特性が出たり、
又は強誘電性液晶の双安定性が阻害されることがあり、
いわゆるスイッチングのメモリ性が低減されるという問
題があった。このような問題を解決すべく、両基板の極
性を調整するようにしたものが特開昭６２−２３５９２
８号公報や特開昭６３−２２８１３０号公報に開示され
ているが、液晶挙動を全体として安定化させるためには
さらなる改善が必要とされる。

【０００９】このほか、強誘電性液晶を用いた液晶パネ
ルでは、特に中間調を行なう上で、強誘電性液晶自身が
有する自発分極により誘起される反電場効果が重大な問
題となっている。即ち自発分極に対応して偏在する内部
イオンが電界を形成すると考えられる原因により所望の
中間調を不安定にし、また外部から与える印加電圧に対
して光学応答においてヒステリシスを生ずる場合があ
る。これは、「黒状態」又は「白状態」を表示している
際の液晶分子の自発分極の向きに対して夫々の状態を安
定化させるイオンの偏在が起き、この偏在の極性の違い
により、短い間のリセット（「黒消去」）後に与える電
圧Ｖｗを等しく印加した場合においても、前状態
（「白」から「黒」）で液晶部分に印加される電圧が異
なるために起こると考えられている。

【００１０】上記のような反電場効果による極端に不都
合な現象としては、例えば「黒状態」をリセット方向と
して、「白状態」を書き込もうとしても、所望の電圧レ
ベルにおいては「白状態」がラッチできないものとなり
「黒状態」に振り戻されてしまうとういわゆるスイッチ
ング不良が生じてしまう。この現象は、特に中間調を画
素レベルでは必要としない液晶パネルにおいて致命的な
欠陥となってしまう。

【００１１】なお、上述のような反電場効果への対策と
して、配向制御膜を低インピーダンス化して反電場によ
るスイッチング不良を防止する方法が特開昭６３−１２
１０２０号公報に開示されており、配向制御膜を低イン
ピーダンス化するための有機導電性についての多数の具
体例が特開平２−１５３３２１号公報に開示されてお
り、さらに、低インピーダンス化した場合にショートを
防止するため、パシベーションに薄膜の配向層を形成し
たものが特開昭６４−４９０２３号公報に開示されてい
る。しかし、上述したスイッチング不良は、これらの方
法によっても十分に解決されていないのが現状であっ
た。

【００１２】このように、強誘電性液晶素子の電気光学
特性は、配向状態の制御や自発分極Ｐｓに起因して発生
する反電場に関して、また前放置状態に起因して生じる
閾値変化、光学応答不安定などについて改善すべき課題
を抱えており、この点においては反強誘電性液晶も同様
の問題がある。

【００１３】そこで、本発明は、欠陥の無い良好な液晶
配向状態を有すると共に、ショートの発生が防止される
液晶素子を提供することを目的とするものである。

【００１４】また、本発明は、専用の装置を用いずに第
２薄膜の平坦化を行なう、液晶素子の製造方法を提供す
ることを目的とするものである。

【００１５】

【課題を解決するための手段】本発明は、上述事情に鑑
みなされたものであって、相対向するように配置された
一対の基板と、両基板の内面にそれぞれ形成された電極
と、一方の基板に前記電極を被覆するように形成された
第１薄膜と、他方の基板に前記電極を被覆するように形
成された第２薄膜と、前記一対の基板間に挟持された液
晶と、を備えた液晶素子において、前記第１薄膜が、一
軸配向処理の施された配向膜であり、前記第２薄膜が、
平坦化処理が施されたパシベーション膜である、ことを
特徴とする。

【００１６】本発明によれば、前記第２薄膜の表面が平
坦化され、該第２薄膜の表面に付着しているゴミや、異
常成長や重合に伴う凸部が除去される。これにより、シ
ョートの発生が防止され、製造歩留りも向上される。そ
れと共に、前記第２薄膜の表面が平坦化されていること
により、素子全体での配向均一性を向上させることがで
きる。

【００１７】

【発明の実施の形態】以下、図２に沿って、本発明の実
施の形態について説明する。

【００１８】本実施の形態に係る液晶素子Ｐは、相対向
するように配置された一対の基板１０，１１を備えてお
り、両基板１０，１１のそれぞれの内面には、ＩＴＯか
らなる電極１２，１３が形成されている。

【００１９】また、一方の基板１０（以下、“上基板１
０”とする）には、電極１２を被覆するように第１薄膜
１５が形成されているが、この第１薄膜１５は、ポリイ
ミド膜やナイロン膜等で形成されており、その表面には
一軸配向処理が施されている。

【００２０】さらに、他方の基板１１（以下、“下基板
１１”とする）には、第２薄膜１６が電極１３を被覆す
るように形成されており、この第２薄膜１６はパシベー
ション膜にて形成されている。またさらに、これら一対
の基板間にはカイラルスメクチック液晶１７が挟持され
ている。

【００２１】なお、第２薄膜１６としては、(1) 導電
性の微粒子を含む焼成シリカ膜や、(2) 非一軸延伸性
の材料で、二次元架橋有機ポリマーまたは、液晶材料よ
り分子長の短い有機分子膜、(3) 結晶粒が液晶分子よ
り小さい多結晶無機膜または非晶質無機膜等、を用いれ
ば良い。

【００２２】また、液晶１７には、例えば、強誘電性液
晶や反強誘電性液晶など、自発分極の作用を駆動に応用
した液晶を用いれば良い。また、強誘電性液晶として
は、例えば、高温側から低温側に向かって、

【００２３】

【化１】等方相 → ＳｍＡ → Ｓｍ^* Ｃ → 結晶相となる相転移系列を有する、コレステリック相となる温
度範囲を持たない液晶を用いれば良い。本発明で好適に
用いられる液晶化合物としては、例えば、特開平２−１
４２７５３号公報、米国特許第５，０８２，５８７号、
国際公開ＷＯ９３／２２３９６、特表平７−５０６３６
８号公報等に記載されている、フルオロカーボン末端部
分及び炭化水素末端部分を有し、該両末端部分が中心核
によって結合され、スメクチック中間相又は潜在的スメ
クチック中間相を持つフッ素含有液晶化合物が挙げられ
る。

【００２４】ここで、中心核とは、少なくとも２つの、
芳香族環、複素芳香族環、脂肪族環、又は置換芳香族
環、置換複素芳香族環、若しくは置換脂肪族環から選ば
れ、これらの環は、互いに、 −ＣＯＯ− ， −ＣＯＳ− ， −ＨＣ＝Ｎ− ，
−ＣＯＳｅ− から選ばれる官能基によって結合されていても良い。こ
れらの環は縮合していても、縮合していなくても良い。
複素芳香環中のヘテロ原子は、Ｎ、Ｏ又はＳから選ばれ
る少なくとも１つの原子を含む。脂肪族環中の隣接して
いないメチレン基はＯによって置換されていても良い。

【００２５】次に、この液晶素子Ｐの製造方法について
説明する。

【００２６】液晶素子Ｐの製造に際しては、まず、両基
板１０，１１に電極１２，１３を形成する。この電極１
２，１３の形成にはスパッタ法等の薄膜形成技術を用い
る。

【００２７】次に、上基板１０の電極１２を被覆するよ
うに第１薄膜１５を形成する。この第１薄膜１５は、ス
ピンコート法等によって形成し、薄膜形成後にはラビン
グ処理等の一軸配向処理を施す。なお、このラビング処
理には、ラビング布と該ラビング布を駆動する駆動手段
からなるラビング装置を用いる。

【００２８】さらに、スパッタ法やスピンコート法によ
って第２薄膜１６を形成する。また、この第２薄膜１６
には平坦化処理を施す。

【００２９】なお、この平坦化処理は、 (1) ラビング処理 (2) ブラシ洗浄 (3) 研磨処理 (4) 反応性イオンエッチング（ＲＩＥ）によるエッチ
バック等によって行なう。

【００３０】そして、これらの薄膜１５，１６が対向す
るように一対の基板１０，１１を貼り合わせ、その基板
間隙にカイラルスメクチック液晶１７を注入する。

【００３１】次に、本実施の形態の効果について説明す
る。

【００３２】本実施の形態によれば、平坦化処理が施さ
れたパシベーション膜にて第２薄膜１６を形成している
ため、第２薄膜１６の表面が平坦化され、第２薄膜１６
の表面に付着しているゴミや、異常成長や重合に伴う凸
部が除去される。これにより、ショートの発生が防止さ
れ、製造歩留りも向上されると共に、素子全体での配向
均一性を向上させることができる。

【００３３】

【実施例】以下、図面に沿って、本発明の実施例につい
て説明する。

【００３４】まず、本発明の第１実施例について、図２
に沿って説明する。

【００３５】本実施例に係る液晶パネル（液晶素子）Ｐ
は、平行に配置された一対の基板１０，１１を備えてお
り、これらの基板１０，１１の表面には、ＩＴＯからな
る透明電極１２，１３が７００Åの厚さに形成されてい
る。なお、本実施例においては、基板１０，１１のサイ
ズは７５×７５mmであり、透明電極１２，１３の交差部
は、多数のマトリクス画素を形成している。透明電極１
２，１３の電極幅を２００μｍとし、間隙を１０μｍと
した。また、上基板１０の電極１２は、厚さ５０Åのポ
リイミド膜からなる配向制御膜１５によって被覆されて
おり、配向制御膜１５の表面にはラビング処理が施され
ている。

【００３６】さらに、下基板１１には、厚さ１５００Å
のパシベーション膜１６が形成されている。このパシベ
ーション膜１６は焼成シリカ膜にて形成されており、該
膜には導電性のアンチモンドープのＳｎＯ₂ 超微粒子
（粒径約１００Å）が含有されている。また、このパシ
ベーション膜１６の表面は、平坦化処理によって平坦に
されている。

【００３７】一方、これらの基板１０，１１の間隙には
多数のスペーサ微粒子（不図示）が介装されており、こ
れらのスペーサ微粒子によって基板間隙が規定されてい
る。なお、本実施例では、スペーサ微粒子としては、粒
径が２．２μｍのＳｉＯ₂ 微粒子を用いている。また、
これらの基板１０，１１の間隙には多数の微粒子接着剤
が介装されており、両基板１０，１１が接着されてい
る。なお、本実施例では、粒径が５μｍの微粒子接着剤
（商品名“トレパール”）を用いている。さらに、両基
板１０，１１の間隙端部にはシール剤（不図示）が配置
されており、両基板１０，１１の間隙が密閉されてい
る。またさらに、該密閉された間隙にはブックシェルフ
構造の強誘電性液晶１７が注入されている。

【００３８】なお、本実施例においては以下の液晶を用
いた。

【００３９】

【表１】次に、液晶パネルＰの製造方法について説明する。

【００４０】液晶パネルＰの製造に際しては、まず、基
板１０，１１の表面にＩＴＯ膜を形成する。このＩＴＯ
膜の形成には、一般的なＤＣスパッタ装置を用いるが、
ターゲットをＩＴＯとし、スパッタガスにはＡｒ及びＯ
₂ の混合ガス（Ａｒ；９０ＳＣＣＭ、Ｏ₂ ；１０ＳＣＣ
Ｍ）を用いる。また、パワーを１Ｗ／cm² とし、放電時
間を２．５分間として、ＩＴＯ膜の膜厚を７００Åとす
る。その後、通常の湿式エッチングによりＩＴＯ膜を所
望の形状にパターニングし、電極１２，１３を形成す
る。

【００４１】また、配向制御膜１５の形成は、ポリアミ
ック酸（東レ社製、ＬＰ−６４：０．７ｗｔ％）を上基
板１０にスピンコートすることにより行なう。なお、ス
ピンコート条件として、回転数を２７００ｒｐｍとし、
回転時間を２０秒間とする。また、スピンコート後は、
基板１０を２００℃の温度で６０分間焼成する。

【００４２】その後、この配向制御膜１５の表面にラビ
ング処理を施す。ラビング条件としては、回転数を１０
００ｒｐｍとし、押し込み量を０．４mmとし、送りスピ
ードを５mm／sec とする。なお、このラビング処理は、
同方向に３回繰り返す。なお、このラビング処理には、
ラビング布と該ラビング布を駆動する駆動手段からなる
ラビング装置を用いる。

【００４３】また、パシベーション膜１６の形成は、シ
リカ溶液を下基板１１にスピンコートすることにより行
なう。このシリカ溶液には、アンチモンドープのＳｎＯ
₂ 微粒子（粒径約１００Å）を分散させたものを用い、
スピンコート条件としては、回転数を１５００ｒｐｍと
し、回転時間を２０秒間とする。また、スピンコート後
は、基板１１を２００℃の温度で６０分間焼成する。

【００４４】次に、配向制御膜１５のラビング処理に用
いたのと同様の装置により、パシベーション膜１６の表
面に平坦化処理を施す。なお、このときの条件は、回転
数を１０００ｒｐｍとし、押し込み量を０．３mmとし、
送りスピードを５mm／sec とする。なお、この処理は、
同方向に３回繰り返す。この処理によってパシベーショ
ン膜１６の表面が平坦化され、パシベーション膜１６の
表面に付着しているゴミや、異常成長や重合に伴う凸部
が除去される。なお、パシベーション膜１６は、ラビン
グ処理を施すことにより、多少の一軸性を示すが、それ
による液晶配向の悪化よりも平坦化処理を施したことに
よる素子全体としての配向性の向上の方が大きくなるた
め、例えば表示素子として用いた場合の表示品位は向上
する。

【００４５】次に、上基板１０の表面（正確には配向制
御膜１５の表面）にスペーサ微粒子を散布する。この散
布は、スペーサ微粒子を含有した溶液を上基板１０にス
ピンコートし、該基板１０を加熱することにより行な
う。

【００４６】さらに、上基板１０の表面（正確には配向
制御膜１５の表面）に微粒子接着剤を散布する。この散
布は、微粒子接着剤を含有した溶液を上基板１０にスピ
ンコートし、該基板１０を加熱することにより行なう。

【００４７】次に、印刷機によって下基板１１の周縁の
所定位置にシール剤を塗布し、該基板１１を９０℃の温
度で５分間プリベークする。その後、この上基板１０と
下基板１１とを、プレス機にセットして５０ｇｆ／cm²
の圧力で圧着して貼り合わせる。さらに、これらの基板
１０，１１にエアークッションで同じ圧力を加えた状態
で１１０℃、９０分間の加熱を行ない、シール剤を硬化
させる。

【００４８】このようにして貼り合わせたセルを、通常
のロードロック式の真空室内に入れ、１０^-5Torrまで真
空引きした後、１０^-2Torrの真空中で９５℃に加熱した
液晶貯留槽に注入口を浸け、液晶をセル内に注入する。

【００４９】次に、本実施例の効果について説明する。

【００５０】本実施例によれば、パシベーション膜１６
の表面は平坦化処理によって平坦にするため、該表面に
付着しているゴミや、異常成長や重合に伴う凸部を除去
できる。これにより、ショートの発生を防止でき、製造
歩留りも向上できると共に、素子全体での配向均一性を
向上させることができる。

【００５１】また、上述した平坦化処理をラビング装置
によって行なうため、平坦化処理のための装置に専用の
装置を用いる必要がなく、その分設備費が易くなる。な
お、このラビング処理は、数μｍ以下の微細な突起の除
去に有効である。

【００５２】ところで、本発明者は、図３に示すよう
に、パシベーション膜１６側を接地すると共に配向制御
膜１５側に信号電圧Ｖを印加し、その状態で、信号電圧
Ｖを増加させて光の透過率Ｔの変化を調べ、信号電圧Ｖ
を減少させて光の透過率Ｔの変化を調べた。図４は、そ
の測定結果を示したものであるが、このＶ−Ｔ特性は、
図に示すようにヒステリシスを有する。

【００５３】なお、実線Ｕ１と破線Ｕ２は黒リセット時
に液晶分子の自発分極がどちらを向いているかを示し、
例えばＰｓが負のときは非一軸配向側を向くときがＵ
１、一軸配向側を向くときがＵ２である。このＵ１とＵ
２の黒リセット時同志、又は白リセット時同志の立ち上
がり電圧閾値のずれ量が、理想的にはやはり「０」とな
ることが望ましく、このとき対称性が得られたという。
これに対し、閾値ずれ量が非対称性とも呼ばれ、その値
は実用的には±１Ｖ程度以下であれば双安定ポテンシャ
ルが極端に乱されることがなく、書き込み不良や焼き付
きなどの経時的変化が抑制される。

【００５４】本実施例においては、ヒステリシスは０．
８Ｖ程度であり、非対称性は０．３〜０．４Ｖに抑えら
れており、液晶パネルを駆動した場合のスイッチング不
良は解消され、残像の発生は見られず、速い応答性が得
られる。

【００５５】ついで、図２に沿って、本発明の第２実施
例について説明する。

【００５６】本実施例においては、配向制御膜１５には
厚さ５０Åのナイロン膜を用い、パシベーション膜１６
にはＺｎＯ膜を用いる。また、このパシベーション膜１
６の表面には平坦化処理を施すが、その処理方法として
は機械的研磨装置による研磨方法を用いる。さらに、両
基板１０，１１のサイズを７５×７５mmとする。

【００５７】次に、本実施例に係る液晶パネルの製造方
法について説明する。

【００５８】まず、透明電極１２，１３を、上記第１実
施例と同様の方法で形成する。

【００５９】配向制御膜１５の形成は、蟻酸でナイロン
６６を０．２wt％に希釈した溶液を上基板１０にスピン
コートすることにより行なう。なお、スピンコート条件
として、回転数を３０００ｒｐｍとし、回転時間を２０
秒間とする。また、スピンコート後は、上基板１０を１
８０℃の温度で６０分間焼成する。

【００６０】次に、この配向制御膜１５の表面にラビン
グ処理を施す。ラビング条件としては、回転数を１００
０ｒｐｍとし、押し込み量を０．３mmとし、送りスピー
ドを５mm／sec とする。なお、このラビング処理は、同
方向に３回繰り返す。

【００６１】また、下基板１１にはスパッタ法によって
パシベーション膜１６を形成する。このパシベーション
膜１６の形成には、通常のＲＦスパッタ装置を用いる
が、ターゲットにはＺｎＯとＡｌ₂ Ｏ₃ との合金（Ｚｎ
Ｏ；９５．５％，Ａｌ₂ Ｏ₃ ；０．５％）を用い、スパ
ッタガスにはＡｒ及びＯ₂ の混合ガス（Ａｒ；９０ＳＣ
ＣＭ、Ｏ₂ ；１０ＳＣＣＭ）を用いる。また、パワーを
５Ｗ／cm² とし、基板加熱温度を２００℃とし、圧力を
３ｍＴｏｒｒとし、放電時間を８分間とする。これによ
り、ＡｌドープのＺｎＯ膜を４０００Å堆積させる。

【００６２】さらに、通常の半導体プロセスで用いられ
る機械的研磨装置を用いて、パシベーション膜１６を２
０００Åだけ研磨し、パシベーション膜１６の最終厚を
２０００Åとする。

【００６３】その後、上述した実施例と同様の方法で、
上基板１０の表面スペーサ微粒子や微粒子接着剤を散布
し、他方の下基板１１にはシール剤を塗布する。そし
て、これらの基板１０，１１を貼り合わせ、その基板間
隙に液晶１７を注入する。

【００６４】次に、本実施例の効果について説明する。

【００６５】本実施例によれば、パシベーション膜１６
の平坦化処理を、通常の半導体製造プロセスにて用いる
研磨処理によって行なうようにしたため、硬度の高い材
料（例えば、蒸着膜）まで平坦化が可能であり、パシベ
ーション膜１６の材料選択の余地が広がる。

【００６６】また、本実施例によれば、液晶１７は配向
制御膜１５とパシベーション膜１６との間に挟持される
が、一軸配向処理は、パシベーション膜１６には施さず
に配向制御膜１５にのみ施している。したがって、液晶
１７の配向は、一軸配向処理された配向制御膜１５の側
から高秩序に制御でき、その結果、欠陥の無い良好な液
晶配向状態を得ることができると共に、画像のコントラ
ストを良好に保つことができる。

【００６７】また、パシベーション膜１６に一軸配向処
理を施すことなく平坦化処理を行うため、液晶配向状態
への影響を考慮する必要がなく平坦化処理が可能とな
る。したがって、パシベーション膜１６の表面が平坦化
され、パシベーション膜１６の表面に付着しているゴミ
や、異常成長や重合に伴う凸部が除去される。これによ
り、ショートの発生が防止され、製造歩留りも向上され
る。

【００６８】本実施例においては、ヒステリシスは０．
８Ｖ程度であり、非対称性は０．３〜０．４Ｖに抑えら
れており、液晶パネルを駆動した場合のスイッチング不
良は解消され、残像の発生は見られず、速い応答性が得
られる。

【００６９】ついで、本発明の第３実施例について、図
２に沿って説明する。

【００７０】本実施例においては、電極１２，１３の形
成、配向制御膜１５の形成、パシベーション膜１６の形
成等は、上述した第１実施例と同様の方法で行なう。

【００７１】次に、パシベーション膜１６の平坦化処理
を行なう。この平坦化処理に際しては、通常のフォトレ
ジストをパシベーション膜１６の表面に１μｍの厚さに
スピンコートし、その後焼成を施す。そして、反応性イ
オンエッチング（ＲＩＥ）によるエッチバック法によ
り、塗布したフォトレジストをエッチバックする。

【００７２】次に、本実施例の効果について説明する。

【００７３】本実施例によれば、パシベーション膜１６
の平坦化処理を、反応性イオンエッチング（ＲＩＥ）に
よるエッチバック法にて行なうようにしたため、研磨法
に比べて削り戻しに選択性が出ることがあるが、通常は
均一性の良い平坦化ができる。

【００７４】また、本実施例によれば、上述した第２実
施例と同様の効果が得られる。すなわち、液晶１７は配
向制御膜１５とパシベーション膜１６との間に挟持され
るが、パシベーション膜１６には一軸配向処理を施さ
ず、配向制御膜１５にのみ一軸配向処理を施している。
したがって、液晶１７の配向は、一軸配向処理された配
向制御膜１５の側から高秩序に制御でき、その結果、欠
陥の無い良好な液晶配向状態を得ることができると共
に、画像のコントラストを良好に保つことができる。

【００７５】また、液晶配向状態への影響を考慮する必
要がなく平坦化処理が可能となる。したがって、パシベ
ーション膜１６の表面が平坦化され、パシベーション膜
１６の表面に付着しているゴミや、異常成長や重合に伴
う凸部が除去される。これにより、ショートの発生が防
止され、製造歩留りも向上される。

【００７６】本実施例においては、ヒステリシスは０．
８Ｖ程度であり、非対称性は０．３〜０．４Ｖに抑えら
れており、液晶パネルを駆動した場合のスイッチング不
良は解消され、残像の発生は見られず、速い応答性が得
られる。

【００７７】なお、パシベーション膜１６の平坦化処理
をブラシ洗浄によって行なうことも可能である。その場
合には、通常の工程に設置されている装置を利用できる
ため、専用の装置を設ける必要がなく、設備費を安価に
できる。また、該ブラシ洗浄によれば数１０μｍ程度の
大きな突起も除去でき、パシベーション膜１６の平坦度
が向上される。

【００７８】

【発明の効果】以上説明したように、本発明によると、
前記第２薄膜の表面が平坦化され、該第２薄膜の表面に
付着しているゴミや、異常成長や重合に伴う凸部が除去
される。これにより、ショートの発生が防止され、製造
歩留りも向上される。

【００７９】さらに、上述した平坦化処理を、ラビング
布を前記第２薄膜に擦り付けることによって行なうよう
にした場合には、平坦化処理のための装置に専用の装置
を用いる必要がなく、ラビング処理のためのラビング装
置を利用できるため、その分設備費が易くなる。

【００８０】またさらに、上述した平坦化処理をブラシ
洗浄によって行なうようにした場合には、平坦化処理の
ための装置に専用の装置を用いる必要がなく、通常の工
程に設置されている装置を利用できるため、設備費を安
価にできる。また、該ブラシ洗浄によれば数１０μｍ程
度の大きな突起も除去でき、第２薄膜の平坦度が向上さ
れる。

【００８１】さらに、上述した平坦化処理を、通常の半
導体製造プロセスにて用いる研磨処理によって行なうよ
うにした場合には、硬度の高い材料（例えば、蒸着膜）
まで平坦化が可能であり、第２薄膜の材料選択の余地が
広がる。

【００８２】またさらに、上述した平坦化処理を、反応
性イオンエッチング（ＲＩＥ）によるエッチバック法に
て行なうようにした場合には、研磨法に比べて削り戻し
に選択性が出ることがあるが、通常は均一性の良い平坦
化ができる。

【００８３】また、前記第２薄膜が、１０⁴ 〜１０⁸ Ω
cmの体積抵抗率を持つようにした場合には、反電場によ
る反転不良を補正するための電荷を供給でき、閾値のず
れや、光学不安定性等が改善される。

【図面の簡単な説明】

【図１】液晶のシェブロン構造とブックシェルフ構造と
を説明するための模式図。

【図２】本発明に係る液晶パネルの構造を示す断面図。

【図３】Ｖ−Ｔ特性の測定の様子を説明するための図。

【図４】液晶パネルのＶ−Ｔ特性を示す図。

【符号の説明】

１０上基板（基板）１１下基板（基板）１２，１３透明電極（電極）１５配向制御膜（第１薄膜）１６パシベーション膜（第２薄膜）１７カイラルスメクチック液晶Ｐ液晶パネル（液晶素子）

───────────────────────────────────────────────────── フロントページの続き (72)発明者金子修三東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

【特許請求の範囲】

【請求項１】相対向するように配置された一対の基板
と、両基板の内面にそれぞれ形成された電極と、一方の
基板に前記電極を被覆するように形成された第１薄膜
と、他方の基板に前記電極を被覆するように形成された
第２薄膜と、前記一対の基板間に挟持された液晶と、を
備えた液晶素子において、前記第１薄膜が、一軸配向処理の施された配向膜であ
り、前記第２薄膜が、平坦化処理が施されたパシベーション
膜である、ことを特徴とする液晶素子。
【請求項２】前記液晶がカイラルスメクチック液晶で
ある、ことを特徴とする請求項１記載の液晶素子。
【請求項３】前記液晶が強誘電性液晶である、ことを特徴とする請求項１記載の液晶素子。
【請求項４】前記第２薄膜が、１０⁴ 〜１０⁸ Ωcmの
体積抵抗率を持つ、ことを特徴とする請求項１乃至３のいずれか１項記載の
液晶素子。
【請求項５】前記平坦化処理をラビング処理により行
う、請求項１乃至４のいずれか１項に記載の液晶素子。
【請求項６】前記平坦化処理をブラシ洗浄により行
う、請求項１乃至４のいずれか１項に記載の液晶素子。
【請求項７】前記平坦化処理を研磨処理により行う、請求項１乃至４のいずれか１項に記載の液晶素子。
【請求項８】前記平坦化処理を、反応性イオンエッチ
ングによるエッチバック法により行う、請求項１乃至４のいずれか１項に記載の液晶素子。
【請求項９】前記液晶が、コレステリック相となる温
度範囲を持たない液晶である、請求項１記載の液晶素
子。
【請求項１０】前記液晶が、フルオロカーボン末端部
分及び炭化水素末端部分を有し、該両末端部分が中心核
によって結合され、スメクチック中間相又は潜在的スメ
クチック中間相を持つフッ素含有液晶化合物を含有す
る、請求項１記載の液晶素子。
【請求項１１】一の基板に電極を形成すると共に該電
極を被覆するように第１薄膜を形成する工程と、他の基
板に電極を形成すると共に第２薄膜を前記電極を被覆す
るように形成する工程と、これらの薄膜が対向するよう
に前記一対の基板を貼り合わせる工程と、これら一対の
基板間に液晶を注入する工程と、からなる液晶素子の製
造方法において、前記第１薄膜に一軸配向処理を施す工程と、前記第２薄膜の表面を平坦にする平坦化処理工程と、を備えてなる液晶素子の製造方法。
【請求項１２】ラビング布及び該ラビング布を駆動す
る駆動手段からなるラビング装置を用い、かつ、前記ラビング布を前記第１薄膜に擦り付けることによっ
て該薄膜に一軸配向処理を施すと共に、前記ラビング布
を前記第２薄膜に擦り付けることによって該薄膜の表面
を平坦にする、ことを特徴とする請求項１１記載の液晶素子の製造方
法。
【請求項１３】前記平坦化処理工程をブラシ洗浄によ
り行なう、ことを特徴とする請求項１１記載の液晶素子の製造方
法。
【請求項１４】前記平坦化処理工程を研磨処理により
行なう、ことを特徴とする請求項１１記載の液晶素子の製造方
法。
【請求項１５】前記平坦化処理工程を、反応性イオン
エッチングによるエッチバック法により行なう、ことを特徴とする請求項１１記載の液晶素子の製造方
法。