JPH10145435A - 変換装置および方法 - Google Patents
変換装置および方法Info
- Publication number
- JPH10145435A JPH10145435A JP30440296A JP30440296A JPH10145435A JP H10145435 A JPH10145435 A JP H10145435A JP 30440296 A JP30440296 A JP 30440296A JP 30440296 A JP30440296 A JP 30440296A JP H10145435 A JPH10145435 A JP H10145435A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image data
- recording medium
- hard disk
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Communication Control (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 所定の記録媒体に記録する画像データの欠落
を抑制する。 【解決手段】 ＤＶＣＲ２より伝送されてきた画像デー
タは、１３９４通信部１１により受信され、ＦＩＦＯメ
モリ１２に出力される。ＦＩＦＯメモリ１２は、１フレ
ーム分のデータを記憶すると、フルフラグを立てる。そ
して、ＩＤＥコントローラ１３は、このフルフラグに応
じて、１フレーム分のデータをＦＩＦＯメモリ１２から
読み出し、そのデータを変換した後、ＩＤＥ端子１４を
介してハードディスク３に出力する。ＦＩＦＯメモリ１
２よりデータが読み出されると、フルフラグが落ちる
が、次のフレームのデータがＦＩＦＯメモリ１２に供給
されるので、再び、フルフラグが立つ。このようにし
て、ＩＤＥコントローラ１３は、このフラグに対応し
て、データを１フレーム分ずつ処理し、ハードディスク
３に出力する。
を抑制する。 【解決手段】 ＤＶＣＲ２より伝送されてきた画像デー
タは、１３９４通信部１１により受信され、ＦＩＦＯメ
モリ１２に出力される。ＦＩＦＯメモリ１２は、１フレ
ーム分のデータを記憶すると、フルフラグを立てる。そ
して、ＩＤＥコントローラ１３は、このフルフラグに応
じて、１フレーム分のデータをＦＩＦＯメモリ１２から
読み出し、そのデータを変換した後、ＩＤＥ端子１４を
介してハードディスク３に出力する。ＦＩＦＯメモリ１
２よりデータが読み出されると、フルフラグが落ちる
が、次のフレームのデータがＦＩＦＯメモリ１２に供給
されるので、再び、フルフラグが立つ。このようにし
て、ＩＤＥコントローラ１３は、このフラグに対応し
て、データを１フレーム分ずつ処理し、ハードディスク
３に出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、変換装置および方
法に関し、特に、ＩＥＥＥ１３９４規格に準拠して伝送
されてくるデータを受信し、受信したデータを所定の記
憶部において一時的に記憶した後、ＦＩＦＯ（First-In
First-Out）の順番で、所定の記録媒体に対応するイン
タフェースに対応したデータに変換して、供給される動
画像データを所定の記録部に記録させる変換装置および
方法に関する。
法に関し、特に、ＩＥＥＥ１３９４規格に準拠して伝送
されてくるデータを受信し、受信したデータを所定の記
憶部において一時的に記憶した後、ＦＩＦＯ（First-In
First-Out）の順番で、所定の記録媒体に対応するイン
タフェースに対応したデータに変換して、供給される動
画像データを所定の記録部に記録させる変換装置および
方法に関する。
【０００２】
【従来の技術】最近の半導体技術の進歩に伴い、撮影し
た動画像をデジタル信号として処理または出力するデジ
タルビデオカセットレコーダ（ＤＶＣＲ）が普及しつつ
ある。
た動画像をデジタル信号として処理または出力するデジ
タルビデオカセットレコーダ（ＤＶＣＲ）が普及しつつ
ある。
【０００３】図３は、このようなＤＶＣＲ２からＩＥＥ
Ｅ（Institute of Electrical andElectronics Enginee
rs）１３９４ High Performance Serial Bus規格（ＩＥ
ＥＥ１３９４規格）に準拠した形式で供給される画像デ
ータを受信し、ハードディスク（ＨＤＤ）３に記録させ
るパーソナルコンピュータ１０１の一構成例を示してい
る。
Ｅ（Institute of Electrical andElectronics Enginee
rs）１３９４ High Performance Serial Bus規格（ＩＥ
ＥＥ１３９４規格）に準拠した形式で供給される画像デ
ータを受信し、ハードディスク（ＨＤＤ）３に記録させ
るパーソナルコンピュータ１０１の一構成例を示してい
る。
【０００４】このパーソナルコンピュータ１０１におい
て、ＰＣカード３１（例えば、ＤＶ−ＣＡＰ）は、ＤＶ
ＣＲ２に対して画像データを含むパケットの送受信を行
う１３９４通信部１１Ａと、画像データを一時的に記憶
するメモリ４２，４３と、それらのメモリ４２，４３の
書き込みと読み出しを制御するメモリコントローラ４１
と、メモリコントローラ４１とＩＳＡ（Industry Stand
ard Architecture）バス３２を接続するＩＳＡ端子４４
で構成されている。
て、ＰＣカード３１（例えば、ＤＶ−ＣＡＰ）は、ＤＶ
ＣＲ２に対して画像データを含むパケットの送受信を行
う１３９４通信部１１Ａと、画像データを一時的に記憶
するメモリ４２，４３と、それらのメモリ４２，４３の
書き込みと読み出しを制御するメモリコントローラ４１
と、メモリコントローラ４１とＩＳＡ（Industry Stand
ard Architecture）バス３２を接続するＩＳＡ端子４４
で構成されている。
【０００５】ＰＣカード３１は、ＤＶＣＲ２からの画像
データを受信し、ＩＳＡバス３２およびバスブリッジ３
３を介してメモリ３５に出力するとともに、ＩＳＡバス
３２を介して供給される画像データをＤＶＣＲ２に送信
する。
データを受信し、ＩＳＡバス３２およびバスブリッジ３
３を介してメモリ３５に出力するとともに、ＩＳＡバス
３２を介して供給される画像データをＤＶＣＲ２に送信
する。
【０００６】ＰＣカード３１の１３９４通信部１１Ａに
おいては、ＩＥＥＥ１３９４端子２１が、ＩＥＥＥ１３
９４ケーブル（ＩＥＥＥ１３９４規格に準拠したケーブ
ル）を介してＤＶＣＲ２に接続されているとともに、Ｐ
ＨＹ部２２に接続されている。
おいては、ＩＥＥＥ１３９４端子２１が、ＩＥＥＥ１３
９４ケーブル（ＩＥＥＥ１３９４規格に準拠したケーブ
ル）を介してＤＶＣＲ２に接続されているとともに、Ｐ
ＨＹ部２２に接続されている。
【０００７】ＰＨＹ部２２は、サブＣＰＵ２４Ａに制御
され、ＩＥＥＥ１３９４端子２１を介して供給される画
像データを含むパケットに対してＤＳ−ＣＯＤＩＮＧ復
調を行い、伝送されてきたパケットをＬＩＮＫ部２３に
出力するとともに、ＬＩＮＫ部２３より供給されたパケ
ットに対してＤＳ−ＣＯＤＩＮＧ変調を行い、そのパケ
ットを、ＩＥＥＥ１３９４端子２１を介して送信する。
され、ＩＥＥＥ１３９４端子２１を介して供給される画
像データを含むパケットに対してＤＳ−ＣＯＤＩＮＧ復
調を行い、伝送されてきたパケットをＬＩＮＫ部２３に
出力するとともに、ＬＩＮＫ部２３より供給されたパケ
ットに対してＤＳ−ＣＯＤＩＮＧ変調を行い、そのパケ
ットを、ＩＥＥＥ１３９４端子２１を介して送信する。
【０００８】ＬＩＮＫ部２３は、サブＣＰＵ２４Ａに制
御され、ＰＨＹ部２２より供給されたパケットから画像
データを抽出し、メモリコントローラ４１に出力すると
ともに、メモリコントローラ４１より供給された画像デ
ータをパケット化し、そのパケットをＰＨＹ部２２に出
力する。
御され、ＰＨＹ部２２より供給されたパケットから画像
データを抽出し、メモリコントローラ４１に出力すると
ともに、メモリコントローラ４１より供給された画像デ
ータをパケット化し、そのパケットをＰＨＹ部２２に出
力する。
【０００９】メインＣＰＵ３４は、所定のプログラムに
従って各種処理を行い、画像データをハードディスク３
に記録させる場合においては、ＰＣカード３１からの画
像データをメモリ３５に一旦記憶させた後、そのデータ
を読み出し、ハードディスク３のインタフェースである
ＩＤＥ（Integrated Drive Electronics）インタフェー
スに対応するデータに変換し、変換したデータを、バス
ブリッジ３３およびＩＳＡバス３２を介してハードディ
スク３に出力する。
従って各種処理を行い、画像データをハードディスク３
に記録させる場合においては、ＰＣカード３１からの画
像データをメモリ３５に一旦記憶させた後、そのデータ
を読み出し、ハードディスク３のインタフェースである
ＩＤＥ（Integrated Drive Electronics）インタフェー
スに対応するデータに変換し、変換したデータを、バス
ブリッジ３３およびＩＳＡバス３２を介してハードディ
スク３に出力する。
【００１０】また、メインＣＰＵ３４は、画像データを
ハードディスク３から読み出し、ＤＶＣＲ２に送信する
場合においては、ハードディスク３からＩＳＡバス３２
およびバスブリッジ３３を介して読み出したデータをメ
モリ３５に一旦記憶させた後、そのデータを読み出し、
ＩＤＥインタフェースに対応するデータから元の画像デ
ータに変換し、変換した画像データを、バスブリッジ３
３およびＩＳＡバス３２を介してＰＣカード３１に出力
する。
ハードディスク３から読み出し、ＤＶＣＲ２に送信する
場合においては、ハードディスク３からＩＳＡバス３２
およびバスブリッジ３３を介して読み出したデータをメ
モリ３５に一旦記憶させた後、そのデータを読み出し、
ＩＤＥインタフェースに対応するデータから元の画像デ
ータに変換し、変換した画像データを、バスブリッジ３
３およびＩＳＡバス３２を介してＰＣカード３１に出力
する。
【００１１】次に、ＤＶＣＲ２からＩＥＥＥ１３９４規
格に準拠した形式で供給される画像データを受信し、ハ
ードディスク３に記録させるときの、このパーソナルコ
ンピュータ１０１の動作について説明する。
格に準拠した形式で供給される画像データを受信し、ハ
ードディスク３に記録させるときの、このパーソナルコ
ンピュータ１０１の動作について説明する。
【００１２】ＰＣカード３１の１３９４通信部１１Ａ
は、ＤＶＣＲ２からＩＥＥＥ１３９４規格のアイソクロ
ナス（Isochronous）通信で伝送されてきた画像データ
を受信し、その画像データをメモリコントローラ４１に
出力する。
は、ＤＶＣＲ２からＩＥＥＥ１３９４規格のアイソクロ
ナス（Isochronous）通信で伝送されてきた画像データ
を受信し、その画像データをメモリコントローラ４１に
出力する。
【００１３】メモリコントローラ４１は、メモリ４２お
よびメモリ４３を２つのバンクＡ，Ｂとして利用し、メ
モリ４２またはメモリ４３に、１３９４通信部１１Ａよ
り供給される画像データを、１フレーム単位で交互に記
憶させる（書き込む）とともに、書き込みを行っていな
いメモリから画像データを読み出し、ＩＳＡ端子４４を
介して出力する。
よびメモリ４３を２つのバンクＡ，Ｂとして利用し、メ
モリ４２またはメモリ４３に、１３９４通信部１１Ａよ
り供給される画像データを、１フレーム単位で交互に記
憶させる（書き込む）とともに、書き込みを行っていな
いメモリから画像データを読み出し、ＩＳＡ端子４４を
介して出力する。
【００１４】ＰＣカード３１から出力された画像データ
は、ＩＳＡバス３２およびバスブリッジ３３を介して、
メモリ３５に一旦記憶され、メインＣＰＵ３４により、
ＩＤＥインタフェースに対応するデータに変換された
後、再び、ＩＳＡバス３２およびバスブリッジ３３を介
して、ハードディスク３に出力される。
は、ＩＳＡバス３２およびバスブリッジ３３を介して、
メモリ３５に一旦記憶され、メインＣＰＵ３４により、
ＩＤＥインタフェースに対応するデータに変換された
後、再び、ＩＳＡバス３２およびバスブリッジ３３を介
して、ハードディスク３に出力される。
【００１５】ハードディスク３は、供給されたデータ
を、内蔵するＩＤＥインタフェース（図示せず）で処理
した後、内蔵する磁気媒体（図示せず）に記録する。
を、内蔵するＩＤＥインタフェース（図示せず）で処理
した後、内蔵する磁気媒体（図示せず）に記録する。
【００１６】次に、ハードディスク３に記録された画像
データを読み出し、ＤＶＣＲ２に供給する場合の、パー
ソナルコンピュータ１０１の動作について説明する。
データを読み出し、ＤＶＣＲ２に供給する場合の、パー
ソナルコンピュータ１０１の動作について説明する。
【００１７】メインＣＰＵ３４は、ＩＳＡバス３２およ
びバスブリッジ３３を介してハードディスク３からデー
タを読み出し、メモリ３５に一旦記憶させ、ＩＤＥイン
タフェースに対応するデータを元の画像データに変換し
た後、その画像データを、ＩＳＡバス３２およびバスブ
リッジ３３を介してＰＣカード３１に出力する。
びバスブリッジ３３を介してハードディスク３からデー
タを読み出し、メモリ３５に一旦記憶させ、ＩＤＥイン
タフェースに対応するデータを元の画像データに変換し
た後、その画像データを、ＩＳＡバス３２およびバスブ
リッジ３３を介してＰＣカード３１に出力する。
【００１８】ＰＣカード３１のメモリコントローラ４１
は、メモリ４２およびメモリ４３を２つのバンクＡ，Ｂ
として利用し、メモリ４２またはメモリ４３に、メイン
ＣＰＵ３４より供給された画像データを、１フレーム単
位で交互に記憶させる（書き込む）とともに、書き込み
を行っていないメモリから、既に記憶されている画像デ
ータを読み出し、１３９４通信部１１Ａに出力する。
は、メモリ４２およびメモリ４３を２つのバンクＡ，Ｂ
として利用し、メモリ４２またはメモリ４３に、メイン
ＣＰＵ３４より供給された画像データを、１フレーム単
位で交互に記憶させる（書き込む）とともに、書き込み
を行っていないメモリから、既に記憶されている画像デ
ータを読み出し、１３９４通信部１１Ａに出力する。
【００１９】ＰＣカード３１の１３９４通信部１１Ａ
は、ＬＩＮＫ部２３で、メモリコントローラ４１より供
給された画像データをパケット化し、ＰＨＹ部２２によ
り、そのパケットをＩＥＥＥ１３９４規格のアイソクロ
ナス通信でＩＥＥＥ１３９４端子２１を介して送信す
る。
は、ＬＩＮＫ部２３で、メモリコントローラ４１より供
給された画像データをパケット化し、ＰＨＹ部２２によ
り、そのパケットをＩＥＥＥ１３９４規格のアイソクロ
ナス通信でＩＥＥＥ１３９４端子２１を介して送信す
る。
【００２０】このようにして、ハードディスク３より読
み出されたデータがＤＶＣＲ２に出力される。
み出されたデータがＤＶＣＲ２に出力される。
【００２１】以上のように、ＤＶＣＲ２からのデジタル
ビデオ信号である画像データをハードディスク３に記録
させる場合、専用のＰＣカード３１およびハードディス
ク３を備えるパーソナルコンピュータ１０１を利用する
ことが多い。
ビデオ信号である画像データをハードディスク３に記録
させる場合、専用のＰＣカード３１およびハードディス
ク３を備えるパーソナルコンピュータ１０１を利用する
ことが多い。
【００２２】
【発明が解決しようとする課題】しかしながら、上述の
ようにして、画像データをハードディスク３に記録させ
る場合、メインＣＰＵ３４による他の割込処理や、ハー
ドディスク３におけるシークタイムおよびリトライ動作
に起因してデータの変換処理が遅れると、画像データが
メモリ４２またはメモリ４３から読み出される前に、次
の（２フレーム後の）画像データが、そのメモリに上書
きされてしまうので、１フレーム分の画像データが欠落
するという問題を有している。また、これに起因して、
動画像を記録する場合、コマ落ちが発生するので、動画
像のデータを良好な状態で記録することが困難であると
いう問題を有している。
ようにして、画像データをハードディスク３に記録させ
る場合、メインＣＰＵ３４による他の割込処理や、ハー
ドディスク３におけるシークタイムおよびリトライ動作
に起因してデータの変換処理が遅れると、画像データが
メモリ４２またはメモリ４３から読み出される前に、次
の（２フレーム後の）画像データが、そのメモリに上書
きされてしまうので、１フレーム分の画像データが欠落
するという問題を有している。また、これに起因して、
動画像を記録する場合、コマ落ちが発生するので、動画
像のデータを良好な状態で記録することが困難であると
いう問題を有している。
【００２３】なお、この場合、例えば、メインＣＰＵ４
３がデータの変換処理が遅れたことを示す情報をメモリ
コントローラ４１に供給して、バンク（メモリ４２，４
３）の切り換えを行わないようにしても、１フレーム分
の画像データが欠落してしまう。
３がデータの変換処理が遅れたことを示す情報をメモリ
コントローラ４１に供給して、バンク（メモリ４２，４
３）の切り換えを行わないようにしても、１フレーム分
の画像データが欠落してしまう。
【００２４】図４は、ＤＶＣＲ２より供給された画像デ
ータと、ハードディスク３に出力されるデータの対応関
係の一例を示している。ＤＶＣＲ２より供給された画像
データのうち、図中の第１番目のフレームの画像データ
が、メモリ４２（バンクＡ）に記憶され、第２番目のフ
レームのの画像データが、メモリ４３（バンクＢ）に記
憶される。
ータと、ハードディスク３に出力されるデータの対応関
係の一例を示している。ＤＶＣＲ２より供給された画像
データのうち、図中の第１番目のフレームの画像データ
が、メモリ４２（バンクＡ）に記憶され、第２番目のフ
レームのの画像データが、メモリ４３（バンクＢ）に記
憶される。
【００２５】そして、図中の第１番目のフレームの画像
データの処理（データの変換およびハードディスク３へ
の出力）は、次にバンクＡに記憶される第３番目のフレ
ームの画像データが供給される前に終了し、第２番目の
フレームの画像データの処理は、次にバンクＢに記憶さ
れる第４番目のフレームの画像データが供給される前に
終了しているので問題は、このとき発生しない。
データの処理（データの変換およびハードディスク３へ
の出力）は、次にバンクＡに記憶される第３番目のフレ
ームの画像データが供給される前に終了し、第２番目の
フレームの画像データの処理は、次にバンクＢに記憶さ
れる第４番目のフレームの画像データが供給される前に
終了しているので問題は、このとき発生しない。
【００２６】次に、第３番目のフレームの画像データ
が、メモリ４２（バンクＡ）に記憶され、第４番目のフ
レームの画像データが、メモリ４３（バンクＢ）に記憶
される。
が、メモリ４２（バンクＡ）に記憶され、第４番目のフ
レームの画像データが、メモリ４３（バンクＢ）に記憶
される。
【００２７】ここで、上述の理由で、図４に示すよう
に、第３番目のフレームの画像データの処理が、次にバ
ンクＡに記憶される第５番目のフレームの画像データが
供給される前に終了しない場合、第５番目のフレームの
画像データはバンクＢに記憶されるので、第４番目のフ
レームの画像データがハードディスク３に記録されず、
欠落してしまう。
に、第３番目のフレームの画像データの処理が、次にバ
ンクＡに記憶される第５番目のフレームの画像データが
供給される前に終了しない場合、第５番目のフレームの
画像データはバンクＢに記憶されるので、第４番目のフ
レームの画像データがハードディスク３に記録されず、
欠落してしまう。
【００２８】本発明は、このような状況に鑑みてなされ
たもので、受信したデータを、所定の記憶部において一
時的に記憶した後、ＦＩＦＯの順番で、所定の記録媒体
のインタフェースに対応したデータに変換し、変換した
データを記録媒体に出力することにより、画像データの
欠落を抑制するようにするものである。
たもので、受信したデータを、所定の記憶部において一
時的に記憶した後、ＦＩＦＯの順番で、所定の記録媒体
のインタフェースに対応したデータに変換し、変換した
データを記録媒体に出力することにより、画像データの
欠落を抑制するようにするものである。
【００２９】
【課題を解決するための手段】請求項１に記載の変換装
置は、ＩＥＥＥ１３９４規格に準拠した方式で伝送され
てくるデータを受信する通信手段と、通信手段により受
信されたデータを一時的に記憶した後、ＦＩＦＯの順番
で出力する記憶手段と、記憶手段より出力されたデータ
を、所定の記録媒体のインタフェースに対応したデータ
に変換し、変換したデータを記録媒体に出力する変換手
段とを備えることを特徴とする。
置は、ＩＥＥＥ１３９４規格に準拠した方式で伝送され
てくるデータを受信する通信手段と、通信手段により受
信されたデータを一時的に記憶した後、ＦＩＦＯの順番
で出力する記憶手段と、記憶手段より出力されたデータ
を、所定の記録媒体のインタフェースに対応したデータ
に変換し、変換したデータを記録媒体に出力する変換手
段とを備えることを特徴とする。
【００３０】請求項８に記載の変換方法は、ＩＥＥＥ１
３９４規格に準拠した方式で伝送されてくるデータを受
信するステップと、受信したデータを、所定の記憶部に
おいて一時的に記憶した後、ＦＩＦＯの順番で出力する
ステップと、そのデータを、所定の記録媒体のインタフ
ェースに対応したデータに変換し、変換したデータを記
録媒体に出力するステップとを備えることを特徴とす
る。
３９４規格に準拠した方式で伝送されてくるデータを受
信するステップと、受信したデータを、所定の記憶部に
おいて一時的に記憶した後、ＦＩＦＯの順番で出力する
ステップと、そのデータを、所定の記録媒体のインタフ
ェースに対応したデータに変換し、変換したデータを記
録媒体に出力するステップとを備えることを特徴とす
る。
【００３１】請求項１に記載の変換装置においては、通
信手段は、ＩＥＥＥ１３９４規格に準拠した方式で伝送
されてくるデータを受信し、記憶手段は、通信手段によ
り受信されたデータを一時的に記憶した後、ＦＩＦＯの
順番で出力し、変換手段は、記憶手段より出力されたデ
ータを、所定の記録媒体のインタフェースに対応したデ
ータに変換し、変換したデータを記録媒体に出力する。
信手段は、ＩＥＥＥ１３９４規格に準拠した方式で伝送
されてくるデータを受信し、記憶手段は、通信手段によ
り受信されたデータを一時的に記憶した後、ＦＩＦＯの
順番で出力し、変換手段は、記憶手段より出力されたデ
ータを、所定の記録媒体のインタフェースに対応したデ
ータに変換し、変換したデータを記録媒体に出力する。
【００３２】請求項８に記載の変換方法においては、Ｉ
ＥＥＥ１３９４規格に準拠した方式で伝送されてくるデ
ータを受信し、受信したデータを、所定の記憶部におい
て一時的に記憶した後、ＦＩＦＯの順番で出力し、その
データを、所定の記録媒体のインタフェースに対応した
データに変換し、変換したデータを記録媒体に出力す
る。
ＥＥＥ１３９４規格に準拠した方式で伝送されてくるデ
ータを受信し、受信したデータを、所定の記憶部におい
て一時的に記憶した後、ＦＩＦＯの順番で出力し、その
データを、所定の記録媒体のインタフェースに対応した
データに変換し、変換したデータを記録媒体に出力す
る。
【００３３】
【発明の実施の形態】図１は、本発明の変換装置の一実
施の形態の構成を示している。この変換装置１において
は、１３９４通信部１１（通信手段）は、ＤＶＣＲ２か
ら、ＩＥＥＥ１３９４規格のアイソクロナス通信で伝送
されてくる画像データを受信するとともに、ＦＩＦＯメ
モリ１２（記憶手段）より供給された画像データをＩＥ
ＥＥ１３９４規格のアイソクロナス通信で送信するよう
になされている。
施の形態の構成を示している。この変換装置１において
は、１３９４通信部１１（通信手段）は、ＤＶＣＲ２か
ら、ＩＥＥＥ１３９４規格のアイソクロナス通信で伝送
されてくる画像データを受信するとともに、ＦＩＦＯメ
モリ１２（記憶手段）より供給された画像データをＩＥ
ＥＥ１３９４規格のアイソクロナス通信で送信するよう
になされている。
【００３４】なお、１３９４通信部１１のＩＥＥＥ１３
９４端子２１、ＰＨＹ部２２、および、ＬＩＮＫ部２３
は、図３のものと同様であるので、その説明を省略す
る。
９４端子２１、ＰＨＹ部２２、および、ＬＩＮＫ部２３
は、図３のものと同様であるので、その説明を省略す
る。
【００３５】１３９４通信部１１のＣＰＵ２４は、ＰＨ
Ｙ部２２およびＬＩＮＫ部２３を制御するとともに、ハ
ードディスク３における、データの記録または読み出し
を行うアドレスなどの制御情報をＩＤＥコントローラ１
３（変換手段）に供給するようになされている。
Ｙ部２２およびＬＩＮＫ部２３を制御するとともに、ハ
ードディスク３における、データの記録または読み出し
を行うアドレスなどの制御情報をＩＤＥコントローラ１
３（変換手段）に供給するようになされている。
【００３６】ＦＩＦＯメモリ１２は、例えば４フレーム
分の画像データに対応する記憶容量を有し、１３９４通
信部１１より供給された画像データを一時的に記憶し、
ＦＩＦＯの順番でＩＤＥコントローラ１３に出力すると
ともに、ＩＤＥコントローラ１３より供給された画像デ
ータを一時的に記憶し、ＦＩＦＯの順番で１３９４通信
部１１に出力するようになされている。
分の画像データに対応する記憶容量を有し、１３９４通
信部１１より供給された画像データを一時的に記憶し、
ＦＩＦＯの順番でＩＤＥコントローラ１３に出力すると
ともに、ＩＤＥコントローラ１３より供給された画像デ
ータを一時的に記憶し、ＦＩＦＯの順番で１３９４通信
部１１に出力するようになされている。
【００３７】ＩＤＥコントローラ１３は、ＦＩＦＯメモ
リ１２より供給された画像データをＩＤＥインタフェー
スに対応するデータに変換し、所定のタイミングでＩＤ
Ｅ端子１４（接続手段）を介してハードディスク３のＩ
ＤＥインタフェース（図示せず）に出力するとともに、
ハードディスク３よりＩＤＥ端子１４を介して供給され
た、ＩＤＥインタフェースに対応するデータを元の画像
データに変換し、その画像データをＦＩＦＯメモリ１２
に出力するようになされている。
リ１２より供給された画像データをＩＤＥインタフェー
スに対応するデータに変換し、所定のタイミングでＩＤ
Ｅ端子１４（接続手段）を介してハードディスク３のＩ
ＤＥインタフェース（図示せず）に出力するとともに、
ハードディスク３よりＩＤＥ端子１４を介して供給され
た、ＩＤＥインタフェースに対応するデータを元の画像
データに変換し、その画像データをＦＩＦＯメモリ１２
に出力するようになされている。
【００３８】なお、ＩＤＥコントローラ１３には、例え
ば特願平８−１１１４４３号において、本出願人により
先に提案されているもの利用することができる。
ば特願平８−１１１４４３号において、本出願人により
先に提案されているもの利用することができる。
【００３９】次に、ＤＶＣＲ２より供給される画像デー
タをハードディスク３に記録させるときの変換装置１の
動作について説明する。
タをハードディスク３に記録させるときの変換装置１の
動作について説明する。
【００４０】最初に、ＤＶＣＲ２より伝送されてきた画
像データを含むパケットは、１３９４通信部１１のＩＥ
ＥＥ１３９４端子２１を介してＰＨＹ部２２により受信
され、ＬＩＮＫ部２３に供給される。ＬＩＮＫ部２３
は、そのパケットから画像データを取り出し、その画像
データをＦＩＦＯメモリ１２に出力する。
像データを含むパケットは、１３９４通信部１１のＩＥ
ＥＥ１３９４端子２１を介してＰＨＹ部２２により受信
され、ＬＩＮＫ部２３に供給される。ＬＩＮＫ部２３
は、そのパケットから画像データを取り出し、その画像
データをＦＩＦＯメモリ１２に出力する。
【００４１】ＦＩＦＯメモリ１２は、１フレーム分以上
の画像データを記憶していると、フルフラグを立てる。
そして、ＩＤＥコントローラ１３は、このフルフラグに
応じて、ハードディスク３に、まず、記録するデータに
対応するアドレスおよびコマンドを、ＩＤＥ端子１４を
介して供給した後、１フレーム分の画像データをＦＩＦ
Ｏメモリ１２からＦＩＦＯの順番で読み出し、そのデー
タを、ＩＤＥインタフェースに対応したデータに変換し
た後、ＩＤＥ端子１４を介してハードディスク３に出力
する。
の画像データを記憶していると、フルフラグを立てる。
そして、ＩＤＥコントローラ１３は、このフルフラグに
応じて、ハードディスク３に、まず、記録するデータに
対応するアドレスおよびコマンドを、ＩＤＥ端子１４を
介して供給した後、１フレーム分の画像データをＦＩＦ
Ｏメモリ１２からＦＩＦＯの順番で読み出し、そのデー
タを、ＩＤＥインタフェースに対応したデータに変換し
た後、ＩＤＥ端子１４を介してハードディスク３に出力
する。
【００４２】そして、ＦＩＦＯメモリ１２に記憶されて
いる画像データの量が１フレーム分より少なくなると、
ＦＩＦＯメモリ１２のフルフラグが落ちるが、１３９４
通信部１１より次のフレームの画像データがＦＩＦＯメ
モリ１２に供給されて、ＦＩＦＯメモリ１２に記憶され
ている画像データの量が１フレーム分以上となると、再
び、フルフラグが立つ。
いる画像データの量が１フレーム分より少なくなると、
ＦＩＦＯメモリ１２のフルフラグが落ちるが、１３９４
通信部１１より次のフレームの画像データがＦＩＦＯメ
モリ１２に供給されて、ＦＩＦＯメモリ１２に記憶され
ている画像データの量が１フレーム分以上となると、再
び、フルフラグが立つ。
【００４３】ＩＤＥコントローラ１３は、このように、
１フレーム分ずつ、画像データをＦＩＦＯメモリ１２か
ら読み出し、その画像データを変換した後、ハードディ
スク３に順次出力する。
１フレーム分ずつ、画像データをＦＩＦＯメモリ１２か
ら読み出し、その画像データを変換した後、ハードディ
スク３に順次出力する。
【００４４】このようにして、変換装置１は、ＤＶＣＲ
２より供給される画像データを、ハードディスク３に順
次記録させる。
２より供給される画像データを、ハードディスク３に順
次記録させる。
【００４５】このようにすることにより、図２に示すよ
うに、ハードディスク３のシークタイムやリトライ動作
に起因して、データの記録が一時的に遅れた場合（図２
の第３番目のフレームの画像データの処理の場合）にお
いても、ハードディスク３のデータ転送速度（この場
合、記録速度）が、画像データの速度（例えば、約３０
フレーム／秒）より速く設定されているので、ＦＩＦＯ
メモリ１２のライトポインタ（書き込みの位置）とリー
ドポインタ（読み出しの位置）の差（距離）が、図２に
示すようにすぐに元に戻る。従って、この場合、ハード
ディスク３に記録される画像データに欠落が発生するこ
とはない。
うに、ハードディスク３のシークタイムやリトライ動作
に起因して、データの記録が一時的に遅れた場合（図２
の第３番目のフレームの画像データの処理の場合）にお
いても、ハードディスク３のデータ転送速度（この場
合、記録速度）が、画像データの速度（例えば、約３０
フレーム／秒）より速く設定されているので、ＦＩＦＯ
メモリ１２のライトポインタ（書き込みの位置）とリー
ドポインタ（読み出しの位置）の差（距離）が、図２に
示すようにすぐに元に戻る。従って、この場合、ハード
ディスク３に記録される画像データに欠落が発生するこ
とはない。
【００４６】次に、ハードディスク３に記録されている
画像データをＤＶＣＲ２に出力するときの変換装置１の
動作について説明する。なお、この場合、ＤＶＣＲ２
は、予め録画動作状態にしておく。
画像データをＤＶＣＲ２に出力するときの変換装置１の
動作について説明する。なお、この場合、ＤＶＣＲ２
は、予め録画動作状態にしておく。
【００４７】最初に、ＩＤＥコントローラ１３は、ハー
ドディスク３よりＩＤＥ端子１４を介して、ＤＶＣＲ２
に出力するデータを読み出し、このＩＤＥインタフェー
スに対応したデータを元の画像データに変換し、その画
像データをＦＩＦＯメモリ１２に出力する。
ドディスク３よりＩＤＥ端子１４を介して、ＤＶＣＲ２
に出力するデータを読み出し、このＩＤＥインタフェー
スに対応したデータを元の画像データに変換し、その画
像データをＦＩＦＯメモリ１２に出力する。
【００４８】ＦＩＦＯメモリ１２は、記憶している画像
データが３フレーム分以下であると、３フレーム分の画
像データを記憶するまで、エンプティフラグを立てる。
ＩＤＥコントローラ１３は、このエンプティフラグが立
っている間、ハードディスク３よりデータを読み出し、
そのデータを元の画像データに変換した後、その画像デ
ータをＦＩＦＯメモリ１２に出力する。
データが３フレーム分以下であると、３フレーム分の画
像データを記憶するまで、エンプティフラグを立てる。
ＩＤＥコントローラ１３は、このエンプティフラグが立
っている間、ハードディスク３よりデータを読み出し、
そのデータを元の画像データに変換した後、その画像デ
ータをＦＩＦＯメモリ１２に出力する。
【００４９】１３９４通信部１１のＬＩＮＫ部２３は、
フレーム単位で、ＦＩＦＯメモリ１２から画像データを
ＦＩＦＯの順番で読み出し、その画像データをパケット
化し、そのパケットをＰＨＹ部２２に出力する。
フレーム単位で、ＦＩＦＯメモリ１２から画像データを
ＦＩＦＯの順番で読み出し、その画像データをパケット
化し、そのパケットをＰＨＹ部２２に出力する。
【００５０】そして、１３９４通信部１１のＰＨＹ部２
２は、そのパケットを、ＩＥＥＥ１３９４規格のアイソ
クロナス通信で、ＩＥＥＥ１３９４端子２１を介してＤ
ＶＣＲ２に送信する。
２は、そのパケットを、ＩＥＥＥ１３９４規格のアイソ
クロナス通信で、ＩＥＥＥ１３９４端子２１を介してＤ
ＶＣＲ２に送信する。
【００５１】このようにして、変換装置１は、ハードデ
ィスク３に記録されている画像データをＤＶＣＲ２に順
次供給する。
ィスク３に記録されている画像データをＤＶＣＲ２に順
次供給する。
【００５２】このように、ＦＩＦＯメモリ１２に３フレ
ーム分の画像データが記憶されるようにすることによ
り、ハードディスク３のシークタイムやリトライ動作に
起因して、ハードディスク３からのデータの読み出しが
一時的に遅れた場合においても、ハードディスク３のデ
ータ転送速度（この場合、読み出し速度）が、画像デー
タの速度（例えば、約３０フレーム／秒）より速いの
で、ＦＩＦＯメモリ１２のライトポインタ（書き込みの
位置）とリードポインタ（読み出しの位置）の差（距
離）が、すぐに元に戻る。従って、この場合、ＤＶＣＲ
２に供給される画像データに欠落が発生することはな
い。
ーム分の画像データが記憶されるようにすることによ
り、ハードディスク３のシークタイムやリトライ動作に
起因して、ハードディスク３からのデータの読み出しが
一時的に遅れた場合においても、ハードディスク３のデ
ータ転送速度（この場合、読み出し速度）が、画像デー
タの速度（例えば、約３０フレーム／秒）より速いの
で、ＦＩＦＯメモリ１２のライトポインタ（書き込みの
位置）とリードポインタ（読み出しの位置）の差（距
離）が、すぐに元に戻る。従って、この場合、ＤＶＣＲ
２に供給される画像データに欠落が発生することはな
い。
【００５３】なお、上記実施の形態においては、記録媒
体としてハードディスク３を使用しているが、例えばフ
ラッシュメモリなどの他の記録媒体を使用してもよい。
その場合、ＩＤＥコントローラ１３は、供給された画像
データを、その記録媒体のインタフェースに対応したデ
ータに変換するようにする。
体としてハードディスク３を使用しているが、例えばフ
ラッシュメモリなどの他の記録媒体を使用してもよい。
その場合、ＩＤＥコントローラ１３は、供給された画像
データを、その記録媒体のインタフェースに対応したデ
ータに変換するようにする。
【００５４】また、上記実施の形態においては、ＤＶＣ
Ｒ２からの画像データをハードディスク３に記録させる
ようにしているが、他の装置からＩＥＥＥ１３９４規格
に準拠した通信方式で伝送されてくるデータを記録させ
ることもできる。
Ｒ２からの画像データをハードディスク３に記録させる
ようにしているが、他の装置からＩＥＥＥ１３９４規格
に準拠した通信方式で伝送されてくるデータを記録させ
ることもできる。
【００５５】
【発明の効果】以上のごとく、請求項１に記載の変換装
置および請求項８に記載の変換方法によれば、ＩＥＥＥ
１３９４規格に準拠した方式で伝送されてくるデータを
受信し、受信したデータを、所定の記憶部において一時
的に記憶した後、ＦＩＦＯの順番で、所定の記録媒体の
インタフェースに対応したデータに変換し、その記録媒
体に出力するようにしたので、画像データの欠落を抑制
することができ、動画像のデータをハードディスクなど
の記録媒体に記録させることができる。
置および請求項８に記載の変換方法によれば、ＩＥＥＥ
１３９４規格に準拠した方式で伝送されてくるデータを
受信し、受信したデータを、所定の記憶部において一時
的に記憶した後、ＦＩＦＯの順番で、所定の記録媒体の
インタフェースに対応したデータに変換し、その記録媒
体に出力するようにしたので、画像データの欠落を抑制
することができ、動画像のデータをハードディスクなど
の記録媒体に記録させることができる。
【図１】本発明の変換装置の一実施の形態の構成を示す
ブロック図である。
ブロック図である。
【図２】図１の変換装置における、供給されるデータ
と、ハードディスクに出力されるデータの関係の一例を
示すタイミングチャートである。
と、ハードディスクに出力されるデータの関係の一例を
示すタイミングチャートである。
【図３】ハードディスクに画像データを記録させるパー
ソナルコンピュータの一構成例を示すブロック図であ
る。
ソナルコンピュータの一構成例を示すブロック図であ
る。
【図４】図４のパーソナルコンピュータにおける、供給
されるデータと、ハードディスクに出力されるデータの
関係の一例を示すタイミングチャートである。
されるデータと、ハードディスクに出力されるデータの
関係の一例を示すタイミングチャートである。
１ 変換装置， ２ デジタルビデオカセットレコーダ
（ＤＶＣＲ）， ３ハードディスク， １１ １３９４
通信部， １２ ＦＩＦＯメモリ， １３ＩＤＥコント
ローラ， １４ ＩＤＥ端子， ２１ ＩＥＥＥ１３９
４端子，２２ ＰＨＹ部， ２３ ＬＩＮＫ部， ２４
ＣＰＵ
（ＤＶＣＲ）， ３ハードディスク， １１ １３９４
通信部， １２ ＦＩＦＯメモリ， １３ＩＤＥコント
ローラ， １４ ＩＤＥ端子， ２１ ＩＥＥＥ１３９
４端子，２２ ＰＨＹ部， ２３ ＬＩＮＫ部， ２４
ＣＰＵ
Claims (8)
- 【請求項１】 ＩＥＥＥ１３９４規格に準拠した方式で
伝送されてくるデータを受信する通信手段と、 前記通信手段により受信されたデータを一時的に記憶し
た後、ＦＩＦＯの順番で出力する記憶手段と、 前記記憶手段より出力されたデータを、所定の記録媒体
のインタフェースに対応したデータに変換し、変換した
データを前記記録媒体に出力する変換手段とを備えるこ
とを特徴とする変換装置。 - 【請求項２】 前記変換手段は、さらに、前記記録媒体
からの、所定の記録媒体のインタフェースに対応したデ
ータを元のデータに変換し、前記データを前記記憶手段
に記憶させ、 前記記憶手段は、さらに、前記データを一時的に記憶し
た後、ＦＩＦＯの順番で前記通信手段に出力し、 前記通信手段は、さらに、前記データをＩＥＥＥ１３９
４規格に準拠した方式で送信することを特徴とする請求
項１に記載の変換装置。 - 【請求項３】 前記所定の記録媒体と前記変換手段を接
続する接続手段をさらに備え、 前記変換手段は、前記接続手段を介して、前記データを
前記記録媒体に出力することを特徴とする請求項１に記
載の変換装置。 - 【請求項４】 前記記録媒体を内蔵することを特徴とす
る請求項１に記載の変換装置。 - 【請求項５】 前記インタフェースは、ＩＤＥインタフ
ェースであることを特徴とする請求項１に記載の変換装
置。 - 【請求項６】 前記受信手段は、ＩＥＥＥ１３９４規格
のアイソクロナス通信で伝送されてくるデータを受信す
ることを特徴とする請求項１に記載の変換装置。 - 【請求項７】 前記記録媒体は、ハードディスクである
ことを特徴とする請求項１に記載の変換装置。 - 【請求項８】 ＩＥＥＥ１３９４規格に準拠した方式で
伝送されてくるデータを受信するステップと、 受信した前記データを、所定の記憶部において一時的に
記憶した後、ＦＩＦＯの順番で出力するステップと、 前記記憶部より出力された前記データを、所定の記録媒
体のインタフェースに対応したデータに変換し、変換し
たデータを前記記録媒体に出力するステップとを備える
ことを特徴とする変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30440296A JP3637586B2 (ja) | 1996-11-15 | 1996-11-15 | 変換装置および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30440296A JP3637586B2 (ja) | 1996-11-15 | 1996-11-15 | 変換装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10145435A true JPH10145435A (ja) | 1998-05-29 |
| JP3637586B2 JP3637586B2 (ja) | 2005-04-13 |
Family
ID=17932586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30440296A Expired - Fee Related JP3637586B2 (ja) | 1996-11-15 | 1996-11-15 | 変換装置および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3637586B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999066507A1 (fr) * | 1998-06-17 | 1999-12-23 | Matsushita Electric Industrial Co., Ltd. | Lecteur de disques, processeur de donnees video/audio, et procede de commande video/audio |
| KR20000042998A (ko) * | 1998-12-28 | 2000-07-15 | 윤종용 | 공유형 저장 장치 및 이를 사용하는데 적합한 전자 장치 |
| EP1111498A2 (en) * | 1999-12-02 | 2001-06-27 | Mitsumi Electric Company Ltd. | Converting unit and USB-adapted peripheral apparatus |
| US7346715B2 (en) | 2002-09-25 | 2008-03-18 | Alps Electric Co., Ltd | Data communication control device with peripheral device |
| US8830367B1 (en) * | 2013-10-21 | 2014-09-09 | Gopro, Inc. | Frame manipulation to reduce rolling shutter artifacts |
-
1996
- 1996-11-15 JP JP30440296A patent/JP3637586B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999066507A1 (fr) * | 1998-06-17 | 1999-12-23 | Matsushita Electric Industrial Co., Ltd. | Lecteur de disques, processeur de donnees video/audio, et procede de commande video/audio |
| KR100355181B1 (ko) * | 1998-06-17 | 2002-10-11 | 마쯔시다덴기산교 가부시키가이샤 | 디스크 장치, 영상음성 데이터 처리 장치 및 영상음성제어 방법 |
| US6785465B1 (en) | 1998-06-17 | 2004-08-31 | Matsushita Electric Industrial Co., Ltd. | Disk apparatus, video/audio data processor, and video/audio control method that detect audiovisual frame information to control output |
| KR20000042998A (ko) * | 1998-12-28 | 2000-07-15 | 윤종용 | 공유형 저장 장치 및 이를 사용하는데 적합한 전자 장치 |
| EP1111498A2 (en) * | 1999-12-02 | 2001-06-27 | Mitsumi Electric Company Ltd. | Converting unit and USB-adapted peripheral apparatus |
| EP1111498A3 (en) * | 1999-12-02 | 2003-10-01 | Mitsumi Electric Company Ltd. | Converting unit and USB-adapted peripheral apparatus |
| US7346715B2 (en) | 2002-09-25 | 2008-03-18 | Alps Electric Co., Ltd | Data communication control device with peripheral device |
| WO2015061007A1 (en) * | 2013-10-21 | 2015-04-30 | Gopro, Inc. | Frame manipulation to reduce rolling shutter artifacts |
| US8830367B1 (en) * | 2013-10-21 | 2014-09-09 | Gopro, Inc. | Frame manipulation to reduce rolling shutter artifacts |
| US9392194B2 (en) | 2013-10-21 | 2016-07-12 | Gopro, Inc. | Frame manipulation to reduce rolling shutter artifacts |
| CN105765968A (zh) * | 2013-10-21 | 2016-07-13 | 高途乐公司 | 用于减少滚动快门伪影的帧操纵 |
| EP3061239A4 (en) * | 2013-10-21 | 2016-09-07 | Gopro Inc | FRAME MANIPULATION FOR REDUCING ROLLADENARTE FACTORS |
| US9756250B2 (en) | 2013-10-21 | 2017-09-05 | Gopro, Inc. | Frame manipulation to reduce rolling shutter artifacts |
| US10148882B2 (en) | 2013-10-21 | 2018-12-04 | Gopro, Inc. | System and method for frame capturing and processing |
| US10701269B2 (en) | 2013-10-21 | 2020-06-30 | Gopro, Inc. | System and method for frame capturing and processing |
| US11368623B2 (en) | 2013-10-21 | 2022-06-21 | Gopro, Inc. | System and method for frame capturing and processing |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3637586B2 (ja) | 2005-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100591866B1 (ko) | 전자기기제어장치및방법 | |
| US6292878B1 (en) | Data recorder and method of access to data recorder | |
| US6286071B1 (en) | Communication control method, communication system and electronic device used therefor | |
| US20080292280A1 (en) | Recording apparatus and recording method | |
| EP1094637A2 (en) | IEEE 1394 bus interface | |
| JP4009022B2 (ja) | データ伝送方法及びデータ伝送装置 | |
| JPH10145435A (ja) | 変換装置および方法 | |
| US6035096A (en) | Video/audio decoding and reproducing apparatus and method | |
| KR100464469B1 (ko) | 데이터 전송 제어 장치 및 전자기기 | |
| US20050010904A1 (en) | Information recording device, method for the same, program for the same and recording medium storing the program | |
| US20030187652A1 (en) | Content recognition system for indexing occurrences of objects within an audio/video data stream to generate an index database corresponding to the content data stream | |
| JPH09160872A (ja) | 電子機器及びその管理方法 | |
| JP2001186460A (ja) | データ記録装置 | |
| US7720821B1 (en) | Method of and apparatus for writing and reading time sensitive data within a storage device | |
| US20060056439A1 (en) | Data transfer method and device | |
| JP3943697B2 (ja) | データ通信システム、データ通信装置及びデータ通信方法 | |
| JP3597002B2 (ja) | パケット送受信装置 | |
| US6195711B1 (en) | Command within asynchronous packet for controlling | |
| WO2001035232A1 (en) | Device for storing audio/video data and non audio/video data | |
| JP2570986B2 (ja) | データ転送制御装置及び方法 | |
| JP3890124B2 (ja) | データ通信システム、データ通信方法、データ通信ノードおよび記録媒体 | |
| JP2001197439A (ja) | デジタル・ビデオ信号処理装置 | |
| JP2001008116A (ja) | 通信方法および電子機器 | |
| JPH11296981A (ja) | 信号記録再生装置 | |
| JPH09116563A (ja) | Ｍｐｅｇ２データ転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040526 |
|
| A521 | Written amendment |
Effective date: 20040610 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20041006 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041130 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050102 |
|
| LAPS | Cancellation because of no payment of annual fees |