JP3637586B2 - 変換装置および方法 - Google Patents
変換装置および方法 Download PDFInfo
- Publication number
- JP3637586B2 JP3637586B2 JP30440296A JP30440296A JP3637586B2 JP 3637586 B2 JP3637586 B2 JP 3637586B2 JP 30440296 A JP30440296 A JP 30440296A JP 30440296 A JP30440296 A JP 30440296A JP 3637586 B2 JP3637586 B2 JP 3637586B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- image data
- recording
- frame data
- recording medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Communication Control (AREA)
Description
【発明の属する技術分野】
本発明は、変換装置および方法に関し、特に、IEEE1394規格に準拠して伝送されてくるデータを受信し、受信したデータを所定の記憶部において一時的に記憶した後、FIFO(First-In First-Out)の順番で、所定の記録媒体に対応するインタフェースに対応したデータに変換して、供給される動画像データを所定の記録部に記録させる変換装置および方法に関する。
【0002】
【従来の技術】
最近の半導体技術の進歩に伴い、撮影した動画像をデジタル信号として処理または出力するデジタルビデオカセットレコーダ(DVCR)が普及しつつある。
【0003】
図3は、このようなDVCR2からIEEE(Institute of Electrical and Electronics Engineers)1394 High Performance Serial Bus規格(IEEE1394規格)に準拠した形式で供給される画像データを受信し、ハードディスク(HDD)3に記録させるパーソナルコンピュータ101の一構成例を示している。
【0004】
このパーソナルコンピュータ101において、PCカード31(例えば、DV−CAP)は、DVCR2に対して画像データを含むパケットの送受信を行う1394通信部11Aと、画像データを一時的に記憶するメモリ42,43と、それらのメモリ42,43の書き込みと読み出しを制御するメモリコントローラ41と、メモリコントローラ41とISA(Industry Standard Architecture)バス32を接続するISA端子44で構成されている。
【0005】
PCカード31は、DVCR2からの画像データを受信し、ISAバス32およびバスブリッジ33を介してメモリ35に出力するとともに、ISAバス32を介して供給される画像データをDVCR2に送信する。
【0006】
PCカード31の1394通信部11Aにおいては、IEEE1394端子21が、IEEE1394ケーブル(IEEE1394規格に準拠したケーブル)を介してDVCR2に接続されているとともに、PHY部22に接続されている。
【0007】
PHY部22は、サブCPU24Aに制御され、IEEE1394端子21を介して供給される画像データを含むパケットに対してDS−CODING復調を行い、伝送されてきたパケットをLINK部23に出力するとともに、LINK部23より供給されたパケットに対してDS−CODING変調を行い、そのパケットを、IEEE1394端子21を介して送信する。
【0008】
LINK部23は、サブCPU24Aに制御され、PHY部22より供給されたパケットから画像データを抽出し、メモリコントローラ41に出力するとともに、メモリコントローラ41より供給された画像データをパケット化し、そのパケットをPHY部22に出力する。
【0009】
メインCPU34は、所定のプログラムに従って各種処理を行い、画像データをハードディスク3に記録させる場合においては、PCカード31からの画像データをメモリ35に一旦記憶させた後、そのデータを読み出し、ハードディスク3のインタフェースであるIDE(Integrated Drive Electronics)インタフェースに対応するデータに変換し、変換したデータを、バスブリッジ33およびISAバス32を介してハードディスク3に出力する。
【0010】
また、メインCPU34は、画像データをハードディスク3から読み出し、DVCR2に送信する場合においては、ハードディスク3からISAバス32およびバスブリッジ33を介して読み出したデータをメモリ35に一旦記憶させた後、そのデータを読み出し、IDEインタフェースに対応するデータから元の画像データに変換し、変換した画像データを、バスブリッジ33およびISAバス32を介してPCカード31に出力する。
【0011】
次に、DVCR2からIEEE1394規格に準拠した形式で供給される画像データを受信し、ハードディスク3に記録させるときの、このパーソナルコンピュータ101の動作について説明する。
【0012】
PCカード31の1394通信部11Aは、DVCR2からIEEE1394規格のアイソクロナス(Isochronous)通信で伝送されてきた画像データを受信し、その画像データをメモリコントローラ41に出力する。
【0013】
メモリコントローラ41は、メモリ42およびメモリ43を2つのバンクA,Bとして利用し、メモリ42またはメモリ43に、1394通信部11Aより供給される画像データを、1フレーム単位で交互に記憶させる(書き込む)とともに、書き込みを行っていないメモリから画像データを読み出し、ISA端子44を介して出力する。
【0014】
PCカード31から出力された画像データは、ISAバス32およびバスブリッジ33を介して、メモリ35に一旦記憶され、メインCPU34により、IDEインタフェースに対応するデータに変換された後、再び、ISAバス32およびバスブリッジ33を介して、ハードディスク3に出力される。
【0015】
ハードディスク3は、供給されたデータを、内蔵するIDEインタフェース(図示せず)で処理した後、内蔵する磁気媒体(図示せず)に記録する。
【0016】
次に、ハードディスク3に記録された画像データを読み出し、DVCR2に供給する場合の、パーソナルコンピュータ101の動作について説明する。
【0017】
メインCPU34は、ISAバス32およびバスブリッジ33を介してハードディスク3からデータを読み出し、メモリ35に一旦記憶させ、IDEインタフェースに対応するデータを元の画像データに変換した後、その画像データを、ISAバス32およびバスブリッジ33を介してPCカード31に出力する。
【0018】
PCカード31のメモリコントローラ41は、メモリ42およびメモリ43を2つのバンクA,Bとして利用し、メモリ42またはメモリ43に、メインCPU34より供給された画像データを、1フレーム単位で交互に記憶させる(書き込む)とともに、書き込みを行っていないメモリから、既に記憶されている画像データを読み出し、1394通信部11Aに出力する。
【0019】
PCカード31の1394通信部11Aは、LINK部23で、メモリコントローラ41より供給された画像データをパケット化し、PHY部22により、そのパケットをIEEE1394規格のアイソクロナス通信でIEEE1394端子21を介して送信する。
【0020】
このようにして、ハードディスク3より読み出されたデータがDVCR2に出力される。
【0021】
以上のように、DVCR2からのデジタルビデオ信号である画像データをハードディスク3に記録させる場合、専用のPCカード31およびハードディスク3を備えるパーソナルコンピュータ101を利用することが多い。
【0022】
【発明が解決しようとする課題】
しかしながら、上述のようにして、画像データをハードディスク3に記録させる場合、メインCPU34による他の割込処理や、ハードディスク3におけるシークタイムおよびリトライ動作に起因してデータの変換処理が遅れると、画像データがメモリ42またはメモリ43から読み出される前に、次の(2フレーム後の)画像データが、そのメモリに上書きされてしまうので、1フレーム分の画像データが欠落するという問題を有している。また、これに起因して、動画像を記録する場合、コマ落ちが発生するので、動画像のデータを良好な状態で記録することが困難であるという問題を有している。
【0023】
なお、この場合、例えば、メインCPU43がデータの変換処理が遅れたことを示す情報をメモリコントローラ41に供給して、バンク(メモリ42,43)の切り換えを行わないようにしても、1フレーム分の画像データが欠落してしまう。
【0024】
図4は、DVCR2より供給された画像データと、ハードディスク3に出力されるデータの対応関係の一例を示している。DVCR2より供給された画像データのうち、図中の第1番目のフレームの画像データが、メモリ42(バンクA)に記憶され、第2番目のフレームのの画像データが、メモリ43(バンクB)に記憶される。
【0025】
そして、図中の第1番目のフレームの画像データの処理(データの変換およびハードディスク3への出力)は、次にバンクAに記憶される第3番目のフレームの画像データが供給される前に終了し、第2番目のフレームの画像データの処理は、次にバンクBに記憶される第4番目のフレームの画像データが供給される前に終了しているので問題は、このとき発生しない。
【0026】
次に、第3番目のフレームの画像データが、メモリ42(バンクA)に記憶され、第4番目のフレームの画像データが、メモリ43(バンクB)に記憶される。
【0027】
ここで、上述の理由で、図4に示すように、第3番目のフレームの画像データの処理が、次にバンクAに記憶される第5番目のフレームの画像データが供給される前に終了しない場合、第5番目のフレームの画像データはバンクBに記憶されるので、第4番目のフレームの画像データがハードディスク3に記録されず、欠落してしまう。
【0028】
本発明は、このような状況に鑑みてなされたもので、受信したデータを、所定の記憶部において一時的に記憶した後、FIFOの順番で、所定の記録媒体のインタフェースに対応したデータに変換し、変換したデータを記録媒体に出力することにより、画像データの欠落を抑制するようにするものである。
【0029】
【課題を解決するための手段】
請求項1に記載の変換装置は、IEEE1394規格に準拠した方式で伝送されてくる動画像データを受信および送信する通信手段と、受信した動画像データの構成要素であるフレームデータを複数個記憶し、かつFIFOの順番で入力および出力する記憶手段と、記憶手段より出力されたフレームデータを、所定の記録媒体のインターフェースに対応した記録用データに変換し、当該記録用データを記録媒体に出力する変換手段とを備え、記憶手段は、記憶手段が1個以上のフレームデータを記憶している場合、変換手段が検知可能な第1のフラグを立て、変換手段は、第1のフラグが立てられていることを検知した場合、記憶手段からフレームデータを読み出し、記録用データに変換し、当該記録用データを記録媒体へ出力し、変換手段はさらに、記録媒体から記録用データを読み出し、元のフレームデータに変換し、当該フレームデータを記憶手段に出力し、記憶手段は、当該記憶手段が所定個以下のフレームデータしか記憶していない場合、変換手段が検知可能な第 2 のフラグを立て、変換手段は第 2 のフラグが立てられていることを検知した場合、記録媒体から記録用データを読み出し、元のフレームデータに変換し、当該フレームデータを記憶手段に出力することを特徴とする。
【0030】
請求項2に記載の変換方法は、IEEE1394規格に準拠した方式で伝送されてくる動画像データを受信および送信するステップと、受信した動画像データの構成要素であるフレームデータをメモリに複数個記憶し、かつFIFOの順番で入力および出力するステップと、出力されたフレームデータを、所定の記録媒体のインターフェースに対応した記録用データに変換し、当該記録用データを記録媒体に出力するステップと、メモリに1個以上のフレームデータが記憶されている場合、第1のフラグを立て、第1のフラグが立てられている場合、フレームデータを読み出し、フレームデータを記録用データに変換し、当該記録用データを記録媒体へ出力するステップと、記録媒体から記録用データをさらに読み出し、元のフレームデータに変換し、メモリに出力するステップと、メモリに所定個以下のフレームデータしか記憶されていない場合、第 2 のフラグを立て、第 2 のフラグが立てられている場合、記録媒体から記録用データを読み出し、元のフレームデータに変換し、メモリに出力するステップとを含むことを特徴とする。
【0031】
請求項1に記載の変換装置においては、IEEE1394規格に準拠した方式で伝送されてくる動画像データが受信され、動画像データの構成要素であるフレームデータが複数個記憶され、かつFIFOの順番で入力および出力され、出力されたフレームデータが、所定の記録媒体のインターフェースに対応した記録用データに変換され、当該記録用データが記録媒体に出力される。また、1個以上のフレームデータが記憶されている場合、第1のフラグが立てられ、第1のフラグが立てられている場合、フレームデータが読み出され、記録用データに変換され、当該記録用データが記録媒体へ出力される。さらに、記録媒体から記録用データが読み出され、元のフレームデータに変換され、所定個以下のフレームデータしか記憶されていない場合、第 2 のフラグが立てられ、第 2 のフラグが立てられている場合、記録媒体から記録用データが読み出され、元のフレームデータに変換され、当該フレームデータが出力される。
【0032】
請求項3に記載の変換方法においては、IEEE1394規格に準拠した方式で伝送されてくる動画像データが受信され、動画像データの構成要素であるフレームデータが複数個記憶され、かつFIFOの順番で入力および出力され、出力されたフレームデータが、所定の記録媒体のインターフェースに対応した記録用データに変換され、当該記録用データが記録媒体に出力される。また、1個以上のフレームデータが記憶されている場合、第1のフラグが立てられ、第1のフラグが立てられている場合、フレームデータが読み出され、記録用データに変換され、当該記録用データが記録媒体へ出力される。さらに、記録媒体から記録用データが読み出され、元のフレームデータに変換され、所定個以下のフレームデータしか記憶されていない場合、第 2 のフラグが立てられ、第 2 のフラグが立てられている場合、記録媒体から記録用データが読み出され、元のフレームデータに変換され、当該フレームデータが出力される。
【0033】
【発明の実施の形態】
図1は、本発明の変換装置の一実施の形態の構成を示している。この変換装置1においては、1394通信部11(通信手段)は、DVCR2から、IEEE1394規格のアイソクロナス通信で伝送されてくる画像データを受信するとともに、FIFOメモリ12(記憶手段)より供給された画像データをIEEE1394規格のアイソクロナス通信で送信するようになされている。
【0034】
なお、1394通信部11のIEEE1394端子21、PHY部22、および、LINK部23は、図3のものと同様であるので、その説明を省略する。
【0035】
1394通信部11のCPU24は、PHY部22およびLINK部23を制御するとともに、ハードディスク3における、データの記録または読み出しを行うアドレスなどの制御情報をIDEコントローラ13(変換手段)に供給するようになされている。
【0036】
FIFOメモリ12は、例えば4フレーム分の画像データに対応する記憶容量を有し、1394通信部11より供給された画像データを一時的に記憶し、FIFOの順番でIDEコントローラ13に出力するとともに、IDEコントローラ13より供給された画像データを一時的に記憶し、FIFOの順番で1394通信部11に出力するようになされている。
【0037】
IDEコントローラ13は、FIFOメモリ12より供給された画像データをIDEインタフェースに対応するデータに変換し、所定のタイミングでIDE端子14(接続手段)を介してハードディスク3のIDEインタフェース(図示せず)に出力するとともに、ハードディスク3よりIDE端子14を介して供給された、IDEインタフェースに対応するデータを元の画像データに変換し、その画像データをFIFOメモリ12に出力するようになされている。
【0038】
なお、IDEコントローラ13には、例えば特願平8−111443号において、本出願人により先に提案されているもの利用することができる。
【0039】
次に、DVCR2より供給される画像データをハードディスク3に記録させるときの変換装置1の動作について説明する。
【0040】
最初に、DVCR2より伝送されてきた画像データを含むパケットは、1394通信部11のIEEE1394端子21を介してPHY部22により受信され、LINK部23に供給される。LINK部23は、そのパケットから画像データを取り出し、その画像データをFIFOメモリ12に出力する。
【0041】
FIFOメモリ12は、1フレーム分以上の画像データを記憶していると、フルフラグを立てる。そして、IDEコントローラ13は、このフルフラグに応じて、ハードディスク3に、まず、記録するデータに対応するアドレスおよびコマンドを、IDE端子14を介して供給した後、1フレーム分の画像データをFIFOメモリ12からFIFOの順番で読み出し、そのデータを、IDEインタフェースに対応したデータに変換した後、IDE端子14を介してハードディスク3に出力する。
【0042】
そして、FIFOメモリ12に記憶されている画像データの量が1フレーム分より少なくなると、FIFOメモリ12のフルフラグが落ちるが、1394通信部11より次のフレームの画像データがFIFOメモリ12に供給されて、FIFOメモリ12に記憶されている画像データの量が1フレーム分以上となると、再び、フルフラグが立つ。
【0043】
IDEコントローラ13は、このように、1フレーム分ずつ、画像データをFIFOメモリ12から読み出し、その画像データを変換した後、ハードディスク3に順次出力する。
【0044】
このようにして、変換装置1は、DVCR2より供給される画像データを、ハードディスク3に順次記録させる。
【0045】
このようにすることにより、図2に示すように、ハードディスク3のシークタイムやリトライ動作に起因して、データの記録が一時的に遅れた場合(図2の第3番目のフレームの画像データの処理の場合)においても、ハードディスク3のデータ転送速度(この場合、記録速度)が、画像データの速度(例えば、約30フレーム/秒)より速く設定されているので、FIFOメモリ12のライトポインタ(書き込みの位置)とリードポインタ(読み出しの位置)の差(距離)が、図2に示すようにすぐに元に戻る。従って、この場合、ハードディスク3に記録される画像データに欠落が発生することはない。
【0046】
次に、ハードディスク3に記録されている画像データをDVCR2に出力するときの変換装置1の動作について説明する。なお、この場合、DVCR2は、予め録画動作状態にしておく。
【0047】
最初に、IDEコントローラ13は、ハードディスク3よりIDE端子14を介して、DVCR2に出力するデータを読み出し、このIDEインタフェースに対応したデータを元の画像データに変換し、その画像データをFIFOメモリ12に出力する。
【0048】
FIFOメモリ12は、記憶している画像データが3フレーム分以下であると、3フレーム分の画像データを記憶するまで、エンプティフラグを立てる。IDEコントローラ13は、このエンプティフラグが立っている間、ハードディスク3よりデータを読み出し、そのデータを元の画像データに変換した後、その画像データをFIFOメモリ12に出力する。
【0049】
1394通信部11のLINK部23は、フレーム単位で、FIFOメモリ12から画像データをFIFOの順番で読み出し、その画像データをパケット化し、そのパケットをPHY部22に出力する。
【0050】
そして、1394通信部11のPHY部22は、そのパケットを、IEEE1394規格のアイソクロナス通信で、IEEE1394端子21を介してDVCR2に送信する。
【0051】
このようにして、変換装置1は、ハードディスク3に記録されている画像データをDVCR2に順次供給する。
【0052】
このように、FIFOメモリ12に3フレーム分の画像データが記憶されるようにすることにより、ハードディスク3のシークタイムやリトライ動作に起因して、ハードディスク3からのデータの読み出しが一時的に遅れた場合においても、ハードディスク3のデータ転送速度(この場合、読み出し速度)が、画像データの速度(例えば、約30フレーム/秒)より速いので、FIFOメモリ12のライトポインタ(書き込みの位置)とリードポインタ(読み出しの位置)の差(距離)が、すぐに元に戻る。従って、この場合、DVCR2に供給される画像データに欠落が発生することはない。
【0053】
なお、上記実施の形態においては、記録媒体としてハードディスク3を使用しているが、例えばフラッシュメモリなどの他の記録媒体を使用してもよい。その場合、IDEコントローラ13は、供給された画像データを、その記録媒体のインタフェースに対応したデータに変換するようにする。
【0054】
また、上記実施の形態においては、DVCR2からの画像データをハードディスク3に記録させるようにしているが、他の装置からIEEE1394規格に準拠した通信方式で伝送されてくるデータを記録させることもできる。
【0055】
【発明の効果】
以上のごとく、請求項1に記載の変換装置および請求項8に記載の変換方法によれば、IEEE1394規格に準拠した方式で伝送されてくるデータを受信し、受信したデータを、所定の記憶部において一時的に記憶した後、FIFOの順番で、所定の記録媒体のインタフェースに対応したデータに変換し、その記録媒体に出力するようにしたので、画像データの欠落を抑制することができ、動画像のデータをハードディスクなどの記録媒体に記録させることができる。
【図面の簡単な説明】
【図1】本発明の変換装置の一実施の形態の構成を示すブロック図である。
【図2】図1の変換装置における、供給されるデータと、ハードディスクに出力されるデータの関係の一例を示すタイミングチャートである。
【図3】ハードディスクに画像データを記録させるパーソナルコンピュータの一構成例を示すブロック図である。
【図4】図4のパーソナルコンピュータにおける、供給されるデータと、ハードディスクに出力されるデータの関係の一例を示すタイミングチャートである。
【符号の説明】
1 変換装置, 2 デジタルビデオカセットレコーダ(DVCR), 3 ハードディスク, 11 1394通信部, 12 FIFOメモリ, 13 IDEコントローラ, 14 IDE端子, 21 IEEE1394端子, 22 PHY部, 23 LINK部, 24 CPU
Claims (2)
- IEEE1394規格に準拠した方式で伝送されてくる動画像データを受信および送信する通信手段と、
受信した動画像データの構成要素であるフレームデータを複数個記憶し、かつFIFOの順番で入力および出力する記憶手段と、
前記記憶手段より出力されたフレームデータを、所定の記録媒体のインターフェースに対応した記録用データに変換し、当該記録用データを前記記録媒体に出力する変換手段とを備え、
前記記憶手段は、前記記憶手段が1個以上のフレームデータを記憶している場合、前記変換手段が検知可能な第1のフラグを立て、
前記変換手段は、前記第1のフラグが立てられていることを検知した場合、前記記憶手段からフレームデータを読み出し、前記記録用データに変換し、当該記録用データを前記記録媒体へ出力し、
前記変換手段はさらに、前記記録媒体から記録用データを読み出し、元のフレームデータに変換し、当該フレームデータを前記記憶手段に出力し、
前記記憶手段は、当該記憶手段が所定個以下のフレームデータしか記憶していない場合、前記変換手段が検知可能な第 2 のフラグを立て、
前記変換手段は前記第 2 のフラグが立てられていることを検知した場合、前記記録媒体から前記記録用データを読み出し、元のフレームデータに変換し、当該フレームデータを前記記憶手段に出力する
ことを特徴とする変換装置。 - IEEE1394規格に準拠した方式で伝送されてくる動画像データを受信および送信するステップと、
受信した動画像データの構成要素であるフレームデータをメモリに複数個記憶し、かつFIFOの順番で入力および出力するステップと、
出力されたフレームデータを、所定の記録媒体のインターフェースに対応した記録用データに変換し、当該記録用データを前記記録媒体に出力するステップと、
前記メモリに1個以上のフレームデータが記憶されている場合、第1のフラグを立て、
前記第1のフラグが立てられている場合、フレームデータを読み出し、前記フレームデータを前記記録用データに変換し、当該記録用データを前記記録媒体へ出力するステップと、
前記記録媒体から記録用データをさらに読み出し、元のフレームデータに変換し、前記メモリに出力するステップと、
前記メモリに所定個以下のフレームデータしか記憶されていない場合、第 2 のフラグを立て、
前記第 2 のフラグが立てられている場合、前記記録媒体から前記記録用データを読み出し、元のフレームデータに変換し、前記メモリに出力するステップと
を含むことを特徴とする変換方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30440296A JP3637586B2 (ja) | 1996-11-15 | 1996-11-15 | 変換装置および方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30440296A JP3637586B2 (ja) | 1996-11-15 | 1996-11-15 | 変換装置および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10145435A JPH10145435A (ja) | 1998-05-29 |
JP3637586B2 true JP3637586B2 (ja) | 2005-04-13 |
Family
ID=17932586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30440296A Expired - Fee Related JP3637586B2 (ja) | 1996-11-15 | 1996-11-15 | 変換装置および方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3637586B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1253880C (zh) * | 1998-06-17 | 2006-04-26 | 松下电器产业株式会社 | 磁盘装置、图像声音数据处理装置和图像声音控制方法 |
KR20000042998A (ko) * | 1998-12-28 | 2000-07-15 | 윤종용 | 공유형 저장 장치 및 이를 사용하는데 적합한 전자 장치 |
JP2001160026A (ja) * | 1999-12-02 | 2001-06-12 | Mitsumi Electric Co Ltd | 変換ユニットおよびそれを備えたusb対応機器 |
JP4204290B2 (ja) | 2002-09-25 | 2009-01-07 | アルプス電気株式会社 | 通信制御装置 |
US8830367B1 (en) | 2013-10-21 | 2014-09-09 | Gopro, Inc. | Frame manipulation to reduce rolling shutter artifacts |
-
1996
- 1996-11-15 JP JP30440296A patent/JP3637586B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10145435A (ja) | 1998-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100591866B1 (ko) | 전자기기제어장치및방법 | |
US9282280B2 (en) | Digital recording apparatus and copyright protection method thereof | |
US6292878B1 (en) | Data recorder and method of access to data recorder | |
USRE40044E1 (en) | Data recording apparatus and method, data reproducing apparatus and method, data recording/reproducing apparatus and method, and transmission medium | |
EP0804040A2 (en) | Apparatus and method for generating digital still image files from digital moving images | |
US20080292280A1 (en) | Recording apparatus and recording method | |
JPH10149618A (ja) | データ伝送方法、データ伝送装置及び媒体 | |
JP3637586B2 (ja) | 変換装置および方法 | |
JPH1091393A (ja) | データバッファリング装置 | |
JPH11234317A (ja) | データ伝送方法及びデータ伝送装置 | |
JP3648820B2 (ja) | 通信制御方法及び電子機器 | |
US6996326B2 (en) | Data recording apparatus and data recording method | |
KR100464469B1 (ko) | 데이터 전송 제어 장치 및 전자기기 | |
KR100390662B1 (ko) | 영상·음성데이터변환장치 및 그것을 사용한 디스크장치 | |
US7729596B2 (en) | Information recoding system | |
JP2570986B2 (ja) | データ転送制御装置及び方法 | |
JP2007166141A (ja) | 映像音声記録再生装置 | |
KR20020044573A (ko) | 오디오/비디오 데이터 및 비-오디오/비디오 데이터를저장하기 위한 디바이스 | |
JP2001197439A (ja) | デジタル・ビデオ信号処理装置 | |
JPH09116563A (ja) | Mpeg2データ転送装置 | |
JP2002262241A (ja) | 画像処理装置及び方法 | |
JPH11296981A (ja) | 信号記録再生装置 | |
JP2002171475A (ja) | Dvストリームデータ編集システム及びdvストリームデータ編集方法 | |
JP2000011520A (ja) | 記録再生装置 | |
JP2004364130A (ja) | Pvr装置付きbsデジタル受信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040610 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041130 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050102 |
|
LAPS | Cancellation because of no payment of annual fees |