JPH11234317A - データ伝送方法及びデータ伝送装置 - Google Patents

データ伝送方法及びデータ伝送装置

Info

Publication number
JPH11234317A
JPH11234317A JP10300101A JP30010198A JPH11234317A JP H11234317 A JPH11234317 A JP H11234317A JP 10300101 A JP10300101 A JP 10300101A JP 30010198 A JP30010198 A JP 30010198A JP H11234317 A JPH11234317 A JP H11234317A
Authority
JP
Japan
Prior art keywords
data
command
video frame
transmission
cycle time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10300101A
Other languages
English (en)
Other versions
JP4009022B2 (ja
Inventor
L White Larry
エル ホワイト ラリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Electronics Inc
Original Assignee
Sony Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Electronics Inc filed Critical Sony Electronics Inc
Publication of JPH11234317A publication Critical patent/JPH11234317A/ja
Application granted granted Critical
Publication of JP4009022B2 publication Critical patent/JP4009022B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/775—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【課題】 本発明では、ビデオフレームの伝送が完了し
たサイクルタイムを正確に得ることができる。 【解決手段】 ディジタルビデオミニドライバ４４は、
ビデオフレーム全体が伝送されると、サイクルタイムレ
ジスタの現在の値を読み出して、コマンド構造内に記憶
するロードクワッドコマンドを実行する。ディジタルビ
デオミニドライバ４４は、ビデオフレームの伝送が完了
したことを示す割込信号が受信されるまで待機し、割込
信号が受信されると、ロードクワッドコマンド構造か
ら、記憶されているビデオフレームの最後に対応したサ
イクルタイムの値を読み出す。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、装置間においてデータ
又は情報を伝送するデータ伝送方法及びデータ伝送装置
に関し、特に、ＩＥＥＥ１３９４シリアルバスネットワ
ーク上の装置間で時間的に連続した（time sensitive）
情報を伝送するデータ伝送方法及びデータ伝送装置に関
する。
【０００２】
【従来の技術】ＩＥＥＥ１３９４規格、すなわち「Ｐ１
３９４高性能シリアルバス標準（P1394 Standard For A
High Performance Serial Bus）」ドラフト８．０ｖ
２、１９９５年７月７日（Draft 8.0v2,July 7, 1995）
は、非同期フォーマットとアイソクロナス（isochronou
s）フォーマットの両フォーマットでのデータ転送をサ
ポートする安価な高速シリアルバスアーキテクチャを実
現するための国際標準である。アイソクロナスデータ転
送は、有意義な時刻間の時間間隔が送信アプリケーショ
ンと受信アプリケーションの両方で同じ長さであるリア
ルタイム転送である。アイソクロナス的に転送される各
データパケットは、割り当てられた時間間隔（周期）内
で転送される。アイソクロナスデータ転送の理想的なア
プリケーションとしては、例えばビデオテープレコーダ
（以下、ＶＴＲという。）等のビデオ記録再生装置から
テレビジョン受像機へのデータ転送がある。ディジタル
ＶＴＲは、画像及び音のデータを記録し、データを離散
的なチャンク（chunks）又はパケットとして保存する。
そして、ディジタルＶＴＲは、ある規定された時間間隔
で記録された画像及び音のデータの各パケットを、その
時間間隔の間に転送して、テレビジョン受像機に表示さ
せる。ＩＥＥＥ１３９４規格に準拠したバスアーキテク
チャでは、アプリケーション間のアイソクロナスデータ
転送のために多くのチャンネルが設けられている。６ビ
ットのチャンネル番号がデータとともに同報送信（放
送）され、適切なアプリケーションが確実に受信するよ
うにしている。これにより、多数のアプリケーション
は、アイソクロナスデータをバスを介して同時に送信す
ることができる。非同期データ転送は、データ源の装置
から送信先の装置に大量のデータをできるだけ速く転送
する従来のデータ転送である。
【０００３】ＩＥＥＥ１３９４規格には、ディジタル装
置を相互接続する高速シリアルバスが規定されており、
これにより、汎用的な入出（Ｉ／Ｏ）接続が得られる。
ＩＥＥＥ１３９４規格には、アプリケーション間のディ
ジタルインターフェースが規定されており、これによ
り、送信側のアプリケーションは、データをバスを介し
て送信する前に、ディジタルデータをアナログデータに
変換する必要がない。これに対応して、受信側のアプリ
ケーションは、バスからアナログデータではなくディジ
タルデータを受信し、したがって、アナログデータをデ
ィジタルデータに変換する必要がない。ＩＥＥＥ１３９
４規格に準拠したケーブルは、このようなディジタル装
置を接続するのに一般的に用いられているケーブルに比
して、非常に細い。ＩＥＥＥ１３９４バスがアクティブ
（能動）状態においても、そのバスに新たに装置を追加
したり、バスから装置を取り外すこと、すなわち活線挿
抜ができる。このように装置を追加又は取り外すと、バ
スは、そのときに存在するノード間でデータを送受信で
きるように、それ自身を自動的に再構築する。ノード
は、バス上の独自のアドレスを有するロジカルエンティ
ティ（論理構成体）であると考えられる。各ノードは、
識別ＲＯＭと、標準化されたコントロールレジスタのセ
ットと、ノードに割り当てられたアドレス空間とを有す
る。
【０００４】ＩＥＥＥ１３９４規格に準拠したケーブル
環境は、各ノードを物理的に接続するポート及びポート
間のケーブルを含む、ポイントツーポイント接続によっ
て接続されたノードからなるネットワークである。ＩＥ
ＥＥ１３９４シリアルバスにおけるケーブルの物理的接
続のトポロジーは、ループ状でなく、有限に分岐した多
数のポートからなるネットワークである。ケーブル環境
に対する主な制約は、ノードが閉ループを形成せずに接
続されていなければならない、ということである。
【０００５】ＩＥＥＥ１３９４ケーブルは、異なるノー
ド上のポート間を接続する。各ポートは、終端器と、ト
ランシーバ（送受信機）と、簡単な論理回路とを備え
る。１つのノードは、物理的接続を行うための多数のポ
ートを有することができる。ケーブルとポートは、ノー
ド間のバスレピータ（中継器）として機能し、単一の論
理バスを擬似的に構成している。各ノードにおけるケー
ブルの物理的接続は、１つ以上のポートと、アービトレ
ーション論理回路と、再同期回路と、エンコーダとを備
える。各ポートは、ケーブルコネクタが接続されるケー
ブル媒体インターフェースを備えている。アービトレー
ション論理回路は、ノードのバスに対するアクセスを裁
定する。再同期回路は、データストローブによって符号
化されているデータビットを受信し、このデータビット
を、ノード内のアプリケーションが使用できるように、
ローカルクロックに同期させる。エンコーダは、このノ
ードから伝送するデータ、あるいは再同期回路によって
受信された他のノード宛てのデータを、ＩＥＥＥ１３９
４シリアルバスを介して伝送するために、データストロ
ーブのフォーマットに符号化する。このように構成する
ことにより、ケーブル環境における物理的なポイントツ
ーポイントのトポロジーを有するのケーブル接続は、シ
ステムのより高いレイヤが要求する仮想的なブロードキ
ャスト（同報又は放送）のバスとなる。このことは、物
理的接続の１つポートで受信された全てのデータを取り
込み、そのデータをローカルクロックに同期させて、物
理的接続の他の全てのポートから中継して出力すること
により達成される。
【０００６】
【発明が解決しようとする課題】２つの装置間でアイソ
クロナスビデオデータを伝送する際、送信側の装置は、
ビデオフレームの最終ビットが伝送されるサイクルタイ
ム（cycle time）を知っていることが非常に重要であ
る。このサイクルタイムが正しくないと、ビデオデータ
の歪み、すなわちジッタが生じ、最終的に表示される画
像の画質が劣化する。ビデオデータが一旦受信側のアプ
リケーションに伝送されると、ビデオフレームが完全に
転送されたことを送信側のアプリケーションに知らせる
ための割込信号が、受信側のアプリケーションから送信
側のアプリケーションに送信される。そして、送信側の
アプリケーションは、この割込信号を受信したときに、
サイクルタイムレジスタの値を読むことによって、サイ
クルタイムを得ることができる。すなわち、サイクルタ
イムレジスタには、ノードにおける現在のバスタイムが
保持されている。ところで、ビデオフレームの伝送が完
了してから割込信号が受信されるまでの間と、割込信号
が受信されてからサイクルタイムレジスタの値を読み出
すまでの間とに、遅延が生じる場合がある。これらの遅
延は、ビデオデータの表示において歪み、すなわちジッ
タを引き起こす。
【０００７】本発明は、上述した実情に鑑みて成された
ものであり、本発明の目的は、ビデオフレームの伝送が
完了したサイクルタイムを正確に得ることができるデー
タ伝送方法及びデータ伝送装置を提供することである。
また、本発明の目的は、ビデオフレームの最後に関する
サイクルタイムの検出が遅延することに起因したアイソ
クロナスデータの伝送ストリームに生じるジッタ及び歪
みを低減するデータ伝送方法及びデータ伝送装置を提供
することである。
【０００８】
【課題を解決するための手段】本発明では、例えばビデ
オフレームのデータ等のデータ群の伝送の完了に対応し
た時間を得るコマンドを実行し、すなわち例えばサイク
ルタイムレジスタの値を読み出して記憶するロードクワ
ッドコマンドを、ビデオフレームのデータの伝送が完了
したときに実行して、データ群の伝送の完了に対応した
時間を、コマンドのコマンド構成の中に記憶する。そし
て、データ群の伝送が完了したことを示す割込信号が受
信されるまで待機し、割込信号が受信されたときに、コ
マンド構成から時間を読み出す。これにより、ビデオフ
レームのデータの伝送が完了したときの正確なサイクル
タイムを得ることができる。
【０００９】
【発明の実施の形態】以下、本発明に係るデータ伝送方
法及びデータ伝送装置について、図面を参照しながら説
明する。
【００１０】図１は、本発明を適用したＩＥＥＥ１３９
４シリアルバスネットワークの構成を示す模式図であ
る。このＩＥＥＥ１３９４シリアルバスネットワーク
は、図１に示すように、コンピュータ装置１０と、ディ
ジタルビデオカメラ３０とを備え、コンピュータ装置１
０とディジタルビデオカメラ３０は、ＩＥＥＥ１３９４
シリアルバス３１によって接続されている。そして、デ
ィジタルビデオカメラ３０での撮影によって得られたビ
デオデータ及びそれに付随したデータは、ＩＥＥＥ１３
９４シリアルバス３１を介してコンピュータ装置１０に
アイソクロナス転送される。また、コンピュータ１０装
置には、表示装置１１が接続されており、この表示装置
１１の画面に、伝送されてきたビデオデータに基づく画
像が表示される。
【００１１】ここで、コンピュータ装置１０の具体的な
構成について説明する。
【００１２】コンピュータ装置１０は、例えば図２に示
すように、中央処理装置（以下、ＣＰＵという。）１２
と、メインメモリ１３と、ビデオメモリ１４と、大容量
記憶装置１５と、ＩＥＥＥ１３９４規格に準拠したイン
ターフェース回路１６とを備え、これらの回路は、全て
従来の双方向のバスシステム１７によって接続されてい
る。
【００１３】インターフェース回路１６は、ＩＥＥＥ１
３９４シリアルバス上でのデータの送受信を行う物理イ
ンターフェース回路１８を備える。物理インターフェー
ス回路１８は、ＩＥＥＥ１３９４シリアルバス３１を介
してディジタルビデオカメラ３０に接続されている。こ
の実施例においては、インターフェース回路１６は、コ
ンピュータ装置１０内に装着されたＩＥＥＥ１３９４イ
ンターフェースカードからなる。なお、当該分野の技術
者にとって明らかであるように、インターフェース回路
１６を、例えばマザーボート上に設ける等の他の適切な
方法により、コンピュータ装置１０の内部に実現するよ
うにしてもよい。大容量記憶装置１５は、例えば磁気、
光学、光磁気の技術や、他の利用可能な技術を採用した
固定の記録媒体、着脱可能な記録媒体を用いた記録装置
からなる。バスシステム１７は、例えばメインメモリ１
３、ビデオメモリ１４の記憶領域等を指定するためのア
ドレスバスを含んでいる。また、バスシステム１７は、
ＣＰＵ１２と、メインメモリ１３と、ビデオメモリ１４
と、大容量記憶装置１５と、インターフェース回路１６
との間で、データを転送するためのデータバスを含んで
いる。
【００１４】また、コンピュータ装置１０には、キーボ
ード１９、マウス２０、表示装置１１を含む多数の入出
力周辺装置が接続されている。キーボード１９は、ＣＰ
Ｕ１２に接続されており、ユーザは、キーボード１９を
用いて、データや制御コマンドをコンピュータ装置１０
に入力することができる。従来のマウス２０は、キーボ
ード１９に接続されており、カーソル制御装置として、
ユーザが表示装置１１に表示されたグラフィック画像を
操作するために用いられる。
【００１５】ビデオメモリ１４のポートは、ビデオマル
チプレックス及びシフト回路２１に接続され、このビデ
オマルチプレックス及びシフト回路２１は、ビデオ増幅
器２２に接続されている。ビデオ増幅器２２は、表示装
置１１を駆動する。ビデオマルチプレクサ及びシフト回
路２１と増幅器２２は、ビデオメモリ１４内に記憶され
た画素データを、表示装置１１に適合したラスタスキャ
ン信号に変換する。
【００１６】図３は、ビデオフレームを伝送するのに必
要なハードウェア及びソフトウェアのアーキテクチャを
示すブロック図である。
【００１７】上述したように、物理インターフェース回
路１８は、ＩＥＥＥ１３９４シリアルバス３１に接続さ
れており、コンピュータ装置１０とＩＥＥＥ１３９４シ
リアルバス３１間のデータの送受信を行う。本発明は、
データパケットを伝送するように適切に構成されたノー
ド上で実行される。リンクチップ（link chip）４１
は、物理インターフェース回路１８に接続されており、
ソフトウェアアプリケーション及びディバイスドライバ
からのデータ及び制御信号を物理インターフェース回路
１８に供給する。このリンクチップ４１は、インターフ
ェース回路１６に内蔵されている。ソフトウェアアプリ
ケーション及びディバイスドライバは、リンクチップ４
１と通信を行う。ノードからＩＥＥＥ１３９４シリアル
バス３１にデータを送信するソフトウェアアプリケーシ
ョン及びディバイスドライバは、ＩＥＥＥ１３９４ポー
トドライバ４２と、ＩＥＥＥ１３９４バスクラスドライ
バ４３と、ディジタルビデオミニドライバ４４とを含ん
でいる。これらのドライバ４２，４３，４４は、オペレ
ーティングシステム（ＯＳ）に属し、ビデオフレームを
伝送するのに必要なインストラクション及びデータを出
力する。
【００１８】ビデオフレームを伝送するとき、ビデオフ
レームは、多くの部分に分けられて伝送される。ビデオ
フレームの各部分は、出力コマンドを実行して、１サイ
クルタイム内のフレームの現在の部分を繰り返し伝送す
ることによって、物理インターフェース回路１８からＩ
ＥＥＥ１３９４シリアルバス３１上に送出される。最後
の出力コマンドが実行されてビデオフレームの最後の部
分が伝送された後、ロードクワッドコマンド（load qua
d command）が実行され、サイクルタイムレジスタの現
在の値が読み出されて、ロードクワッドコマンド構造
（structure）内に記憶される。ディジタルビデオミニ
ドライバ４４は、ビデオフレームの伝送が完了したこと
を示す割込信号を受信すると、ビデオフレームのロード
クワッドコマンド構造の中から値を読み出して、ビデオ
フレームの伝送が完了したサイクルタイムの実際の値を
得る。
【００１９】つぎに、本発明に基づいてビデオフレーム
の伝送が完了した実際のサイクルタイムの値を得る動作
を、図４のフローチャートを参照して説明する。
【００２０】ステップＳ１において、ディジタルビデオ
ミニドライバ４４は、出力コマンドを実行して、ビデオ
フレームの現在の部分、すなわち最初の部分を、物理イ
ンターフェース回路１８からＩＥＥＥ１３９４シリアル
バス３１を介して、受信ノードに送信する。
【００２１】ステップＳ２において、ディジタルビデオ
ミニドライバ４４は、ビデオフレーム全体が伝送された
かを判定し、該当するときはステップＳ３に進み、該当
しないときはステップＳ１に戻る。すなわち、ステップ
Ｓ１とステップＳ２のループにおいて、ビデオフレーム
の全てが伝送された後、ステップＳ３に進む。
【００２２】ステップＳ３において、ディジタルビデオ
ミニドライバ４４は、サイクルタイムレジスタの現在の
値を読み出して、コマンド構造内に記憶するロードクワ
ッドコマンドを実行する。
【００２３】ここで、サイクルタイムレジスタの現在の
サイクルタイムを得るために用いられるロードクワッド
コマンドの構造（あるいはフォーマット）について、図
５を用いて説明する。
【００２４】ロードクワッドコマンドは、図５に示すよ
うに、４ビットのコマンドフィールド（command fiel
d）ＣＭＤと、３ビットのキーフィールド（key field）
ｋｅｙと、２ビットの割込フィールド（interrupt fiel
d）ｉと、２ビットの待機フィールド（wait field）ｗ
と、１６ビットの要求カウントフィールド（request co
unt field）ｒｅｑＣｏｕｎｔと、３２ビットのアドレ
スフィールド（address field）ａｄｄと、３２ビット
のデータフィールド（data field）ｄａｔａ３２と、１
６ビットの転送状態フィールド（transfer status fiel
d）ｘｆｅｒＳｔａｔｕｓとを有する。
【００２５】コマンドフィールドＣＭＤには、実行され
るコマンドの種類を示す値が含まれる。コマンドフィー
ルドＣＭＤの値は、例えばロードクワッドコマンドでは
「５」である。
【００２６】キーフィールドｋｅｙは、ロードクワッド
コマンドでは、伝送されるデータのアドレス空間を特定
するために用いられる。
【００２７】割込フィールドｉは、ロードクワッドコマ
ンドが一旦発生した後、どのような条件において割込が
発生されるかを特定するためのものである。割込フィー
ルドｉの値とそれに対応する条件を下記表１に示す。な
お、割込条件ビットは、伝送されるデータのチャンネル
毎に発生される。
【００２８】
【表１】
【００２９】待機フィールドｗは、必要に応じて、次に
フェッチするコマンドを制御するためのものである。待
機フィールドｗの値とそれに対応する条件を下記表２に
示す。なお、待機条件ビットも、チャンネル毎に発生さ
れる。
【００３０】
【表２】
【００３１】要求カウントフィールドｒｅｑＣｏｕｎｔ
は、コマンド構造内に書き込まれる又は読み出されるバ
イト数を特定するためのものであり、１バイト、２バイ
ト及び４バイトの３つに対応した値が含まれる。
【００３２】アドレスフィールドａｄｄは、データが読
み出される情報源のアドレスを特定するためのものであ
る。本発明のロードクワッドコマンドでは、アドレスフ
ィールドａｄｄにサイクルタイムレジスタのアドレスが
含まれている。
【００３３】データフィールドｄａｔａ３２には、サイ
クルタイムレジスタから読み出されたサイクルタイムの
値が記憶される。
【００３４】転送状態フィールドｘｆｅｒＳｔａｔｕｓ
には、コマンドが完了したときに、チャンネルのチャン
ネル状態レジスタ（ChannelStatus register）の現在の
内容が書き込まれる。
【００３５】すなわち、ビデオフレームが完全に伝送さ
れた後、ステップＳ３においてロードクワッドコマンド
が実行されると、例えば図５に示すように、サイクルタ
イムレジスタの現在の値が、このロードクワッドコマン
ドのデータフィールドｄａｔａ３２に記憶される。
【００３６】ステップＳ４において、ディジタルビデオ
ミニドライバ４４は、ビデオフレームの伝送が完了した
ことを示す割込信号が受信されるまで待機し、割込信号
が受信されると、ステップＳ５に進む。
【００３７】ステップＳ５において、ディジタルビデオ
ミニドライバ４４は、ロードクワッドコマンド構造か
ら、記憶されているビデオフレームの最後に対応したサ
イクルタイムの値を読み出す。
【００３８】ビデオフレームの伝送の完了に対応した正
確なサイクルタイムの値を得るための上述した処理は、
アイソクロナスデータ転送される各ビデオフレーム毎に
繰り返される。以上の説明でも明らかなように、本発明
では、ビデオフレームの最後におけるサイクルタイムレ
ジスタの値をロードクワッドコマンドのコマンド構造内
に記憶するとともに、ビデオフレームが伝送されたこと
を示す割込信号が受信されたときにロードクワッドコマ
ンドのコマンド構造からサイクルタイムの値を読み出す
ことにより、割込信号が受信するまで待機してサイクル
タイムレジスタの値を得ることに起因したジッタをなく
すことができる。
【００３９】
【発明の効果】以上の説明でも明らかなように、本発明
に係るデータ伝送方法及びデータ伝送装置では、ビデオ
フレームの最後におけるサイクルタイムレジスタの値を
ロードクワッドコマンドのコマンド構造内に記憶すると
ともに、ビデオフレームが伝送されたことを示す割込信
号が受信されたときにロードクワッドコマンドのコマン
ド構造からサイクルタイムの値を読み出すことにより、
割込信号が受信するまで待機してサイクルタイムレジス
タの値を得ることに起因したジッタをなくすことができ
る。
【図面の簡単な説明】
【図１】 本発明を適用したＩＥＥＥ１３９４シリアル
バスネットワークの構成を示す模式図である。
【図２】 本発明を適用したコンピュータ装置の具体的
な構成を示すブロック図である。
【図３】 ビデオフレームを伝送するのに必要なハード
ウェア及びソフトウェアのアーキテクチャを示すブロッ
ク図である。
【図４】 本発明に基づいてビデオフレームの伝送が完
了した実際のサイクルタイムの値を得る動作を示すフロ
ーチャートである。
【図５】 ロードクワッドコマンドの構造を示す図であ
る。
【符号の説明】
１０ コンピュータ装置、１１ 表示装置、１２ ＣＰ
Ｕ、１３ メインメモリ、１４ ビデオメモリ、１５
大容量記憶装置、１６ インターフェース回路１６、１
７ バスシステム、１８ 物理インターフェース回路

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 データ群の伝送の完了に対応した時間を
    得るコマンドを実行するステップと、 上記データ群の伝送の完了に対応した時間を、上記コマ
    ンドのコマンド構成の中に記憶するステップと、 データ群の伝送が完了したことを示す割込信号を待つス
    テップと、 上記割込信号が受信されたときに、上記コマンド構成か
    ら時間を読み出すステップとを有するデータ伝送方法。
  2. 【請求項２】 さらに、上記データ群を受信ノードに伝
    送するステップを有する請求項１に記載のデータ伝送方
    法。
  3. 【請求項３】 上記データ群は、ＩＥＥＥ１３９４シリ
    アルバスネットワークを介して伝送されることを特徴と
    する請求項２に記載のデータ伝送方法。
  4. 【請求項４】 上記時間は、ＩＥＥＥ１３９４シリアル
    バスのバスタイムに対応したサイクルタイムを表してい
    ることを特徴とする請求項３に記載のデータ伝送方法。
  5. 【請求項５】 上記コマンドは、ロードクワッドコマン
    ドであることを特徴とする請求項１に記載のデータ伝送
    方法。
  6. 【請求項６】 上記データ群は、ビデオフレームのデー
    タであることを特徴とする請求項１記載のデータ伝送方
    法。
  7. 【請求項７】 データ群を伝送するデータ伝送装置にお
    いて、 上記データ群を受信ノードに伝送する伝送手段と、 上記データ群の伝送が完了したときの時間を記憶し、デ
    ータ群の伝送が完了したことを示す確認信号が受信され
    たときに、上記時間を読み出す制御手段とを備え、 データ群の伝送の完了に対応した時間を得るデータ伝送
    装置。
  8. 【請求項８】 上記データ群は、ビデオフレームのデー
    タであることを特徴とする請求項７に記載のデータ伝送
    装置。
  9. 【請求項９】 上記伝送手段は、ＩＥＥＥ１３９４シリ
    アルバスに接続され、上記データ群をＩＥＥＥ１３９４
    シリアルバスを介して上記受信ノードに伝送することを
    特徴する請求項７に記載のデータ伝送装置。
  10. 【請求項１０】 上記時間は、データ群の伝送が完了し
    たときにコマンドを実行して、該コマンドのコマンド構
    成の中に記憶することによって得られることを特徴とす
    る請求項７に記載のデータ伝送装置。
  11. 【請求項１１】 上記コマンドは、ロードクワッドコマ
    ンドであることを特徴とする請求項１０に記載のデータ
    伝送装置。
  12. 【請求項１２】 上記確認信号は、割込信号であること
    を特徴とする請求項１１に記載のデータ伝送装置。
  13. 【請求項１３】 ＩＥＥＥ１３９４シリアルバスを介し
    てデータを伝送するデータ伝送方法において、 ビデオフレームの最後の部分が伝送された後のサイクル
    タイムレジスタの値を読み出すステップと、 上記サイクルタイムレジスタの値を記憶するステップ
    と、 上記ビデオフレームの伝送が完了したことを示す割込信
    号を待つステップと、上記割込信号が受信されたとき
    に、上記記憶された値をサイクルタイムとして読み出す
    ステップとを有し、 ビデオフレームの伝送の完了に対応したサイクルタイム
    を得るデータ伝送方法。
  14. 【請求項１４】 上記記憶するステップは、サイクルタ
    イムレジスタの値をコマンドのコマンド構造に記憶する
    当該コマンドを実行するステップを含むことを特徴とす
    る請求項１３に記載のデータ伝送方法。
  15. 【請求項１５】 上記サイクルタイムを読み出すステッ
    プは、サイクルタイムを上記コマンド構造から読み出す
    ことを特徴とする請求項１４に記載のデータ伝送方法。
  16. 【請求項１６】 上記コマンドは、ロードクワッドコマ
    ンドであることを特徴とする請求項１５記載のデータ伝
    送方法。
  17. 【請求項１７】 ビデオフレームのデータを伝送するデ
    ータ伝送方法において、 上記ビデオフレームのデータを伝送するステップと、 上記ビデオフレームの最後の部分の伝送の完了に対応し
    た時間を得るコマンドを実行するステップと、 上記ビデオフレームの最後の部分の伝送の完了に対応し
    た時間を上記コマンドのコマンド構造の中に記憶するス
    テップと、 上記ビデオフレームの最後の部分の伝送の完了を確認す
    るための割込信号を待つステップと、 上記割込信号が受信されたときに上記コマンド構造から
    時間を得るステップとを有するデータ伝送方法。
  18. 【請求項１８】 上記コマンドは、ロードクワッドコマ
    ンドであることを特徴とする請求項１７に記載のデータ
    伝送方法。
  19. 【請求項１９】 上記ビデオフレームのデータは、ＩＥ
    ＥＥ１３９４シリアルバスを介して伝送されることを特
    徴とする請求項１８に記載のデータ伝送方法。
JP30010198A 1997-10-21 1998-10-21 データ伝送方法及びデータ伝送装置 Expired - Fee Related JP4009022B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/957965 1997-10-21
US08/957,965 US6041286A (en) 1997-10-21 1997-10-21 Apparatus for and method of accurately obtaining the cycle time of completion of transmission of video frames within an isochronous stream of data transmitted over an IEEE 1394 serial bus network

Publications (2)

Publication Number Publication Date
JPH11234317A true JPH11234317A (ja) 1999-08-27
JP4009022B2 JP4009022B2 (ja) 2007-11-14

Family

ID=25500418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30010198A Expired - Fee Related JP4009022B2 (ja) 1997-10-21 1998-10-21 データ伝送方法及びデータ伝送装置

Country Status (2)

Country Link
US (1) US6041286A (ja)
JP (1) JP4009022B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7158532B2 (en) * 1998-07-06 2007-01-02 Intel Corporation Half duplex link with isochronous and asynchronous arbitration
US6119243A (en) * 1998-07-06 2000-09-12 Intel Corp. Architecture for the isochronous transfer of information within a computer system
JP2000041235A (ja) * 1998-07-24 2000-02-08 Canon Inc 映像通信システム及び映像通信処理方法
US6959343B1 (en) 1999-11-01 2005-10-25 Apple Computer, Inc. Method and apparatus for dynamic link driver configuration
US6457086B1 (en) * 1999-11-16 2002-09-24 Apple Computers, Inc. Method and apparatus for accelerating detection of serial bus device speed signals
US7266617B1 (en) 2000-01-18 2007-09-04 Apple Inc. Method and apparatus for border node behavior on a full-duplex bus
US6639918B1 (en) 2000-01-18 2003-10-28 Apple Computer, Inc. Method and apparatus for border node behavior on a full-duplex bus
US7050453B1 (en) * 2000-02-17 2006-05-23 Apple Computer, Inc. Method and apparatus for ensuring compatibility on a high performance serial bus
US6618785B1 (en) 2000-04-21 2003-09-09 Apple Computer, Inc. Method and apparatus for automatic detection and healing of signal pair crossover on a high performance serial bus
JP4097891B2 (ja) * 2000-11-27 2008-06-11 三菱電機株式会社 Ｉｅｅｅ１３９４を用いた同期システム
US6871161B2 (en) * 2003-04-04 2005-03-22 Avid Technology, Inc. Predicting performance of a set of video processing devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4225922A (en) * 1978-12-11 1980-09-30 Honeywell Information Systems Inc. Command queue apparatus included within a cache unit for facilitating command sequencing
US5047919A (en) * 1986-04-03 1991-09-10 Harris Corporation Method and apparatus for monitoring software execution in a parallel multiprocessor computer system
JPH02199548A (ja) * 1988-11-09 1990-08-07 Asea Brown Boveri Ag 電算機系で作成されるオブジエクト・プログラムの時間経過を観察する方法とこの方法を実行する観測器具
JPH0511827A (ja) * 1990-04-23 1993-01-22 Canon Inc 工業用自動装置の実行時間出力方式
US5394556A (en) * 1992-12-21 1995-02-28 Apple Computer, Inc. Method and apparatus for unique address assignment, node self-identification and topology mapping for a directed acyclic graph
US5495481A (en) * 1994-09-30 1996-02-27 Apple Computer, Inc. Method and apparatus for accelerating arbitration in a serial bus by detection of acknowledge packets
US5802057A (en) * 1995-12-01 1998-09-01 Apple Computer, Inc. Fly-by serial bus arbitration
US5764930A (en) * 1996-04-01 1998-06-09 Apple Computer, Inc. Method and apparatus for providing reset transparency on a reconfigurable bus
US5793366A (en) * 1996-11-12 1998-08-11 Sony Corporation Graphical display of an animated data stream between devices on a bus

Also Published As

Publication number Publication date
US6041286A (en) 2000-03-21
JP4009022B2 (ja) 2007-11-14

Similar Documents

Publication Publication Date Title
JP4242455B2 (ja) １つ以上の表示ウィンドウと、位置依存型カーソルと、機能コントローラとを備える表示装置
US7567590B2 (en) Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure
US7561576B2 (en) Apparatus for and method of predictive time stamping of isochronous data packets transmitted over an IEEE 1394-1995 serial bus network
US20010011310A1 (en) Method of and apparatus for capturing and processing continuous media-based data streams transmitted over an ieee 1394 serial bus
US6964006B2 (en) Network error display apparatus and error detection display method
US6363428B1 (en) Apparatus for and method of separating header information from data in an IEEE 1394-1995 serial bus network
JP4009022B2 (ja) データ伝送方法及びデータ伝送装置
US7499078B2 (en) Method of and apparatus for generating a precise frame rate in digital video transmission from a computer system to a digital video device
US6904475B1 (en) Programmable first-in first-out (FIFO) memory buffer for concurrent data stream handling
US7130315B1 (en) Method of and apparatus for utilizing extended AV/C command and response frames including transaction label and common result/error code
JPH10229410A (ja) データ処理装置、電子機器および通信システム
KR19990006761A (ko) 데이터 송신장치, 데이터 수신장치, 데이터 송신시스템 및 데이터 송신방법
KR100464469B1 (ko) 데이터 전송 제어 장치 및 전자기기
US6584534B1 (en) Combined isochronous and asynchronous communication apparatus, method and interface
US7003604B2 (en) Method of and apparatus for cancelling a pending AV/C notify command
JPH10145435A (ja) 変換装置および方法
JPH09293049A (ja) コンピュータシステムおよびこのシステムで使用されるシリアルインターフェース
JP2002135270A (ja) データの非同期転送方式
JP3977594B6 (ja) データフレームの表示時間算出方法及びデータストリーム送信装置
JP3977051B2 (ja) 通信装置及び制御方法
JPH11252137A (ja) データ通信システム及びデータ通信装置ならびにデータ通信方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130907

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees