JPH10142064A - 走査型赤外センサーの信号検出方式 - Google Patents
走査型赤外センサーの信号検出方式Info
- Publication number
- JPH10142064A JPH10142064A JP8337398A JP33739896A JPH10142064A JP H10142064 A JPH10142064 A JP H10142064A JP 8337398 A JP8337398 A JP 8337398A JP 33739896 A JP33739896 A JP 33739896A JP H10142064 A JPH10142064 A JP H10142064A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- period
- switch
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Radiation Pyrometers (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】赤外線により抵抗値が変化する複数の微細な薄
膜抵抗素子を順次出力端子に接続し、これら薄膜抵抗の
微小な抵抗変化を電気信号に変換し、赤外画像として取
り出す赤外線カメラに於いて、微小な抵抗変化を効率良
く電気信号に変換し、同時に異常時に微細な薄膜抵抗素
子が破損しにくい回路構成を得る。 【構成】従来の方法は、素子に約５Ｖの停電を加え２２
Ｖに充電されたコンデンサより素子の抵抗値で定まる定
電流を定時間流した時の電圧変化を信号として取り出し
ていた。これに対して本発明は選択された薄膜抵抗素子
を直接コンデンサに接続し、時間的に減衰するＣＲ放電
とし、その実効値が素子の定格内に入るよう電源電圧を
１０Ｖとした。また信号エネルギーを有効に取り出せる
ように回路定数を定め、コンデンサ電圧を電源電圧とす
るエミッタ接地増幅回路と一体に構成することによりＳ
／Ｎと安定性にすぐれた信号検出方式を得た。
膜抵抗素子を順次出力端子に接続し、これら薄膜抵抗の
微小な抵抗変化を電気信号に変換し、赤外画像として取
り出す赤外線カメラに於いて、微小な抵抗変化を効率良
く電気信号に変換し、同時に異常時に微細な薄膜抵抗素
子が破損しにくい回路構成を得る。 【構成】従来の方法は、素子に約５Ｖの停電を加え２２
Ｖに充電されたコンデンサより素子の抵抗値で定まる定
電流を定時間流した時の電圧変化を信号として取り出し
ていた。これに対して本発明は選択された薄膜抵抗素子
を直接コンデンサに接続し、時間的に減衰するＣＲ放電
とし、その実効値が素子の定格内に入るよう電源電圧を
１０Ｖとした。また信号エネルギーを有効に取り出せる
ように回路定数を定め、コンデンサ電圧を電源電圧とす
るエミッタ接地増幅回路と一体に構成することによりＳ
／Ｎと安定性にすぐれた信号検出方式を得た。
Description
【０００１】
【産業上の利用分野】本発明は、赤外線により抵抗値が
変化する複数の微細な薄膜抵抗素子を順次出力端子に接
続し、これら薄膜抵抗の微小な抵抗変化を電気信号に変
換し赤外画像として取り出す、赤外線カメラに関するも
のである。
変化する複数の微細な薄膜抵抗素子を順次出力端子に接
続し、これら薄膜抵抗の微小な抵抗変化を電気信号に変
換し赤外画像として取り出す、赤外線カメラに関するも
のである。
【０００２】
【従来の技術】従来は、各素子の接続期間の初めに一定
短時間アナログスイッチにより一定電圧を加えてコンデ
ンサを充電し、次いでそのコンデンサの電荷を定電圧回
路を介した検知素子により一定時間放電し、各素子の接
続期間の終わりの一定短時間にその電圧を検出する物で
あった。
短時間アナログスイッチにより一定電圧を加えてコンデ
ンサを充電し、次いでそのコンデンサの電荷を定電圧回
路を介した検知素子により一定時間放電し、各素子の接
続期間の終わりの一定短時間にその電圧を検出する物で
あった。
【０００３】
【発明が解決しようとする課題】従来の方式は、素子の
微小抵抗変化を有効に取り出すため、３０Ｖの電源より
作り出した２２Ｖの無雑音電源が必要であり、これに伴
い高耐圧低漏洩電流のアナログスイッチ、素子の電流を
制限し破壊より保護するための定電圧回路を必要とし
た。またそれでもクロックが停止すると素子が破損する
恐れがあった。
微小抵抗変化を有効に取り出すため、３０Ｖの電源より
作り出した２２Ｖの無雑音電源が必要であり、これに伴
い高耐圧低漏洩電流のアナログスイッチ、素子の電流を
制限し破壊より保護するための定電圧回路を必要とし
た。またそれでもクロックが停止すると素子が破損する
恐れがあった。
【０００４】
【課題を解決するための手段】上記課題を解決するため
に本発明においては、１．１０Ｖ程度の低電圧で動作す
る。２．Ｓ／Ｎが劣化しない。３．クロックが停止して
も素子が破損しない。の３点を条件に信号エネルギーの
有効な取り出し方を検討した。従来の方法は素子に約５
Ｖの定電圧を加え接続期間中ほぼ定電流を流していた
が、これを時間的に減衰するＣＲ放電に変え、電源電圧
１０Ｖで１素子の接続期間で電流の実効値が素子の定格
を超えず、かつ抵抗変化の信号エネルギーを有効に取り
出せるよう回路定数を定めた。また、各検知素子をその
接続期間中外部のコンデンサに並列接続し、素子の接続
期間の初めに一定短期間アナログスイッチにより一定電
圧を加えてコンデンサを充電し、次いでそのままコンデ
ンサの電荷を検知素子により一定時間放電し、素子の接
続期間の終わりの一定短期間にその電圧を検出する回路
構成とした。またこの電圧検出の回路として、上記コン
デンサの一端に増幅トランジスタのエミッタを接続し、
ベース、コレクタ側は素子の走査期間の終わりの一定短
時間の電圧検出時以外はＯＦＦとなるアナログスイッチ
により回路より切り離し、電圧検出時には、電源電圧を
コンデンサより供給しかつ出力信号の平均値をベース電
圧をとしたベース接地増幅回路とし、増幅トランジスタ
のコレクタより信号を取り出す様に構成した。加えて各
素子の走査期間の初めに一定短期間コンデンサを充電す
るアナログスイッチの切り替え入力（入力ＬＯＷ時にＯ
Ｎ）を抵抗でプルアップし、切替え入力信号をコンデン
サを介して供給する事により、クロックが何等かの原因
で失われても一定時間後は常にアナログスイッチがＯＦ
Ｆとなり素子の破壊を防止出来る様にした。
に本発明においては、１．１０Ｖ程度の低電圧で動作す
る。２．Ｓ／Ｎが劣化しない。３．クロックが停止して
も素子が破損しない。の３点を条件に信号エネルギーの
有効な取り出し方を検討した。従来の方法は素子に約５
Ｖの定電圧を加え接続期間中ほぼ定電流を流していた
が、これを時間的に減衰するＣＲ放電に変え、電源電圧
１０Ｖで１素子の接続期間で電流の実効値が素子の定格
を超えず、かつ抵抗変化の信号エネルギーを有効に取り
出せるよう回路定数を定めた。また、各検知素子をその
接続期間中外部のコンデンサに並列接続し、素子の接続
期間の初めに一定短期間アナログスイッチにより一定電
圧を加えてコンデンサを充電し、次いでそのままコンデ
ンサの電荷を検知素子により一定時間放電し、素子の接
続期間の終わりの一定短期間にその電圧を検出する回路
構成とした。またこの電圧検出の回路として、上記コン
デンサの一端に増幅トランジスタのエミッタを接続し、
ベース、コレクタ側は素子の走査期間の終わりの一定短
時間の電圧検出時以外はＯＦＦとなるアナログスイッチ
により回路より切り離し、電圧検出時には、電源電圧を
コンデンサより供給しかつ出力信号の平均値をベース電
圧をとしたベース接地増幅回路とし、増幅トランジスタ
のコレクタより信号を取り出す様に構成した。加えて各
素子の走査期間の初めに一定短期間コンデンサを充電す
るアナログスイッチの切り替え入力（入力ＬＯＷ時にＯ
Ｎ）を抵抗でプルアップし、切替え入力信号をコンデン
サを介して供給する事により、クロックが何等かの原因
で失われても一定時間後は常にアナログスイッチがＯＦ
Ｆとなり素子の破壊を防止出来る様にした。
【０００５】
【実施例】実施例について図面を参照して説明する。図
１は本発明の回路の従来例の概念図、図２はその回路の
動作タイミング図である。図１において、１は２２Ｖの
電源、２は各素子の接続期間の初めに短時間ＯＮとなる
充電スイッチ、３は充電コンデンサ、４は選択された１
つの赤外検知素子（以下素子と呼ぶ）である。５はトラ
ンジスタで、そのベースは低圧電源６に接続している。
７及び８は高入力インピーダンスのバッファー、９は各
素子の接続期間の終わりに短時間ＯＮとなる信号取り出
しスイッチである。１０は信号取り出しスイッチの切替
えノイズを抑制するコンデンサである。図２において、
１１は基本クロックであり、その１クロック期間が各素
子の接続期間となり、従来例では７０８ＫＨｚである。
１２は充電スイッチのクロックで、ＬＯＷの期間は約１
４０ｎＳで、この間充電スイッチはＯＮとなる。１３は
信号取り出しスイッチのクロックで充電スイッチ同様１
４０ｎＳの期間ＯＮとなる。１４はコンデンサ３の両端
の電圧波形で、２２Ｖ〜７Ｖで１５Ｖｐ−ｐで直線状に
変化する。接続期間の初めに素子の接続が完了した後、
充電スイッチがＯＮとなり充電コンデンサは２２Ｖに充
電される。素子の抵抗は約３ＫΩ、トランジスタのベー
ス電圧は５．６Ｖなので、素子にはベース電流＋素子の
抵抗に逆比例した約１．７ｍＡの電流が流れる。充電ス
イッチがＯＦＦになってもこの電流は流れ続け充電コン
デンサの電圧は信号取り出しスイッチがＯＮとなる約１
３０ｎＳの間に素子の抵抗に逆比例した電圧だけ減少
し、信号出力として取り出される。この回路は、２２Ｖ
の無雑音安定化電源を得る為に３０Ｖの電源電圧を必要
とし、充電スイッチも高耐圧低盛れ電流の特殊なものを
必要とし、かつその漏れ電流及びトランジスタのベース
電流による誤差及び温度特性を生じる。図３は本発明の
実施例の回路の概念図、図４はその回路の動作タイミン
グ図である。図３において、１５は１０Ｖの電源、１６
は各素子の接続期間の初めに短時間ＯＮとなる充電スイ
ッチ、１７は充電コンデンサ、１８は素子である。１９
はトランジスタで、そのベース及びコレクタは信号取り
出しスイッチ２０と同一タイミングでＯＮとなるスイッ
チ２０’、２０”で信号取り出し時以外は開放となる。
スイッチ２０’、２０”がＯＮ時（信号取り出し時）は
トランジスタのベースバイアスは抵抗２６、大容量コン
デンサ２７で出力信号の平均値となり、抵抗２１はトラ
ンジスタ１９のコレクタ抵抗となり、放電コンデンサ１
７を入力および電源とするベース接地増幅回路を形成す
る。コンデンサ２２はスイッチングノイズの抑圧の為に
付加する。２３は高インピーダンスバッファー２４は接
合型ＦＥＴで抵抗２５と共に出力バッファーを形成す
る。図４において、図２と同様１１は基本クロックであ
り、その１クロック期間が各素子の接続期間で、実施例
でも７０８ＫＨｚである。１２は充電スイッチのクロッ
クで、ＬＯＷの期間は約１４０ｎＳで、この間充電スイ
ッチはＯＮとなる。１３は信号取り出しスイッチのクロ
ックで充電スイッチ同様１４０ｎＳの期間ＯＮとなる。
２８は充電コンデンサ１７の電圧波形で、１０Ｖ〜２．
８Ｖを７．２Ｖｐ−ｐで、式の如く時間ｔに従って電
圧の初期値Ｅ０より減衰する。 又、時間０からｔ＝ＣＲまでの放電電流の実効値Ｉ
ｒｍｓは式の如くなる。 Ｅ０を１０Ｖとすると、放電電流の実効値Ｉｒｍｓは約
２ｍＡとなり、素子の規格内におさまる。次に信号電力
を最も有効に取り出す為の充電コンデンサーの容量値に
就いて考察する。今素子の抵抗値をＲ、素子の抵抗値変
化量をΔＲの時、充電コンデンサＣへの出力電力量をＪ
とし、ΔＲ／（Ｒ＋ΔＲ）＝ｇとすると、式の如く表
すことができる。 今Ｒ＝３．３ＫΩ、ｔ＝１．３μＳとすると、Ｃ＝３１
４ｐＦとなる。図５は本発明の実施例の回路図で、２９
は素子、３０は１０Ｖの電源、３１は５Ｖの電源、３２
は各素子の接続期間の初めに短時間ＯＮとなる充電スイ
ッチ、３３は３３０ｐＦの充電コンデンサである。３４
はトランジスタで、そのベース及びコレクタは、信号取
り出しスイッチ３５と同一タイミングでＯＮとなるスイ
ッチ３５’、３５”により信号取り出し時以外は開放と
なる。 スイッチ３５’３５”がＯＮ時（信号取り出し
時）はトランジスタのベースは抵抗３６、大容量コンデ
ンサ３７で出力信号の平均値となり、抵抗３８はトラン
ジスタ３４のコレクタ抵抗となり、放電コンデンサ３３
を入力および電源とするベース接地増幅回路を形成す
る。コンデンサ３９はスイッチングノイズの抑圧の為に
付加する。４０は接合型ＦＥＴで抵抗４１と共に高入力
インピーダンスのソースフォロワを形成する。この出力
はスイッチ３５”を介して信号を接合型ＦＥＴ４２と抵
抗４３よりなる出力バッファーの入力に加え、ソースよ
り信号を出力する。又、充電スイッチ３２の切替え入力
端子は抵抗４４でプルアップされ、クロックはコンデン
サ４５を介して加えられる。抵抗４４＝１０ＫΩ、コン
デンサ４５＝１００ｐＦとすると、クロック入力がなく
なると３５０ｎＳ以上ＯＮしない。これにより、クロッ
クが入力しなかった時素子が破壊するのを防止出来る。
１は本発明の回路の従来例の概念図、図２はその回路の
動作タイミング図である。図１において、１は２２Ｖの
電源、２は各素子の接続期間の初めに短時間ＯＮとなる
充電スイッチ、３は充電コンデンサ、４は選択された１
つの赤外検知素子（以下素子と呼ぶ）である。５はトラ
ンジスタで、そのベースは低圧電源６に接続している。
７及び８は高入力インピーダンスのバッファー、９は各
素子の接続期間の終わりに短時間ＯＮとなる信号取り出
しスイッチである。１０は信号取り出しスイッチの切替
えノイズを抑制するコンデンサである。図２において、
１１は基本クロックであり、その１クロック期間が各素
子の接続期間となり、従来例では７０８ＫＨｚである。
１２は充電スイッチのクロックで、ＬＯＷの期間は約１
４０ｎＳで、この間充電スイッチはＯＮとなる。１３は
信号取り出しスイッチのクロックで充電スイッチ同様１
４０ｎＳの期間ＯＮとなる。１４はコンデンサ３の両端
の電圧波形で、２２Ｖ〜７Ｖで１５Ｖｐ−ｐで直線状に
変化する。接続期間の初めに素子の接続が完了した後、
充電スイッチがＯＮとなり充電コンデンサは２２Ｖに充
電される。素子の抵抗は約３ＫΩ、トランジスタのベー
ス電圧は５．６Ｖなので、素子にはベース電流＋素子の
抵抗に逆比例した約１．７ｍＡの電流が流れる。充電ス
イッチがＯＦＦになってもこの電流は流れ続け充電コン
デンサの電圧は信号取り出しスイッチがＯＮとなる約１
３０ｎＳの間に素子の抵抗に逆比例した電圧だけ減少
し、信号出力として取り出される。この回路は、２２Ｖ
の無雑音安定化電源を得る為に３０Ｖの電源電圧を必要
とし、充電スイッチも高耐圧低盛れ電流の特殊なものを
必要とし、かつその漏れ電流及びトランジスタのベース
電流による誤差及び温度特性を生じる。図３は本発明の
実施例の回路の概念図、図４はその回路の動作タイミン
グ図である。図３において、１５は１０Ｖの電源、１６
は各素子の接続期間の初めに短時間ＯＮとなる充電スイ
ッチ、１７は充電コンデンサ、１８は素子である。１９
はトランジスタで、そのベース及びコレクタは信号取り
出しスイッチ２０と同一タイミングでＯＮとなるスイッ
チ２０’、２０”で信号取り出し時以外は開放となる。
スイッチ２０’、２０”がＯＮ時（信号取り出し時）は
トランジスタのベースバイアスは抵抗２６、大容量コン
デンサ２７で出力信号の平均値となり、抵抗２１はトラ
ンジスタ１９のコレクタ抵抗となり、放電コンデンサ１
７を入力および電源とするベース接地増幅回路を形成す
る。コンデンサ２２はスイッチングノイズの抑圧の為に
付加する。２３は高インピーダンスバッファー２４は接
合型ＦＥＴで抵抗２５と共に出力バッファーを形成す
る。図４において、図２と同様１１は基本クロックであ
り、その１クロック期間が各素子の接続期間で、実施例
でも７０８ＫＨｚである。１２は充電スイッチのクロッ
クで、ＬＯＷの期間は約１４０ｎＳで、この間充電スイ
ッチはＯＮとなる。１３は信号取り出しスイッチのクロ
ックで充電スイッチ同様１４０ｎＳの期間ＯＮとなる。
２８は充電コンデンサ１７の電圧波形で、１０Ｖ〜２．
８Ｖを７．２Ｖｐ−ｐで、式の如く時間ｔに従って電
圧の初期値Ｅ０より減衰する。 又、時間０からｔ＝ＣＲまでの放電電流の実効値Ｉ
ｒｍｓは式の如くなる。 Ｅ０を１０Ｖとすると、放電電流の実効値Ｉｒｍｓは約
２ｍＡとなり、素子の規格内におさまる。次に信号電力
を最も有効に取り出す為の充電コンデンサーの容量値に
就いて考察する。今素子の抵抗値をＲ、素子の抵抗値変
化量をΔＲの時、充電コンデンサＣへの出力電力量をＪ
とし、ΔＲ／（Ｒ＋ΔＲ）＝ｇとすると、式の如く表
すことができる。 今Ｒ＝３．３ＫΩ、ｔ＝１．３μＳとすると、Ｃ＝３１
４ｐＦとなる。図５は本発明の実施例の回路図で、２９
は素子、３０は１０Ｖの電源、３１は５Ｖの電源、３２
は各素子の接続期間の初めに短時間ＯＮとなる充電スイ
ッチ、３３は３３０ｐＦの充電コンデンサである。３４
はトランジスタで、そのベース及びコレクタは、信号取
り出しスイッチ３５と同一タイミングでＯＮとなるスイ
ッチ３５’、３５”により信号取り出し時以外は開放と
なる。 スイッチ３５’３５”がＯＮ時（信号取り出し
時）はトランジスタのベースは抵抗３６、大容量コンデ
ンサ３７で出力信号の平均値となり、抵抗３８はトラン
ジスタ３４のコレクタ抵抗となり、放電コンデンサ３３
を入力および電源とするベース接地増幅回路を形成す
る。コンデンサ３９はスイッチングノイズの抑圧の為に
付加する。４０は接合型ＦＥＴで抵抗４１と共に高入力
インピーダンスのソースフォロワを形成する。この出力
はスイッチ３５”を介して信号を接合型ＦＥＴ４２と抵
抗４３よりなる出力バッファーの入力に加え、ソースよ
り信号を出力する。又、充電スイッチ３２の切替え入力
端子は抵抗４４でプルアップされ、クロックはコンデン
サ４５を介して加えられる。抵抗４４＝１０ＫΩ、コン
デンサ４５＝１００ｐＦとすると、クロック入力がなく
なると３５０ｎＳ以上ＯＮしない。これにより、クロッ
クが入力しなかった時素子が破壊するのを防止出来る。
【０００６】
【発明の効果】 １．電源電圧が下がった為、アナログスイッチのＯＦＦ
時リーク電流が減少し、温度特性、Ｓ／Ｎ比が改善され
素子の破壊に対し安全性が向上した。。 ２．素子と放電コンデンサを直接接続し、流れる電流の
実効値が規格内に入るように電源電圧を定め、素子と直
列のランジスタを取り去ったので、ベース電流の影響に
よる、温度特性、Ｓ／Ｎ比が改善された。 ３．放電時にトランジスタのベース、コレクタを他の回
路より切り離すので、放電電圧に対する増幅トランジス
タの影響を最小限にとどめる事が出来た。 ４．増幅回路はその電源電圧を放電コンデンサより得て
いるので、信号に対する電源ノイズの影響を除く事が出
来た。 ５．信号電力を有効に取り出しうる回路定数を決定しＳ
／Ｎ比を向上出来た。 ６．クロックの停止による素子の破壊に対し安全性が向
上した。
時リーク電流が減少し、温度特性、Ｓ／Ｎ比が改善され
素子の破壊に対し安全性が向上した。。 ２．素子と放電コンデンサを直接接続し、流れる電流の
実効値が規格内に入るように電源電圧を定め、素子と直
列のランジスタを取り去ったので、ベース電流の影響に
よる、温度特性、Ｓ／Ｎ比が改善された。 ３．放電時にトランジスタのベース、コレクタを他の回
路より切り離すので、放電電圧に対する増幅トランジス
タの影響を最小限にとどめる事が出来た。 ４．増幅回路はその電源電圧を放電コンデンサより得て
いるので、信号に対する電源ノイズの影響を除く事が出
来た。 ５．信号電力を有効に取り出しうる回路定数を決定しＳ
／Ｎ比を向上出来た。 ６．クロックの停止による素子の破壊に対し安全性が向
上した。
【図１】図１は本発明の従来例の回路の概念図である。
【図２】図２は本発明の従来例の回路の動作タイミング
図である。
図である。
【図３】図３は本発明の実施例の回路の概念図である。
【図４】図４は本発明の実施例の回路の動作タイミング
図である。
図である。
【図５】図５は本発明の実施例の回路図である。
１． ２２Ｖの電源 ２． 充電スイッチ ３． 充電コンデンサ ４． 選択された赤外検知素子 ５． トランジスタ ６． 低圧電源 ７． 高入力インピーダンスバッファー ８． 高入力インピーダンスバッファー ９． 信号取り出しスイッチ １０． ノイズ抑制コンデンサ １１． 基本クロック １２． 充電スイッチのクロック １３． 信号取り出しスイッチのクロック １４． 充電コンデンサ３の電圧波形 １５． １０Ｖの電源 １６． 充電スイッチ １７． 充電コンデンサ １８． 選択された赤外検知素子 １９． トランジスタ ２０． 信号取り出しスイッチ ２０’． 信号取り出しスイッチと同期してＯＮ／Ｏ
ＦＦするスイッチ ２０”． 信号取り出しスイッチと同期してＯＮ／Ｏ
ＦＦするスイッチ ２１． トランジスタ１９のコレクタ抵抗 ２２． スイッチングノイズ抑圧コンデンサ ２３． 高入力インピーダンスのバッファー ２４． 接合型ＦＥＴ ２５． 接合型ＦＥＴのソース抵抗 ２６． トランジスタ１９のバイアス用抵抗 ２７． 大容量コンデンサ ２８． 充電コンデンサ１７の電圧波形 ２９． 選択された赤外検知素子 ３０． １０Ｖの電源 ３１． ５Ｖの電源 ３２． 充電スイッチ ３３． 充電コンデンサ ３４． トランジスタ ３５． 信号取り出しスイッチ ３５’． 信号取り出しスイッチと同期してＯＮ／Ｏ
ＦＦするスイッチ ３５”． 信号取り出しスイッチと同期してＯＮ／Ｏ
ＦＦするスイッチ ３６． トランジスタ３４のバイアス用抵抗 ３７． 大容量コンデンサ ３８． トランジスタ３４のコレクタ抵抗 ３９． スイッチングノイズ抑圧コンデンサ ４０． 接合型ＦＥＴ ４１． 接合型ＦＥＴのソース抵抗 ４２． 接合型ＦＥＴ ４３． 接合型ＦＥＴのソース抵抗 ４４． 充電スイッチ３２の切替え入力端子のプル
アップ抵抗 ４５． ＤＣカットコンデンサ
ＦＦするスイッチ ２０”． 信号取り出しスイッチと同期してＯＮ／Ｏ
ＦＦするスイッチ ２１． トランジスタ１９のコレクタ抵抗 ２２． スイッチングノイズ抑圧コンデンサ ２３． 高入力インピーダンスのバッファー ２４． 接合型ＦＥＴ ２５． 接合型ＦＥＴのソース抵抗 ２６． トランジスタ１９のバイアス用抵抗 ２７． 大容量コンデンサ ２８． 充電コンデンサ１７の電圧波形 ２９． 選択された赤外検知素子 ３０． １０Ｖの電源 ３１． ５Ｖの電源 ３２． 充電スイッチ ３３． 充電コンデンサ ３４． トランジスタ ３５． 信号取り出しスイッチ ３５’． 信号取り出しスイッチと同期してＯＮ／Ｏ
ＦＦするスイッチ ３５”． 信号取り出しスイッチと同期してＯＮ／Ｏ
ＦＦするスイッチ ３６． トランジスタ３４のバイアス用抵抗 ３７． 大容量コンデンサ ３８． トランジスタ３４のコレクタ抵抗 ３９． スイッチングノイズ抑圧コンデンサ ４０． 接合型ＦＥＴ ４１． 接合型ＦＥＴのソース抵抗 ４２． 接合型ＦＥＴ ４３． 接合型ＦＥＴのソース抵抗 ４４． 充電スイッチ３２の切替え入力端子のプル
アップ抵抗 ４５． ＤＣカットコンデンサ
Claims (4)
- 【請求項１】 赤外線により抵抗値の変化する複数の検
知素子を順次出力端子に接続する走査型赤外センサーに
おいて、各検知素子をそのその接続期間中外部コンデン
サと直接並列接続し、素子の接続期間の初めに一定短時
間一定電圧を加えてコンデンサを充電し、次いでコンデ
ンサの電荷を検知素子により一定時間放電し、素子の接
続期間の終わりの一定短時間にその電圧を検出しこれを
順次繰り返す、走査型赤外センサーの信号検出方式。 - 【請求項２】 請求項１において、常温における検知素
子の抵抗をＲ、コンデンサの放電時間をｔとした時、コ
ンデンサの静電容量Ｃを とした走査型赤外センサーの信号検出方式。 - 【請求項３】 請求項１において、コンデンサの一端に
増幅トランジスタのエミッタを接続し、ベース、コレク
タ側は素子の走査期間の終わりの一定短時間の電圧検出
時以外はＯＦＦとなるアナログスイッチにより回路より
切り離し、電圧検出時には、アナログスイッチをＯＮと
し、電源電圧をコンデンサより供給し、出力信号の平均
値をベース電圧をとしたベース接地増幅回路とし、増幅
トランジスタのコレクタより信号を取り出す様に構成し
た、走査型赤外センサーの信号検出方式。 - 【請求項４】 請求項１において、各素子の走査期間の
初めに一定短期間コンデンサを充電するアナログスイッ
チの切り替え入力（入力ＬＯＷ時にＯＮ）を抵抗でプル
アップし、切替え入力信号をコンデンサを介して供給
し、クロックが失われた一定時間後は常にアナログスイ
ッチがＯＦＦとなるごとくし、素子を破壊より保護する
様に構成した、走査型赤外センサーの信号検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8337398A JPH10142064A (ja) | 1996-11-14 | 1996-11-14 | 走査型赤外センサーの信号検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8337398A JPH10142064A (ja) | 1996-11-14 | 1996-11-14 | 走査型赤外センサーの信号検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10142064A true JPH10142064A (ja) | 1998-05-29 |
Family
ID=18308263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8337398A Pending JPH10142064A (ja) | 1996-11-14 | 1996-11-14 | 走査型赤外センサーの信号検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10142064A (ja) |
-
1996
- 1996-11-14 JP JP8337398A patent/JPH10142064A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6803766B2 (en) | Battery pack voltage detection apparatus | |
| JP3351192B2 (ja) | 画像読取信号処理装置 | |
| EP0497478B1 (en) | Low impedance, high voltage protection circuit | |
| AU656630B2 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| US5153423A (en) | Circuit arrangement for reading out sensors sensitive to light or x-rays | |
| US6208173B1 (en) | Peak detector | |
| JP3203363B2 (ja) | ピーク検出器 | |
| US5734288A (en) | Apparatus for and method of autozeroing the output of a charge-to-voltage converter | |
| JPS6141227A (ja) | 検出されたパラメーターを積分する回路及び積分する方法 | |
| EP0377959A2 (en) | A method of driving a charge detection circuit | |
| JP2915928B2 (ja) | ピーク検出器 | |
| JPH10142064A (ja) | 走査型赤外センサーの信号検出方式 | |
| JPS584848B2 (ja) | Ａ／ｄ変換回路 | |
| US4485319A (en) | Bubble memory sense amplifier | |
| JP2710183B2 (ja) | スイッチトキャパシタ読出回路 | |
| JPS6356118A (ja) | デジタル保護継電器の監視方法 | |
| EP0865684A1 (en) | Charge measurement circuit | |
| JP3114238B2 (ja) | 固体撮像装置 | |
| JPS60135771A (ja) | ピ−ク値検出装置 | |
| JPH0721794A (ja) | サンプリング増幅回路 | |
| JP2576606B2 (ja) | 出力ドライバ回路 | |
| JPH0381091B2 (ja) | ||
| RU1819029C (ru) | Аналоговое запоминающее устройство | |
| SU1242869A1 (ru) | Устройство дл регистрации дерных излучений (его варианты) |